

Procesadores Superescalares

Arquitectura de computadores - Semana 10

Grado en *Ingeniería Informática*

Departamento de Informática. Universidad de Jaén



Ejercicios procesadores superescalares



Dinámica de procesador superescalar

- Se tiene un procesador superescalar con **emisión desordenada** y retirada ordenada con:
 - **Captación** → 2 instrucciones/ciclo
 - **Descodificación** → 2 instrucciones/ciclo
 - **Emisión** → 2 instrucciones/ciclo
 - **Escritura** → 2 resultados/ciclo en el ROB
 - **Retirada** → 2 instrucciones/ciclo
- Se consideran las siguientes unidades funcionales (UF) con la **latencia** en ciclos que viene indicada entre paréntesis:
 - Una UF de **carga para enteros** (1 ciclo)
 - Una UF de **carga para flotantes** (1 ciclo)
 - Una UF de **almacenamiento de flotantes** (1 ciclo)
 - Dos **ALUS enteras** (1 ciclo)
 - Dos **multiplicadores** para coma flotante (3 ciclos)
- No hay limitaciones para el número de líneas de la cola de instrucciones, ventana de instrucciones, buffer de reorden, puertos de lectura/escritura, etc.

Dinámica de procesador superescalar

- Se tiene un procesador superescalar con **emisión desordenada** y retirada ordenada con:
 - **Captación** → 2 instrucciones/ciclo
 - **Descodificación** → 2 instrucciones/ciclo
 - **Emisión** → 2 instrucciones/ciclo
 - **Escritura** → 2 resultados/ciclo en el ROB
 - **Retirada** → 2 instrucciones/ciclo
- Se consideran las siguientes unidades funcionales (UF) con la **latencia** en ciclos que viene indicada entre paréntesis:
 - Una UF de **carga para enteros** (1 ciclo)
 - Una UF de **carga para flotantes** (1 ciclo)
 - Una UF de **almacenamiento de flotantes** (1 ciclo)
 - Dos **ALUS enteras** (1 ciclo)
 - Dos **multiplicadores** para coma flotante (3 ciclos)
- No hay limitaciones para el número de líneas de la cola de instrucciones, ventana de instrucciones, buffer de reorden, puertos de lectura/escritura, etc.

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Dinámica de procesador superescalar

- En la etapa IF se indica el ciclo en el que se captura cada instrucción.
- En la etapa ID se indica el ciclo en el que se descodifica la instrucción.
- El ciclo de la etapa ISS no es necesario indicarlo, ya que siempre será un ciclo menos que EX.
- En la etapa EX se indica el ciclo en el que se ejecuta la instrucción. Para que esto ocurra:
 - Deben estar disponibles los operandos.
 - Debe estar disponible una unidad funcional.
 - Cuanto antes pueda ejecutarse mejor, permitiendo la ejecución fuera de orden, siempre considerando que debe ser después de la etapa ID.
- El ROB se actualiza inmediatamente después de la etapa EX.
 - Ni las instrucciones de almacenamiento ni los saltos escriben en el ROB.
- En la etapa WB se escriben los resultados por orden, y las instrucciones se consideran retiradas.

Instrucción	IF	ID/ISS	EX	ROB	WB
1 Instrucción					
2 Instrucción					
3 Instrucción					
4 Instrucción					
5 Instrucción					
6 Instrucción					
7 Instrucción					
8 Instrucción					
9 Instrucción					
10 Instrucción					
11 Instrucción					

Trabajo con flotantes en RISC-V

- **Registros en RISC-V:**
 - Los registros enteros están en el formato xN (donde N es el número de registro)
 - Los registros de punto flotante están en el formato fN .
- **Instrucciones de memoria para flotantes**
 - FLW para cargar flotantes.
 - `flw f1, n(x3)` – Se carga `f1` desde una dirección con desplazamiento en `x3`
 - FSW para almacenar flotantes.
 - `fsw f2, n(x2)` – Se guarda en memoria el contenido de `f2` en una dirección con desplazamiento en `x2`
- Instrucciones de multiplicación con flotantes
 - `fmul` para multiplicación de punto flotante en precisión simple.

Instrucción	IF	ID/ISS	EX	ROB	WB
<code>lw x3, n</code>					
<code>addi x4, x3, 2</code>					
<code>init: flw f1, 0(x3)</code>					
<code>flw f0, y(x2)</code>					
<code>fmul f2, f0, f1</code>					
<code>fsw f2, 0(x2)</code>					
<code>fmul f2, f0, f5</code>					
<code>addi x2, x2, 4</code>					
<code>fsw f2, 0(x2)</code>					
<code>sub x5, x4, x2</code>					
<code>bne x2, x0, init</code>					

Dinámica de procesador superescalar – Método 1

IF (2)

ID (2)

ISS (2)

ROB (2)

WB (2)

1 Load Int (1)

1 Load Float (1)

1 Store Float (1)

2 ALU Int (1)

2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n					
addi x4, x3, 2					
init: flw f1, 0(x3)					
flw f0, y(x2)					
fmul f2, f0, f1					
fsw f2, 0(x2)					
fmul f2, f0, f5					
addi x2, x2, 4					
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1				
addi x4, x3, 2	1				
init: flw f1, 0(x3)	2				
flw f0, y(x2)	2				
fmul f2, f0, f1	3				
fsw f2, 0(x2)	3				
fmul f2, f0, f5	4				
addi x2, x2, 4	4				
fsw f2, 0(x2)	5				
sub x5, x4, x2	5				
bne x2, x0, init	6				

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2			
addi x4, x3, 2	1	2			
init: flw f1, 0(x3)	2	3			
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3	4			
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4	5			
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6	7			

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2			
init: flw f1, 0(x3)	2	3			
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3	4			
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4	5			
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6	7			

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3			
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3	4			
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4	5			
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6	7			

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3	4			
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4	5			
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6	7			

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	6-8	9	11
addi x2, x2, 4	4	5	7	8	11
fsw f2, 0(x2)	5	6	10	-	12
sub x5, x4, x2	5	6	8	10	12
bne x2, x0, init	6	7	8	-	13

Dinámica de procesador superescalar – Método 2

IF (2)

ID (2)

ISS (2)

ROB (2)

WB (2)

1 Load Int (1)

1 Load Float (1)

1 Store Float (1)

2 ALU Int (1)

2 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n					
addi x4, x3, 2					
init: flw f1, 0(x3)					
flw f0, y(x2)					
fmul f2, f0, f1					
fsw f2, 0(x2)					
fmul f2, f0, f5					
addi x2, x2, 4					
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 1

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1				
addi x4, x3, 2	1				
init: flw f1, 0(x3)					
flw f0, y(x2)					
fmul f2, f0, f1					
fsw f2, 0(x2)					
fmul f2, f0, f5					
addi x2, x2, 4					
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)

ID (2)

ISS (2)

ROB (2)

WB (2)

1 Load Int (1)

1 Load Float (1)

1 Store Float (1)

2 ALU Int (1)

2 Mult Float (3)

Ciclo 2

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2			
addi x4, x3, 2	1	2			
init: flw f1, 0(x3)	2				
flw f0, y(x2)	2				
fmul f2, f0, f1					
fsw f2, 0(x2)					
fmul f2, f0, f5					
addi x2, x2, 4					
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 3

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3		
addi x4, x3 , 2	1	2			
init: flw f1, 0(x3)	2	3			
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3				
fsw f2, 0(x2)	3				
fmul f2, f0, f5					
addi x2, x2, 4					
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 4

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	
addi x4, x3, 2	1	2	4		
init: flw f1, 0(x3)	2	3	4		
flw f0, y(x2)	2	3			
fmul f2, f0, f1	3	4			
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4				
addi x2, x2, 4	4				
fsw f2, 0(x2)					
sub x5, x4, x2					
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 5

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	
init: flw f1, 0(x3)	2	3	4	5	
flw f0, y(x2)	2	3	5		
fmul f2, f0 , f1	3	4			
fsw f2 , 0(x2)	3	4			
fmul f2, f0, f5	4	5			
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5				
sub x5, x4, x2	5				
bne x2, x0, init					

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 6

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	
fmul f2, f0, f1	3	4	6-8		
fsw f2 , 0(x2)	3	4			
fmul f2, f0, f5	4	5	6-8		
addi x2, x2, 4	4	5			
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6				

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 7

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8		
fsw f2 , 0(x2)	3	4			
fmul f2, f0, f5	4	5	6-8		
addi x2, x2, 4	4	5	7		
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6			
bne x2, x0, init	6	7			

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 8

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8		
fsw f2, 0(x2)	3	4			
fmul f2, f0, f5	4	5	6-8		
addi x2, x2, 4	4	5	7	8	
fsw f2, 0(x2)	5	6			
sub x5, x4, x2	5	6	8		
bne x2, x0, init	6	7	8		

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 9

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	
fsw f2, 0(x2)	3	4	9	-	
fmul f2, f0, f5	4	5	6-8	9	
addi x2, x2, 4	4	5	7	8	9
fsw f2, 0(x2)	5	6	9	-	
sub x5, x4, x2	5	6	8		
bne x2, x0, init	6	7	8	-	

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 10

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	6-8	9	
addi x2, x2, 4	4	5	7	8	9
fsw f2, 0(x2)	5	6	10	-	-
sub x5, x4, x2	5	6	8	10	
bne x2, x0, init	6	7	8	-	-

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 11

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	6-8	9	11
addi x2, x2, 4	4	5	7	8	11
fsw f2, 0(x2)	5	6	10	-	-
sub x5, x4, x2	5	6	8	10	-
bne x2, x0, init	6	7	8	-	-

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 12

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	6-8	9	11
addi x2, x2, 4	4	5	7	8	11
fsw f2, 0(x2)	5	6	10	-	12
sub x5, x4, x2	5	6	8	10	12
bne x2, x0, init	6	7	8	-	-

Dinámica de procesador superescalar

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
2 Mult Float (3)

Ciclo 13

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	6-8	9	11
addi x2, x2, 4	4	5	7	8	11
fsw f2, 0(x2)	5	6	10	-	12
sub x5, x4, x2	5	6	8	10	12
bne x2, x0, init	6	7	8	-	13

Variación 1 del ejercicio anterior

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
1 Load Float (1)
1 Store Float (1)
2 ALU Int (1)
1 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4	5	6
flw f0, y(x2)	2	3	5	6	7
fmul f2, f0, f1	3	4	6-8	9	10
fsw f2, 0(x2)	3	4	9	-	10
fmul f2, f0, f5	4	5	9-11	12	13
addi x2, x2, 4	4	5	6	7	13
fsw f2, 0(x2)	5	6	12	-	14
sub x5, x4, x2	5	6	7	8	14
bne x2, x0, init	6	7	8	-	15

Variación 2 del ejercicio anterior

IF (2)
ID (2)
ISS (2)
ROB (2)
WB (2)

1 Load Int (1)
2 Load Float (2)
1 Store Float (1)
2 ALU Int (1)
1 Mult Float (3)

Instrucción	IF	ID/ISS	EX	ROB	WB
lw x3, n	1	2	3	4	5
addi x4, x3, 2	1	2	4	5	6
init: flw f1, 0(x3)	2	3	4-5	6	7
flw f0, y(x2)	2	3	5-6	7	8
fmul f2, f0, f1	3	4	7-9	10	11
fsw f2, 0(x2)	3	4	10	-	11
fmul f2, f0, f5	4	5	10-12	13	14
addi x2, x2, 4	4	5	6	7	14
fsw f2, 0(x2)	5	6	13	-	15
sub x5, x4, x2	5	6	7	8	15
bne x2, x0, init	6	7	8	-	16