


32 ~ 128 KB Flash, USB, CAN, 7 x タイマ, 2 x ADC, 9 x 通信インタフェース内蔵中容量パフォーマンス・ライン ARM ベース 32bit MCU

特徴

- コア: ARM 32bit CortexTM-M3 CPU
 - 最大動作周波数 72 MHz0 ウェイト・ステート・メモリ・アクセス時 1.25 DMIPS/MHz (Dhrystone 2.1) 性能
 - 単一サイクル乗算及びハードウェア除算
- メモリ
 - 32 ~ 128 Kbytes までの Flash メモリ
 - 6 ~ 20 Kbytes までの SRAM
- クロック、リセット、電源管理
 - アプリケーションと I/O 用に 2.0 ~ 3.6 V の電源供給
 - POR、PDR、プログラム可能な電圧検出器 (PVD: programmable voltage detector)
 - 4~16 MHz 水晶発振子
 - 内蔵 8 MHz 工場トリミング済み RC
 - 内蔵 40 kHz RC
 - CPU クロック用 PLL
 - 較正機能付 RTC 用 32 kHz オシレータ
- 低消費電力
 - SLEEP、STOP、STANDBY 各モード
 - RTC 及びバックアップ・レジスタ用 V_{BAT} 供給
- 2 x 12bit 、1 µ s A/D コンバータ (最大 16 チャネル)
 - 変換範囲:0~3.6V
 - デュアルサンプル及びホールド機能
 - 温度センサ

DMA

- 7 チャネル DMA コントローラ
- ペリフェラルサポート:タイマ、ADC、SPI、 I^2C 、USART
- 最大 80 個の高速 I/O ポート
 - 26/37/51/80 個の I/O、16 個の外部割込み 上にすべて配置可能、アナログ入力以外す べて 5V 耐性
- デバッグ・モード
 - シリアル・ワイヤ・デバッグ(SWD:Serial wire debug)及び JTAG インタフェース



■ 最大 7 個のタイマ

- 最大 3 個の 16bit タイマ、それぞれに最大 4 個の IC/OC/PWM またはパルス・カウンタ
- 16bit、6 チャネル高性能制御タイマ: PWM 出力、デッドタイム生成と緊急停止用に最 大 6 個のチャネル
- 2個のウォッチドッグ・タイマ (独立型及び Window 型)
- SysTick タイマ: 24bit ダウン・カウンタ
- 最大 9 個の通信インタフェース
 - 最大2個のI²C インタフェース (SMBus/PMBus)
 - 最大 3 個の USART (ISO 7816 インタフェース、LIN、IrDA 対応、モデム制御)
 - 最大 2 個の SPI(18 Mbit/s)
 - CAN インタフェース(2.0B アクティブ)
 - USB 2.0 フルスピード・インタフェース
- CRC 演算ユニット、96bit ユニーク ID
- ECOPACK[®]パッケージ

表 1. デバイスの種類

リファレンス名	品名
STM32F103x6	STM32F103C6、STM32F103R6、 STM32F103T6
STM32F103x8	STM32F103C8、STM32F103R8、 STM32F103V8、STM32F103T8
STM32F103xB	STM32F103RB、STM32F103VB、 STM32F103CB

目次

1	はじる	めに		7
2	詳細			7
	2.1	デバイ	, ′スの概要	8
	2.2		: リとしての完全互換	
	2.3			
3	ピン(の詳細		18
4	メモ	リ・マッ	ッピ ング	27
5	電気的	的特性		28
	5.1	テスト	· ·条件	28
		5.1.1	最小値と最大値	28
		5.1.2	標準値	28
		5.1.3	標準カーブ	28
		5.1.4	負荷容量	28
		5.1.5	ピン入力電圧	28
		5.1.6	電源供給図	29
		5.1.7	消費電流測定	30
	5.2	絶対最	。 最大定格	30
	5.3	動作条	· 6件	31
		5.3.1	一般動作条件	31
		5.3.2	パワー・アップ / パワー・ダウン時の動作条件	32
		5.3.3	内蔵リセット及び電源制御ブロック特性	32
		5.3.4	内部基準電圧	34
		5.3.5	供給電流特性	34
		5.3.6	外部クロック・ソース特性	43
		5.3.7	内部クロック・ソース特性	46
		5.3.8	PLL 特性	48
		5.3.9	メモリ特性	48
		5.3.10	EMC 特性	49
		5.3.11	絶対最大定格(電磁感度)	51
		5.3.12	I/O ポート特性	52

477

STM32F103x6, STM32F103x8, STM32F103xB

目次

	5.3.13	NRST ピン特性	. 55
	5.3.14	TIM タイマ特性	. 56
	5.3.15	通信インタフェース	. 57
	5.3.16	CAN (controller area network) インタフェース	. 62
	5.3.17	12bit ADC 特性	. 63
	5.3.18	温度センサ特性	. 67
パック	ケージ特	性	68
6.1	パッケ-	ージ・データ	.68
6.2	熱特性		. 75
	6.2.1	参考ドキュメント	. 75
	6.2.2	温度範囲対応製品の選択	. 76
<u> </u>	幸和 栅 带		70
注义 [
7.1	ファミ	リ製品の展開	.78
変更履	覆歴		79
	6.1 6.2 注文 7.1	5.3.14 5.3.15 5.3.16 5.3.17 5.3.18 パッケージ特 6.1 パッケー 6.2 熱特性 6.2.1 6.2.2 注文情報概要 7.1 ファミ	5.3.14 TIM タイマ特性 5.3.15 通信インタフェース 5.3.16 CAN (controller area network) インタフェース 5.3.17 12bit ADC 特性 5.3.18 温度センサ特性 6.1 パッケージ・データ 6.2 熱特性 6.2.1 参考ドキュメント 6.2.2 温度範囲対応製品の選択 注文情報概要



表一覧

表 1.	デバイスの種類	
表 2.	デバイスの特徴とペリフェラル(STM32F10xxx 中容量パフォーマンス・ライン)	8
表 3.	STM32F103xx ファミリ	9
表 4.	ピンの定義	22
表 5.	電圧特性	30
表 6.	電流特性	31
表 7.		31
表 8.		
表 9.	パワー・アップ / パワー・ダウン時の動作条件	
表 10.	内蔵リセット及び電源制御ブロック特性	
表 11.	内部基準電圧	
表 12.	Flash からのデータ・プロセス動作コードによる Run モードでの最大消費電流	35
表 13.	RAM からのデータ・プロセス動作コードによる Run モードでの最大消費電流	
表 14.	Flash または RAM からのコード動作による SLEEP モードの最大消費電流	
表 15.	STOP 及び STANDBY モードの標準と最大消費電流	
表 16.	Flash からのデータ・プロセス動作コードによる Run モードでの標準消費電流	40
表 17.	Flash または RAM からのデータ・プロセス動作コードによる SLEEP モード	
2	の標準消費電流	41
表 18.	ペリフェラル消費電流	
表 19.	高速外部ユーザ・クロック特性	
表 20.	低速外部ユーザ・クロック特性	
表 21.	HSE 4 ~ 16 MHz オシレータ特性	
表 22.	LSE オシレータ特性 (f _{LSF} = 32.768 kHz)	
表 23.	HSI オシレータ特性	
表 24.	LSI オシレータ特性	
表 25.	低電力モード・ウェークアップ時間	
表 26.	PLL 特性	
表 27.	Flash メモリ特性	
表 28.	Flash メモリの書き換え回数と保持期間	49
表 29.	EMS 特性	
表 30.	EMI 特性	
表 31.	ESD 絶対最大定格	
表 32.	静電気感度	
表 33.	I/O 静的特性	
表 34.	出力電圧特性	
表 35.	I/O AC 特性	
表 36.	NRST ピン特性	
表 37.	TIMx 特性	
表 38.	I ² C 特性	
表 39.	SCL 周波数(f _{PCLK1} = 36 MHz.、V _{DD} = 3.3 V)	
表 40.	SPI 特性	
表 41.	USB スタートアップ時間	
表 42.	USB DC 電気特性	
表 43.	USB: フルスピード電気的特性	
表 44.	ADC 特性	
表 45.	f _{ADC} = 14 MHz についての R _{AIN} 最大値	
表 46.	ADC 14 WITZ に	
表 47.	ADC 特性	

477

STM32F103x6, STM32F103x8, STM32F103xB

=	_	==
AV		

表 48.	TS 特性	67
表 49.	VFQFPN36 6 x 6 mm、0.5 mm ピッチ、パッケージ外形寸法データ	69
表 50.	LFBGA100 - low profile fine pitch ball grid array パッケージ外形寸法データ	70
表 51.	LQPF100 - 100 ピン low-profile quad flat パッケージ外形寸法データ	72
表 52.	LQFP64 - 64ピン low-profile quad flat パッケージ外形寸法データ	73
表 53.	LQFP48 - 48 ピン low-profile quad flat パッケージ外形寸法データ	74
表 54.	熱特性	75
表 55.	注文コード	78



Rev8-日本語版 5/84

図一覧

义		STM32F103xx パフォーマンス・ライン ブロック図	16
図	2.	クロック構成図	
义	3.	STM32F103xx パフォーマンス・ライン BGA100 ボールピン配置	18
义	4.	STM32F103xx パフォーマンス・ライン LQFP100 ピン配置	
义		STM32F103xx パフォーマンス・ライン LQFP64 ピン配置	
义		STM32F103xx パフォーマンス・ライン LQFP48 ピン配置	
义		STM32F103xx パフォーマンス・ライン VFQFPN36 ピン配置	
义		メモリ・マップ	
义		ピン負荷条件	
	10.	ピン入力電圧	
	11.	電源供給図	
	12.	消費電流測定図	30
义	13.	Run モードの標準消費電流 対 周波数 (3.6 V 動作時) -	
		RAM からのデータ・プロセス動作コード、ペリフェラルはイネーブル	36
図	14.	Run モードの標準消費電流 対 周波数 (3.6 V 動作時) -	
		RAM からのデータ・プロセス動作コード、ペリフェラルはディセーブル	36
义	15.	V _{DD} = 3.3 V と 3.6V 動作時の Run モードの	
_		レギュレータ付 STOP モード標準消費電流 対 温度	38
义	16.	V _{DD} = 3.3 V と 3.6V 動作時の低電力モードの	
_		レギュレータ付 STOP モード消費電流 対 温度	
	17.	V _{DD} = 3.3 V と 3.6V 動作時のの STANDBY モード標準消費電流 対 温度	
	18.	高速外部クロック・ソース AC タイミング図	
	19.	低速外部クロック・ソース AC タイミング図	
	20.	8MHz クリスタルでの標準アプリケーション	
	21.	32.768 kHz クリスタルでの標準アプリケーション	
		I/O AC 特性の定義	
	23.	NRST ピン保護のための推奨条件	
		I ² C バス AC 波形と測定回路	58
	25.	SPI タイミング図 - スレーブ・モードと CPHA = 0	60
	26.	SPI タイミング図 - スレーブ・モードと CPHA = 1 ⁽¹⁾	
	27.	SPI タイミング図 - マスタ・モード (1)	
	28.	USB タイミング: データ信号の立上がりと立下り時間の定義	
	29.	ADC 精度特性	
	30.	ADC を使用する一般的な接続図	
	31.	電源供給とデカップリング (V _{REF+} を V _{DDA} への接続なし)	56
	32.	電源供給とデカップリング(V _{REF+} を V _{DDA} へ接続)	5/
	33.	VFQFPN36 6 x 6 mm、0.5 mm ピッチ、外形寸法 ⁽¹⁾	ნე
	34.		59 70
	35.	LFBGA100 - low profile fine pitch ball grid array パッケージ外形寸法	
	36.	推奨 PCB 設計ルール (0.80/0.75 mm ピッチ BGA) LQFP100 - 100 ピン low-profile quad flat パッケージ外形寸法	/ I
	37.	LUFF100 - 100 C ノ IOW-profile quad flat ハッケーンががす法	12
	38.	推奨フットプリント ⁽¹⁾	12
	40 .	推奨フットプリント ⁽¹⁾	13 71
		LUFF40 = 40 L ノ IOW=profile quad flat ハックーンがが 法 性将つ w L プロン L (1)	14 71
	42.	推奨フットプリント ⁽¹⁾	/4 77
凶	43.	LQFP100 PD 取入胆 刈 IA	11

577

1 はじめに

参考資料

このデータシートには STM32F103x6、STM32F103x8 、STM32F103xB 中容量パフォーマンス・ラインの マイクロコントローラについての注文情報や外形寸法などが記載されています。ST マイクロエレクトロニクス STM32F103xx ファミリ全体の詳細に関しては セクション2.2: ファミリとしての完全互換を参照してください。

中容量 STM32F103xx データシートは、中容量及び大容量 STM32F10xxx リファレンス・マニュアルとともに読み進めてください。

このリファレンスマニュアルと Flash プログラミング・マニュアルは ST マイクロエレクトロニクスのウェブサイト www.st.com から入手することが出来ます。

また、 $Cortex^{TM}$ -M3 コアについてのさらに詳しい情報については、以下の www.arm.com のウェブサイトから提供されている『 $Cortex^{TM}$ -M3 テクニカル・リファレンス・マニュアル』を参照してください。

http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/

2 詳細

STM32F103x6、STM32F103x8、STM32F103xB パフォーマンス・ラインファミリは 72MHz の 周波数で動作する高性能 ARM Cortex TM -M3 32bit RISC コアを中心に、高速動作の内蔵メモリ(最大 128 Kbyte の Flash メモリと最大 20Kbyte の SRAM)及び、エンハンスト I/O とペリフェラルが 2 本の APB バスに接続されています。すべてのデバイスには、2 個の 12bit ADC、3 個の汎用 16bit タイマ、1 個の PWM タイマが搭載されています。また、標準通信及び高機能インタフェースとして最大 2 個の I^2C 及び SPI、3 個の USART、USB、CAN も搭載しています。

STM32F103xx 中容量パフォーマンス・ライン ファミリは 2.0 \sim 3.6V の電圧範囲で動作します。また、 $-40 \sim +85$ $^{\circ}$ Cの温度範囲と $-40 \sim +105$ $^{\circ}$ Cの拡張温度範囲の製品があります。電力セーブ・モードを使用することにより、低電力アプリケーションの設計が可能です。

STM32F103xx 中容量パフォーマンス・ライン ファミリには 36 ピン~ 100 ピンまでの 5 つの異なる種類のパッケージが用意されています。以下の説明は、異なるペリフェラルのセットのデバイスを選択するために、このファミリで提案されているペリフェラルの概要になります。

下記の特徴は STM32F103xx 中容量パフォーマンス・ライン マイクロコントローラ・ファミリが幅広いアプリケーションに対応していること示しています。:

- モータ駆動とアプリケーション制御
- 医療機器、ハンドヘルド機器
- PC 周辺機器、ゲーム機器、GPS プラットフォーム
- 産業機器:PLC、インバータ、プリンタ、スキャナ
- 警報システム、ビデオインターホン、HVAC

図 1 はデバイスファミリの標準ブロック図です。



Rev8-日本語版

2.1 デバイス概要

表 2. デバイスの特徴とペリフェラル (STM32F10xxx 中容量パフォーマンス・ライン)

双 2.	ペリフェラル		F103Tx		/32F10		STM32F103Rx			STM32F103Vx		
Flash	– Kbytes	32	64	32	64	128	32	64	128	64	128	
SRAM	I - Kbytes	10	20	10	20	20	10	2	0	2	0	
タ	汎用	2	3	2	3	3	2	;	3	,	3	
イマ	高機能制御	-	1		1			1		-	1	
	SPI	1	1	1	2	2	1	:	2	:	2	
	I ² C	1	1	1	2	2	1	:	2	•	2	
通信	USART	2	2	2	3	3	2	;	3		3	
	USB	1	1	1	1	1	1	1		1		
	CAN	1	1	1	1	1	1	1		1		
GPIO		26		37			51			80		
12bit	同期型 ADC	:	2	2			2					
チャネ	トル数	10 チャネル 10 チャネル 16 チャネル										
CPU J	司波数	72 MHz										
動作電	建 压					2.0 ~	3.6 V					
動作》	温度			-						を参照) F参照)		
パック	テージ	VFQF	PN36	l	_QFP48	3	LQFP64		4	LQFP100、 BGA100		







STM32F103x6, STM32F103x8, STM32F103xB

2.2 ファミリとしての完全互換

STM32F103xx は、完全なピン配置、ソフトウェア、機能互換を持つファミリ製品になります。リファレンス・マニュアルでは STM32F103x6、STM32F103x8、STM32F103xB を中容量デバイスと定義し、STM32F103xC、STM32F103xD、STM32F103xE を大容量デバイスとして定義しています。

大容量デバイスは中容量 STM32F103x6/8/B デバイスの拡張版になります。これらのデバイスは STM32F103xC/D/E のデータシートに記載されています。大容量 STM32F103xx デバイスは、より大容量の Flash メモリと RAM を搭載しており、SDIO、FSMC、 I^2 S や DAC などのペリフェラルを搭載しています。また、ファミリ内の他の製品とは完全互換機能を持っています。

STM32F103xC、STM32F103xD、STM32F103xE は、STM32F103x6、STM32F103x8、STM32F103xBのデバイスは、これらのデバイス間で直接置き換えることが出来ます。これによりユーザが製品を開発している間、異なるメモリサイズや機能を効率的に置き換えることが出来る自由度を提供をします。

表 3. STM32F103xx ファミリ

<u>収り.</u>	311413211038	~ ~ / ~ /											
	メモリ・サイズ												
19 x Mar.	中容量 ST	M32F103xx ディ	ベイス	大容量:	STM32F103xx 7	デバイス							
ピン数	32 KB Flash	64 KB Flash 128 KB Flash		256 KB Flash 384 KB Flash 51		512 KB Flash							
	10 KB RAM	20 KB RAM	20 KB RAM	48 KB RAM	64 KB RAM	64 KB RAM							
144				5 × USART									
100		3 × USART		4 × 16-bit タイマ、2 × 基本タイマ 3 × SPI、2 × I ² S、2 × I2Cs									
64	2 × USART 2 × 16-bit タイマ 1 × SPI、1 × I ² C、	3 x 16-bit 夕。 2 x SPI、2 xI ² CAN、	C. USB.	USB, CAN, 2	× PWM タイマ DAC、1 × SDIO								
48	USB、CAN、 1×PWM タイマ	1×PWM タイ 2×ADC	*										
36	2 × ADCs												



Rev8- 日本語版 9/84

2.3 概要

内蔵 Flash と SRAM 搭載 ARM® CortexTM–M3 コア

ARM CortexTM-M3 プロセッサは組込みシステム向け ARM プロセッサの最新製品です。ピン数の削減と低消費電力に対応した MCU を実装する必要性がある低価格プラットフォームに提供することを目的に開発されました。また、優れた計算機性能と割込みに対する高機能なシステム・レスポンスが提供されています。

ARM Cortex TM -M3 32bit RISC プロセッサは優れたコード効率を特徴とし、ARM コアからの高性能を提供します。8bit 及び 16bit デバイス並みのメモリ・サイズで ARM コアに期待されている高性能を提供することができます。

STM32F103xx パフォーマンス・ライン ファミリには組込み向け ARM コアを搭載しており、そのため、すべての ARM ツールとソフトウェアに互換性を持っています。

図 1 はデバイスファミリの一般的なブロック図を示しています。

内蔵 Flash メモリ

最大 128Kbyte の内蔵 Flash メモリがプログラムとデータの保存のために搭載されています。

CRC (cyclic redundancy check: 巡回冗長検査) 演算ユニット

CRC (cyclic redundancy check) 演算ユニットは 32bit データ・ワードと固定された生成多項 式から CRC コードを取得します。

アプリケーション間において、CRC ベースの技術はデータ転送やストレージの正当性を検証するために使用されます。また、EN/IEC 60335-1 により、この技術は Flash メモリの正当性を確認するために使用されます。CRC 演算ユニットは、リンク・タイム時のリファレンス符号の比較や提供されたメモリロケーションの保存を行うために、その実行でソフトウェアの符号の計算を支援します。

内蔵 SRAM

最大 20Kbyte の内蔵 SRAM は 0 ウェイト・ステートの CPU クロック・スピードでアクセス(読込み / 書込み)できます。

ネスト化(階層)されたベクタ割込みコントローラ

(NVIC: Nested Vectored Interrupt Controller)

STM32F103xx パフォーマンス・ラインに内蔵されているネスト化(階層)されたベクタ割込みコントローラは、最大 43 のマスク可能な割込みチャネル(Cortex TM -M3 の 16 割込みラインは含まれない)と 16 の優先レベルを処理することができます。

- 密結合の NVIC は低遅延の割込みプロセスを提供
- 割込みエントリ・ベクタ・テーブル・アドレスは直接コアへパス
- 密結合の NVIC コア インタフェース
- 割込みの迅速な処理が可能
- 遅延優先割込み処理
- テイルーチェイニングをサポート
- プロセッサ・ステートを自動的に保存
- 割込みエントリは命令オーバーヘッド無しで割込みからリストア

このハードウェア・ブロックは柔軟な割込み管理機能により最小の割込み遅延時間で済みます。

57

STM32F103x6, STM32F103x8, STM32F103xB

外部割込み / イベントコントローラ (EXTI: External interrupt/event controller)

19本のエッジ検出ラインで構成されている外部割込み / イベント・コントローラは、割込み / イベント・リクエストを生成するために使用されます。それぞれのラインはトリガ・イベント(立上りエッジ、立下りエッジ、両エッジ)を選択できるように独立して構成することができ、個別にマスクすることも可能です。ペンディング・レジスタに割込みリクエストのステータスが保持されます。EXTI は、内部 APB2 クロック周波数より低いパルス幅の外部ラインを検出することが可能です。最大 80 個の GPIO が 16 本の外部割込みラインに接続されています。

クロックとスタートアップ

システムクロックの選択はスタートアップ時に実行されますが、内部 RC 8MHz の発振器がリセット時に CPU クロックのデフォルトとして選択されます。外部から 4 ~ 16 MHz のクロックを選択することができ、発振状態を監視することが可能です。発振を検出すると、システムは内部 RC 発振器へ戻るために自動的にスイッチします。また、イネーブルの場合はソフトウェア割込みが生成されます。同様に、PLL クロック・エントリの割込み管理は必要に応じて利用することができます。(例えば、間接的に使われた外部クリスタル、発振子、発振器の故障など)

複数のプリスケーラは、AHB 周波数、高速 APB(APB2)、低速 APB (APB1) ドメインを構成することができます。AHB と高速 APB ドメインの最大周波数は 72MHz で、低速 APB ドメインの最大周波数は 36MHz になります。クロック構成図についての詳細は 2Z を参照してください。

ブート・モード

スタートアップ時、ブートピンは 3 つのブート・オプションの 1 つを選択するために使われます。:

- ユーザ Flash からのブート
- システムメモリからのブート
- 内蔵 SRAM からのブート

ブート・ローダはシステムメモリに配置されてます。USART1を使用することにより Flash メモリを再プログラムするのに使われます。詳細に関しては AN2606 を参照してください。

電源供給

- V_{DD} = 2.0 ~ 3.6 V : I/O と内部レギュレータに対する外部電源供給 V_{DD} ピンから外部経由で電源供給します。
- V_{SSA、}V_{DDA} = 2.0 ~ 3.6 V : ADC、リセット・ブロック、RC、PLL(ADC を使用する場合、V_{DDA} へ印加される最小限の電圧は 2.4 V)に対する外部アナログ電源供給 V_{DDA} と V_{SSA} は、それぞれ V_{DD} と V_{SS} に接続する必要があります。
- $V_{BAT} = 1.8 \sim 3.6 \ V : V_{DD}$ が供給されていない場合の RTC、外部クロック 32 kHz オシレータ及がックアップ・レジスタ(パワー・スイッチ経由で) についての電源供給

電源ピンの接続についての詳細は図11:電源供給図を参照してください。

電源供給監視

このデバイスには、統合されたパワー・オン・リセット (POR)/パワー・ダウン・リセット (PDR) の回路が搭載されています。通常はアクティブで、2V からの正しい動作を確実に開始します。 V_{DD} は $V_{POR/PDR}$ の指定されたスレショルド以下になる場合は、外付けのリセット回路を必要とすることなくリセット・モードを維持します。



Rev8-日本語版

デバイスには V_{DD}/V_{DDA} 電源供給を監視や V_{DD} と V_{PVD} スレショルドを比較するプログラム可能な電圧検出器 (PVD: Programmable voltage detector) が内蔵されています。 V_{DD}/V_{DDA} が V_{PVD} を下回る、及び / または、 V_{DD}/V_{DDA} が V_{PVD} スレショルドを上回る場合、 V_{DD}/V_{DDA} に割込みを生成することが可能です。割込みサービス・ルーチンはその後、警告メッセージを出し、及び / または、MCU をセーフ・ステートにします。PVD はソフトウェアによりイネーブルになります。

 $V_{POR/PDR}$ 及び V_{PVD} の値については、表 10: 内蔵リセット及び電源制御ブロック特性 を参照してください。

電圧レギュレータ

レギュレータには、メイン (MR)、低電力 (LPR)、パワーダウンの3つのオペレーションモードがあります。

- MR は Run モードで使用
- LPR は STOP モードで使用
- パワー・ダウンは STANDBY モードで使用:レギュレータ出力はハイ・インピーダンス:消費電力0でカーネル回路はパワー・ダウンします。(レジスタと SRAM の内容は消失)

このレギュレータは、リセット後は常にイネーブルとなります。STANDBY モードでは ディセーブルになり、ハイ・インピーダンス出力が提供されます。

低電力モード

STM32F103xx パフォーマンス・ラインは、低消費電流、ショート・スタートアップ時間、ウェークアップ・ソースの対応について、最適な状態を達成するために3つの低電力モードをサポートします:

SLEEPモード

SLEEP モードでは、CPU のみが停止します。すべてのペリフェラルは動作を続けますが、割込み / イベントが発生したときに CPU をウェークアップできます。

STOP モード

STOP モードは、SRAM とレジスタの内容を保持している間、最も低い消費電力を実現します。1.8Vドメインですべてのクロックは停止し、PLL、HSI RC、HSE 水晶発振子はディセーブルになります。電圧レギュレータはノーマルモードか低消費モードのどちらかにすることができます。

デバイスはいずれかの EXTI ラインにより STOP モードからウェークアップすることができます。EXTI ラインのソースは、16 の外部ライン、PVD 出力、RTC アラーム、USB ウェークアップの 1 つになります。

● STANDBY モード

STANDBY モードは、最も低い消費電力になります。1.8V ドメイン全体が電源を切られるように、内部電圧レギュレータはスイッチ・オフされます。また、PLL、HSI RC、HSE 水晶発振子もスイッチ・オフされます。STANDBY モードに入ると、SRAM とレジスタの内容はバックアップ領域と STANDBY 回路についてのレジスタを除いて失われます。

デバイスは外部リセット(NRSTピン)、IWDGリセット、WKUPピン上での立上がりエッジ、もしくはRTCアラームが発生する場合、STANDBYモードから終了します。

注意 RTC、IWDG と対応するクロック・ソースは、STOP または STANDBY モードに入っても停止することはできません。

477

DMA

参考資料

フレキシブルな 7 チャネルの汎用 DMA は、メモリーメモリ間、ペリフェラルーメモリ間、メモリーペリフェラル間の転送を管理することができます。コントローラが転送をしていて、バッファの終わりまで来ると発生する割込みを避けるために、DMA コントローラは循環バッファをサポートします。

各々のチャネルは、各々のチャネル上のソフトウェア・トリガをサポートし、専用のハードウェア DMA リクエストに接続しています。構成はソフトウェアによって行われ、転送元と転送先の間の転送サイズは独立しています

DMA は、SPI、I²C、USART、汎用及び高機能制御タイマ TIMx と ADC のメイン・ペリフェラルで使うことができます。

RTC (Real-Time Clock) とバックアップ・レジスタ

RTC とバックアップ・レジスタは V_{DD} 電源か V_{BAT} ピンのどちらかの電源を供給するスイッチを通して供給されます。 V_{DD} 電源が提供されていない場合は、バックアップ・レジスタは 20 byte のユーザ・アプリケーション・データを保存するために 10 個の 16bit レジスタを使用することができます。

リアルタイム・クロックは、時計カレンダ機能を提供する適切なソフトウェアを使用することができる連続的に動作するカウンタのセットを提供し、アラーム割込みと定期的な割込みを提供します。そのクロック出力は 32.768 kHz 外部クリスタル、発振子もしくは発振器で行われ、内部低電力 RC 発振器もしくは高速外部クロックは 128 で分割されます。内部低電力 RC は 40 kHz 標準周波数を持っています。RTC は、通常のクリスタルの偏差を補償するために外部 512 Hz 出力を使って較正することができます。RTC は、比較レジスタがアラームを生成するのに使用する長時間測定について、32bit のプログラマブル・カウンタを持っています。20bit プリスケーラは時間ベースのクロックに使用され、32.768 kHz のクロックから 1 秒ベースの時間を生成するデフォルト構成になっています。

独立型ウォッチドック

独立型ウォッチドッグは、12bit ダウン・カウンタと 8bit プリスケーラを基本としています。この独立型ウォッチドッグは 40kHz の内部 RC からのクロックで動作し、メイン・クロックから独立して動作します。また、STOP と STANDBY モードで動作することができます。問題が発生した場合には、デバイスをリセットするウォッチドッグとして使用するか、もしくはアプリケーションがタイム・アウト管理のためにフリー・ランニング・タイマとして使用することが可能です。それは、オプション・バイトを使用して、ハードウェアもしくはソフトウェアで設定することができます。カウンタは、デバッグ・モード時には停止することができます。

Window 型ウォッチドック

Window 型ウォッチドッグは、フリー・ランニングとして設定することができる 7bit ダウン・カウンタを基本としています。問題が発生した場合に、デバイスをリセットするウォッチドッグとして使用することができます。それは、メイン・クロックからのクロックで動作します。また、早期ワーニング割込み機能を持っており、カウンタはデバッグ・モード時には停止することができます。

SysTick タイマ

このタイマは OS 用で標準ダウン・カウンタとして使用することができます。



Rev8-日本語版

機能は以下のとおりです。:

- 24bit ダウン・カウンタ
- 自動再ロード機能
- カウンタがOになるとマスク可能なシステム割込みを生成
- プログラマブル・クロック・ソース

汎用タイマ(TIMx)

STM32F103xx パフォーマンス・ラインのデバイスには最大 3 個の同期型汎用タイマが内蔵されます。これらのタイマは 16bit 自動再ロード・アップ / ダウン・カウンタ、16bit プリスケーラを基本とし、入力キャプチャ / 出力比較、PWM、単一パルス・モード出力について、それぞれ 4 つの独立したチャネルを持っています。これらの機能は、最も大きなパッケージでは最大 12 の入力キャプチャ / 出力比較 /PWM が提供されています。これらは、同期またはイベント・チェイニングのためにタイマ・リンク機能を経由して高機能制御タイマとともに動作することができます。

カウンタは、デバッグ・モード時には停止することができます。

いくつかの標準タイマは PWM 出力を生成するために使うことができます。それぞれのタイマは個別に DMA リクエストを生成します。

高機能制御タイマ (TIM1: Advanced-control timer)

高機能制御タイマ(TIM1)は、6 チャネル上に三相 PWM マルチプレクサとして構成され、デッド・タイマが内蔵されているプログラム可能で補完的な PWM 出力を持っています。また、完全な汎用タイマとして使うことも可能です。4 つの独立したチャネルは、以下の機能が使用できます。

- 入力キャプチャ
- 出力比較
- PWM 生成(エッジもしくはセンタアライン・モード)
- 単一パルスモード出力

標準 16bit タイマとして構成する場合は、TIMx タイマと同じ機能を持っています。 16bit PWM 生成器として構成する場合、最大限の変調機能を使用することができます。(0 ~ 100%)

カウンタは、デバッグ・モード時には停止することができます。

多くの特長が、同じアーキテクチャを持った標準的な TIM タイマの機能と共有しています。そのため、高機能制御タイマは、同期またはイベント・チェイニングのためにタイマ・リンク機能を通して TIM タイマとともに動作することができます。

I²C バス

最大 2 個の I^2 C バス・インタフェースは、マルチマスタ・モード及びスレーブ・モードで動作することができ、標準モード、高速モードをサポートしています。

このインタフェースはデュアル・スレーブ・アドレッシング (7bit のみ) 及びマスタ・モードで、7/10bit アドレッシングをサポートし、ハードウェア CRC 生成/検証機能を内蔵しています。

これらは DMA により動作し、SM Bus 2.0/PM Bus をサポートしています。

USART (Universal synchronous/asynchronous receiver transmitter)

USART インタフェースの 1 つは最大 4.5 Mbit/s で通信を行うことができます。その他のインタフェースは最大 2.25Mbit/s で通信を行うことができます。これらは CTS 及び RTS 信号のハードウェア管理機能を内蔵しているため、IrDA SIR ENDEC サポート、ISO7816 互換、IRDA LIN マスタ / スレーブ互換機能を持っています。

Rev8- 日本語版



STM32F103x6, STM32F103x8, STM32F103xB

すべての USART インタフェースは DMA コントローラにより動作させることができます。

SPI (Serial peripheral interface)

最大 2 個の SPI は、全二重及び単方向通信モードでスレーブ及びマスタ・モードは最大 18 Mbits/s の速度で通信することができます。3bit プリスケーラは 8 個のマスタ・モード 周波数を提供し、フレームは 8bit もしくは 16bit で構成することができます。また、ハードウェア CRC 生成/検証機能は基本的な SD カード/MMC モードをサポートしています。

両方の SPI は DMA コントローラで動作させることができます。

CAN (Controller area network)

CAN は、ビットレートが最大 1 Mbit/s の仕様書 2.0A と B (アクティブ) に準拠しています。11bit の ID を持つ標準フレームと 29bit の ID を持つ拡張フレームで送受信することができます。3 つのステージと 14 のスケーラブル・フィルタ・バンクを持った 2 つの受信 FIFO を搭載しています。

USB (Universal serial bus)

STM32F103xx パフォーマンス・ラインは、USB フルスピード 12 Mbs に互換の USB デバイス・ペリフェラルを内蔵しています。USB インタフェースは、Full Speed(12 Mbit/s) のファンクション・インタフェースが実装され、ソフトウェアで構成ができるエンドポイント設定やサスペンド / レジュームがサポートされています。また、理想的な 48 MHz クロック・ソースが内部メイン PLL より生成されています。(クロック・ソースは HSE 水晶発振子を使用しなければなりません。)

GPIO (general-purpose inputs/outputs)

それぞれの GPIO ピンは、出力(プッシュプルもしくはオープン・ドレイン)、入力(プルアップもしくはプルダウンあり、無し)、もしくはペリフェラル・オルタネート機能として、ソフトウェアにより構成することができます。ほとんどの GPIO ピンはデジタルとアナログのオルタネート機能を共有します。すべての GPIO はアナログ入力以外については大電流対応になります。

I/O オルタネート機能の構成は、I/O レジスタへの不正な書き込みを避けるために、特定シーケンスを実行後に必要に応じてロックすることができます。

最大 18 MHz のトグル速度で APB2 上の I/O になります。

ADC(アナログーデジタル・コンパータ)

STM32F103xx パフォーマンス・ラインのデバイスに内蔵されている 2 個の 12bit ADC (アナログ - デジタル・コンバータ) は、それぞれの ADC に最大 16 外部チャネルを持ち、シングル・ショットもしくはスキャン・モードで変換を実行します。スキャン・モードの自動変換はアナログ入力が選択されたグループ上で実行されます。

ADC インタフェースには以下のロジック機能が内蔵されています。:

- 同時サンプル&ホールド
- 不連続サンプル&ホールド
- シングル・シャント

ADC は、DMA コントローラにより動作させることができます。

アナログ・ウオッチドッグ機能は、1 チャネル、複数チャネル、すべてのチャネルの選択されたチャネルの変換電圧を正確に監視します。割込みは、変換電圧がプログラムされたスレショルド外の場合に生成されます。



Rev8-日本語版

標準タイマ (TIMx) と高機能制御タイマ (TIM1) により生成されたイベントは、それぞれ、ADC スタート・トリガ、供給トリガ、DMA トリガに内部的に接続することができ、アプリケーションが A/D 変換とタイマに同期することを許可します。

温度センサ

温度センサは、温度の変化に対応してリニアな電圧を生成します。その変換範囲は 2 V < V_{DDA} < 3.6 V 間になります。温度センサは、センサ出力電圧をデジタル値へ変換するために使われる ADC_IN16 入力チャネルへ内部的に接続されています。


シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP: Serial WireJTAG Debug Port)

ARM SWJ-DP インタフェースが内蔵されており、シリアル・ワイヤ・デバッグもしくは JTAG プローブのどちらかをターゲットに接続することを可能にする JTAG とシリアル・ワイヤ・デバッグ・ポートの組み合わせになります。 JTAG TMS と TCK ピンはそれぞれ SWDIO と SWCLK と共有され、TMS ピンの特定のシーケンスは JTAG-DP と SW-DP の間でスイッチして使われます。

577

STM32F103x6, STM32F103x8, STM32F103xB

図 1. STM32F103xx パフォーマンス・ライン ブロック図




- 1. T_A = -40 °C ~ +105 °C (最大 +125 °Cのジャンクション温度)
- 2. AF = I/O ポートピン上のオルタネート機能



Rev8- 日本語版 17/84

18/84



- 1. PLL クロック入力として HSI を使用する場合、最大システム・クロック周波数を 64 MHz に出来ます。
- USB 機能を使用するには、48 MHz もしくは 72 MHz で CPU を動作させながら HSE と PLL をイネーブルにする必要があります。
- 3. 1 μs の ADC 変換時間のためには、APB2 を 14MHz、28MHz、56MHz にする必要があります。

5//

3 ピンの詳細


参考資料

3.	SI	//32F103x	x ハノオ-	<u>- マンス・</u>	フイン	SGA 100 平	ール配直			
	1	2	3	4	5	6	7	8	9	10
A	PC14-\ OSC32_IN _T	PC13- AMPER-RT	C (PE2)	(PB9)	PB7	PB4	(PB3)	(PA15)	(PA14)	(PA13)
3	PC15-\ O9C32_OUT	(V _{BAT})	(PE3)	PB8	(PB6)	PD5	(PD2)	(PC11)	(PC10)	(PA12)
С	OSC_IN	VSS_5	(PE4)	(PE1)	(PB5)	PD6	(PD3)	(PC12)	(PA9)	(PA11)
D	OSC_OÙT	V _{DD_5} '	(PE5)	(PEO)	воото	(PD7)	PD4	(PD0)	(PA8)	(PA10)
E	(NRST)	(PCD)	(PE6)	'V _{SS_4} '	Vss_3	Vss_2	VSS_1,	(PD1)	(PC9)	(PC7)
F	(PCO)	(PC1)	(PC3)	V _{DD_4}	V _{DD_3}	V_{DD_2}	V _{DD_1} ,	(NC)	(PC8)	PC6
G	(V _{SSA})	PÁO-WKŮP	PA4	PC4	PB2	(PE10)	(PE14)	(PB15)	(PD11)	(PD15)
Н	V _{REF} -	(PA1)	(PA5)	(PC5)	(PE7)	(PE11)	(PE15)	(PB14)	(PD10)	(PD14)
J	VREF+	(PA2)	PA6	(PBO)	(PE8)	(PE12)	(PB10)	(PB13)	(PD9)	(PD13)
K	V _{DDA} ,	(PA3)	(PA7)	(PB1)	PE9	(PE13)	(PB11)	(PB12)	(PD8)	(PD12)

577

Rev8- 日本語版

図 4. STM32F103xx パフォーマンス・ライン LQFP100 ピン配置



577

STM32F103x6, STM32F103x8, STM32F103xB

図 5. STM32F103xx パフォーマンス・ライン LQFP64 ピン配置






図 6. STM32F103xx パフォーマンス・ライン LQFP48 ピン配置





Rev8- 日本語版



577

表 4. ピンの定義

表 4. ビンの定義						1						
	ピン				I/O		オルタネ	一ト機能				
BGA100	LQFP48	LQFP64	LQFP100	VFQFPN36	ピン名	イプ(1)	1 プ (1)	1 プル	プーペー(主機能 ⁽³⁾ (リセット後)	デフォルト	リマップ (再配置)
А3	-	-	1	_	PE2	I/O	FT	PE2	TRACECK			
ВЗ	1	1	2	_	PE3	I/O	FT	PE3	TRACED0			
C3	1	1	3	_	PE4	I/O	FT	PE4	TRACED1			
D3	-	-	4	_	PE5	I/O	FT	PE5	TRACED2			
E3	-	-	5	_	PE6	I/O	FT	PE6	TRACED3			
B2	1	1	6	_	V_{BAT}	S		V_{BAT}				
A2	2	2	7	_	PC13-TAMPER- RTC ⁽⁴⁾	I/O		PC13 ⁽⁵⁾	TAMPER-RTC			
A1	3	3	8	_	PC14-OSC32_IN ⁽⁴⁾	I/O		PC14 ⁽⁵⁾	OSC32_IN			
В1	4	4	9	_	PC15-OSC32_OUT ⁽⁴⁾	I/O		PC15 ⁽⁵⁾	OSC32_OUT			
C2	ı	ı	10	_	V_{SS_5}	S		V_{SS_5}				
D2	-	-	11	_	$V_{\mathrm{DD_5}}$	S		$V_{DD_{2}}$				
C1	5	5	12	2	OSC_IN	I		OSC_IN				
D1	6	6	13	3	OSC_OUT	0		OSC_OUT				
E1	7	7	14	4	NRST	I/O		NRST				
F1	-	8	15	-	PC0	I/O		PC0	ADC12_IN10			
F2	-	9	16	_	PC1	I/O		PC1	ADC12_IN11			
E2	-	10	17	-	PC2	I/O		PC2	ADC12_IN12			
F3	-	11	18	-	PC3	I/O		PC3	ADC12_IN13			
G1	8	12	19	5	V_{SSA}	S		V_{SSA}				
H1	-	-	20	_	V_{REF^-}	S		V_{REF^-}				
J1	-	-	21	_	V _{REF+}	S		V_{REF^+}				
K1	9	13	22	6	V_{DDA}	S		V_{DDA}				
G2	10	14	23	7	PA0-WKUP	I/O		PA0	WKUP/USART2_CT $S^{(6)}/$ ADC12_IN0/ TIM2_CH1_ETR $^{(6)}$			
H2	11	15	24	8	PA1	I/O		PA1	USART2_RTS ⁽⁶⁾ / ADC12_IN1/ TIM2_CH2 ⁽⁶⁾			
J2	12	16	25	9	PA2	I/O		PA2	USART2_TX ⁽⁶⁾ / ADC12_IN2/ TIM2_CH3 ⁽⁶⁾			



Rev8-日本語版

表 4. ピンの定義 (続き)

衣4. ことの定義			AC 73%	(枕さ)						
		ピン		ı		タ	1/0		オルタネ	一ト機能
BGA100	LQFP48	LQFP64	LQFP100	VFQFPN36	ピン名	イプ(1)	レベル②	王機能等	デフォルト	リマップ (再配置)
K2	13	17	26	10	PA3	I/O		PA3	USART2_RX ⁽⁶⁾ / ADC12_IN3/ TIM2_CH4 ⁽⁶⁾	
E4	-	18	27	-	V_{SS_4}	S		V_{SS_4}		
F4	-	19	28	-	V_{DD_4}	S		V_{DD_4}		
G3	14	20	29	11	PA4	I/O		PA4	SPI1_NSS ⁽⁶⁾ / USART2_CK ⁽⁶⁾ / ADC12_IN4	
Н3	15	21	30	12	PA5	I/O		PA5	SPI1_SCK ⁽⁶⁾ / ADC12_IN5	
J3	16	22	31	13	PA6	I/O		PA6	SPI1_MISO ⁽⁶⁾ / ADC12_IN6/ TIM3_CH1 ⁽⁶⁾	TIM1_BKIN
K3	17	23	32	14	PA7	I/O		PA7	SPI1_MOSI ⁽⁶⁾ / ADC12_IN7/ TIM3_CH2 ⁽⁶⁾	TIM1_CH1N
G4	-	24	33		PC4	I/O		PC4	ADC12_IN14	
H4	1	25	34		PC5	I/O		PC5	ADC12_IN15	
J4	18	26	35	15	PB0	I/O		PB0	ADC12_IN8/ TIM3_CH3 ⁽⁶⁾	TIM1_CH2N
K4	19	27	36	16	PB1	I/O		PB1	ADC12_IN9/ TIM3_CH4 ⁽⁶⁾	TIM1_CH3N
G5	20	28	37	17	PB2 / BOOT1	I/O	FT	PB2/BOOT1		
H5	-	-	38	-	PE7	I/O	FT	PE7		TIM1_ETR
J5	ı	ı	39	-	PE8	I/O	FT	PE8		TIM1_CH1N
K5	-	-	40	-	PE9	I/O	FT	PE9		TIM1_CH1
G6	-	-	41	-	PE10	I/O	FT	PE10		TIM1_CH2N
Н6	-	-	42	-	PE11	I/O	FT	PE11		TIM1_CH2
J6	-	-	43	-	PE12	I/O	FT	PE12		TIM1_CH3N
K6	ı	ı	44	-	PE13	I/O	FT	PE13		TIM1_CH3
G7	-	-	45	_	PE14	I/O	FT	PE14		TIM1_CH4
H7	-	-	46	_	PE15	I/O	FT	PE15		TIM1_BKIN
J7	21	29	47	-	PB10	I/O	FT	PB10	I2C2_SCL/ USART3_TX ^{(6) (6)}	TIM2_CH3
K7	22	30	48	-	PB11	I/O	FT	PB11	I2C2_SDA/ USART3_RX ⁽⁶⁾⁽⁶⁾	TIM2_CH4



表 4. ピンの定義 (続き)

参考資料

表 4.			ンの	企 我	(続き)	1					
		ピン				タ	I/O		オルタネ	ート機能	
BGA100	LQFP48	LQFP64	LQFP100	VFQFPN36	ピン名	イ プ (1)	レベル②	主機能 ⁽³⁾ (リセット後)	デフォルト	リマップ (再配置)	
E7	23	31	49	18	V_{SS_1}	S		V_{SS_1}			
F7	24	32	50	19	$V_{DD_{_}1}$	S		V_{DD_1}			
K8	25	33	51	1	PB12	I/O	FT	PB12	$\begin{array}{c} {\rm SPI2_NSS^{(6)}/} \\ {\rm I2C2_SMBAI^{(6)}/} \\ {\rm USART3_CK^{(6)(6)}/} \\ {\rm TIM1_BKIN^{(6)}} \end{array}$		
J8	26	34	52	1	PB13	I/O	FT	PB13	SPI2_SCK ⁽⁶⁾ / USART3_CTS ⁽⁶⁾⁽⁶⁾ TI M1_CH1N ⁽⁶⁾		
Н8	27	35	53	ı	PB14	I/O	FT	PB14	SPI2_MISO ⁽⁶⁾ / USART3_RTS ⁽⁶⁾⁽⁶⁾ TIM1_CH2N ⁽⁶⁾		
G8	28	36	54	-	PB15	I/O	FT	PB15	SPI2_MOSI $^{(6)}$ / TIM1_CH3N $^{(6)}$		
K9	ı	_	55	ı	PD8	I/O	FT	PD8		USART3_TX	
J9	ı	-	56	-	PD9	I/O	FT	PD9		USART3_RX	
Н9	-	-	57	-	PD10	I/O	FT	PD10		USART3_CK	
G9	-	-	58	-	PD11	I/O	FT	PD11		USART3_CTS	
K10	-	_	59	_	PD12	I/O	FT	PD12		TIM4_CH1 / USART3_RTS	
J10	ı	-	60	-	PD13	I/O	FT	PD13		TIM4_CH2	
H10	-	-	61	_	PD14	I/O	FT	PD14		TIM4_CH3	
G10	-	-	62	_	PD15	I/O	FT	PD15		TIM4_CH4	
F10	-	37	63	_	PC6	I/O	FT	PC6		TIM3_CH1	
E10		38	64	-	PC7	I/O	FT	PC7		TIM3_CH2	
F9		39	65	-	PC8	I/O	FT	PC8		TIM3_CH3	
E9	-	40	66	_	PC9	I/O	FT	PC9		TIM3_CH4	
D9	29	41	67	20	PA8	I/O	FT	PA8	USART1_CK/ TIM1_CH1 ⁽⁶⁾ /MCO		
С9	30	42	68	21	PA9	I/O	FT	PA9	USART1_TX ⁽⁶⁾ / TIM1_CH2 ⁽⁶⁾		
D10	31	43	69	22	PA10	I/O	FT	PA10	USART1_RX ⁽⁶⁾ / TIM1_CH3 ⁽⁶⁾		
C10	32	44	70	23	PA11	I/O	FT	PA11	USART1_CTS/ CANRX ⁽⁷⁾ / TIM1_CH4 ⁽⁶⁾ / USBDM	_	



Rev8-日本語版

表 4. ピンの定義 (続き)

<u> </u>				仁我	(49CC)		.,,		オルタネート機能	
ļ		ピン				タ	1/0	(2)	オルタネ	一ト機能
BGA100	LQFP48	LQFP64	LQFP100	VFQFPN36	ピン名	イ プ ⑴	マベル②	主機能 ⁽³⁾ (リセット後)	デフォルト	リマップ (再配置)
B10	33	45	71	24	PA12	I/O	FT	PA12	USART1_RTS/ CANTX ⁽⁶⁾ / TIM1_ETR ⁽⁶⁾ / USBDP	
A10	34	46	72	25	PA13/JTMS/SWDIO	I/O	FT	JTMS/SWDIO	PA13	
F8	-	-	73	ı			ŧ	₹接続		
E6	35	47	74	26	V_{SS_2}	S		V_{SS_2}		
F6	36	48	75	27	V_{DD_2}	S		V_{DD_2}		
A9	37	49	76	28	PA14/JTCK/SWCLK	I/O	FT	JTCK/SWCLK	PA14	
A8	38	50	77	29	PA15/JTDI	I/O	FT	JTDI	PA15	TIM2_CH1_ETR/ SPI1_NSS
В9	-	51	78		PC10	I/O	FT	PC10		USART3_TX
B8	1	52	79		PC11	I/O	FT	PC11		USART3_RX
C8	1	53	80		PC12	I/O	FT	PC12		USART3_CK
D8	5	5	81	2	PD0	I/O	FT	OSC_IN ⁽⁸⁾		CANRX
E8	6	6	82	3	PD1	I/O	FT	OSC_OUT ⁽⁸⁾		CANTX
В7		54	83	ı	PD2	I/O	FT	PD2	TIM3_ETR	
C7	-	-	84	ı	PD3	I/O	FT	PD3		USART2_CTS
D7	-	-	85	ı	PD4	I/O	FT	PD4		USART2_RTS
В6	-	-	86	ı	PD5	I/O	FT	PD5		USART2_TX
C6	-	-	87	-	PD6	I/O	FT	PD6		USART2_RX
D6	-	-	88	-	PD7	I/O	FT	PD7		USART2_CK
A7	39	55	89	30	PB3/JTDO	I/O	FT	JTDO	PB3/TRACESWO	TIM2_CH2 / SPI1_SCK
A6	40	56	90	31	PB4/JNTRST	I/O	FT	JNTRST	PB4	TIM3_CH1 / SPI1_MISO
C5	41	57	91	32	PB5	I/O		PB5	I2C1_SMBAI	TIM3_CH2 / SPI1_MOSI
B5	42	58	92	33	PB6	I/O	FT	PB6	I2C1_SCL ⁽⁶⁾ / TIM4_CH1 ⁽⁶⁾⁽⁶⁾	USART1_TX
A 5	43	59	93	34	PB7	I/O	FT	PB7	I2C1_SDA ⁽⁶⁾ / TIM4_CH2 ⁽⁶⁾ (6)	USART1_RX
D5	44	60	94	35	воото	I		воото		
В4	45	61	95	-	PB8	I/O	FT	PB8	TIM4_CH3 ⁽⁶⁾ (6)	I2C1_SCL / CANRX
A4	46	62	96	1	PB9	I/O	FT	PB9	TIM4_CH4 ^{(6) (6)}	I2C1_SDA / CANTX



表 4. ヒンの正義 (続さ	表 4.	ピンの定義	(続き)
----------------	------	-------	------

参考資料

		ピン				タ	I/O		オルタネート機能		
BGA100	LQFP48	LQFP64	LQFP100	VFQFPN36	ピン名	イプ(1)	レベル③	主機能 ⁽³⁾ (リセット後)	デフォルト	リマップ (再配置)	
D4	-	-	97	-	PE0	I/O	FT	PE0	TIM4_ETR ⁽⁶⁾		
C4	1	1	98	-	PE1	I/O	FT	PE1			
E5	47	63	99	36	V_{SS_3}	S		V_{SS_3}			
F5	48	64	100	1	V_{DD_3}	S		V_{DD_3}			

- 1. I=input(入力)、O = output (出力)、S = supply (供給)、HiZ= high impedance (ハイ・インピーダンス)
- 2. FT= 5 V 耐性
- 3. 利用できる機能は選択されたデバイスにより異なります。ペリフェラル数が少ないデバイスについては、少ない数字のペリフェラルから順に構成されます。デバイスが 1 つの SPI と 2 つの USART を持っている場合、それぞれ SPI1、USART1、USART2 と呼びます。 $\frac{1}{8} 2 (8 \% 3)$ を参照してください。
- 4. PC13、PC14 と PC15 は電源スイッチによって供給されますが出力モードでの使用は制限されます。30pF の最大負荷で出力 2MHz モードのみ使用することができ、1 本のピンのみ同時に出力モードに設定することができます。
- 5. 最初のバックアップ・ドメインのパワーアップ後の主な機能。リセット(レジスタがメインリセットによってリセットされないので)の後でもバックアップ・レジスタの内容に依存します。これらの I/O を管理する方法に関する詳細については、ST マイクロエレクトロニクスのウェブサイト: www.st.com から入手可能なSTM32F10xxx リファレンス・マニュアルのバッテリ・バックアップ・ドメイン及び BKP レジスタのセクションを参照してください。
- 6. Flash メモリ容量が 64Kbyte 以上のデバイスのみ対応しています。
- 7. このオルタネート機能はいくつかのポートピンに対してソフトウェアにより再配置することができます。(使用するパッケージがこの機能に対応可能な場合) さらに詳細な情報に関しては ST マイクロエレクトロニクスののウェブサイト www.st.com から STM32F10xxx リファレンス・マニュアルをダウンロードしてオルタネート I/O 機能とデバッグ構成についてのセクションを参照してください。
- 8. VFQFPN36 パッケージの 2 番と 3 番ピン及び LQFP48 と LQFP64 パッケージの 5 番と 6 番ピンはリセット後に OSC_IN/OSC_OUT として構成されますが、PD0 と PD1 の機能はこれらのピン上でソフトウェアにより再配置することができます。LQFP100 パッケージについては、PD0 と PD1 はデフォルトで利用できるため再配置する必要がありません。この詳細につきましては、STM32F10xxx リファレンス・マニュアルのオルタネート機能 I/O とデッバグ構成のセクションを参照してください。
 - 出力モードの PDO と PD1 の使用は、出力モードの 50MHz で使用できるように制限されています。





Rev8- 日本語版

メモリ・マッピング

メモリ・マッピング 4

図8にメモリ・マップ図を示します。







5 電気的特性

参考資料

5.1 テスト条件

特に明記しない限り、すべての電圧は V_{SS} を参照します。

5.1.1 最小値と最大値

特に明記しない限り、最小値と最大値は、周囲温度が $T_A = 25$ $^{\circ}$ Cと $T_A = T_A$ 最大値(選択された温度範囲による)において 100% のデバイスが生産時のテストで周囲温度、供給電圧、周波数が最も厳しい条件で保証されます。

データは特性結果を基本にしており、設計シミュレーション及び / もしくは技術特性は表の注釈に示されています。また、これは生産時にはテストされません。特性を基づいて、最小値と最大値はサンプルテストの結果を参照しています。また、値は標準偏差(平均±3 Σ)のプラスもしくはマイナスの 3 倍の平均値を表しています。

5.1.2 標準値

特に明記しない限り、標準データは T_A = 25 $^{\circ}$ C、 V_{DD} = 3.3 V (2V \leq V_{DD} \leq 3.6V の電圧範囲)を基本にしています。これらは、設計ガイドラインとして提供されているのみで、テストは行っておりません。

標準的な ADC 精度値は、全温度範囲の標準偏差からのサンプルバッチの特性により決められます。これにより、デバイスの 95% が示された値 ($\pm 2\Sigma$)以下のエラーで済みます。

5.1.3 標準カーブ


特に明記がない限り、すべての標準カーブは設計ガイドラインとして提供されているのみで、テストは行っておりません。

5.1.4 負荷容量

負荷条件は、**図**9に示されるように、ピンのパラメータ測定に使われます。

5.1.5 ピン入力電圧

デバイス上のピン入力電圧測定は、図 10 に説明されています。




57

Rev8-日本語版

5.1.6 電源供給図


電源供給図 図 11.



警告: 図 11 において、4.7 μ F のコンデンサを V_{DD3} に接続しなければなりません。

5.1.7 消費電流測定

図 12. 消費電流測定図



5.2 絶対最大定格

参考資料

表 5: 電圧特性、表 6: 電流特性、表 7: 熱特性に示されている絶対最大定格以上のストレスは、デバイスへ対して正常に復帰することができない損害を引き起こすことがあります。これらはストレスの定格だけで、この条件でのデバイスが動作するための機能については示していません。長期間、最大定格の状態にデバイスをおくと、信頼性に影響が出る場合があります。

表 5. 電圧特性

記号	定格	最小値	最大値	単位	
V _{DD} - V _{SS}	外部供給電圧 (V _{DDA} と V _{DD} 含む) ⁽¹⁾	-0.3	4.0		
V	5V 耐性ピンの入力電圧 ⁽²⁾	V _{SS} -0.3	+5.5	٧	
V _{IN}	その他の耐性ピンの入力電圧 ⁽²⁾	V _{SS} -0.3	V _{DD} +0.3		
DV _{DDx}	異なる電源ピン間の差	50	50	.,	
V _{SSX} - V _{SS}	すべての異なる GND ピン間の差	50	50	mV	
V _{ESD(HBM)}	静電放電耐圧(ヒューマン・ボディ・モデル)	セクション 5. 定格(電磁感)	3.11: 絶対最大 度)を参照		

- 1. すべての電源 (V_{DD}, V_{DDA}) と $GND(V_{SS}, V_{SSA})$ のピンは許可された範囲内で外部電源供給に接続しなければなりません。
- 2. $I_{\text{INJ(PIN)}}$ は定格を超えることはできません ($\underline{\boldsymbol{x}}$ 6: 電流特性を参照)。 V_{IN} が最大値にある場合は問題はありませんが、 V_{IN} の最大値を超える場合は、供給電流は $I_{\text{INJ(PIN)}}$ 値を限界にする必要があります。流入電流が V_{IN} V_{SS} により誘導されている間は、流出電流が V_{IN} V_{DD} により誘導されます。

表 6. 電流特性

記号	定格	最大値	単位
I_{VDD}	V _{DD} 電源ライン全電流 (ソース) ⁽¹⁾	150	
I _{VSS}	V _{ss} グランドライン全電流(シンク) ⁽¹⁾	150	
,	I/O と制御ピンによる出カシンク電流	25	
I _{IO}	I/O と制御ピンによる出力ソース電流	-25	
	NRST ピン注入電流	± 5	mA
I _{INJ(PIN)} (2)(3)	高速外部 OSC_IN ピン、低速外部 LSE OSC_IN ピン注入電流	± 5	
	その他のピンの注入電流 ⁽⁴⁾	± 5	
SI _{INJ(PIN)} (2)	全注入電流 (I/O ピンと制御ピンの合計) (4)	± 25	

- 1. すべての電源 (V_{DD}, V_{DDA}) とグランド (V_{SS}, V_{SSA}) のピンは許可された範囲内で外部電源供給に接続しなければなりません。
- 2. $I_{\rm INJ(PIN)}$ は定格を超えることはできません。 $V_{\rm IN}$ が最大値内にある場合は問題はありませんが、 $V_{\rm IN}$ が最大値を超える場合は、供給電流は $I_{\rm INJ(PIN)}$ 値を限界にする必要があります。 流入電流が $V_{\rm IN} < V_{\rm SS}$ により誘導されている間は、流出電流が $V_{\rm IN} > V_{\rm DD}$ により誘導されます。
- 3. 流入電流はデバイスのアナログ性能を低下させます。*セクション 5.3.17: 12bit ADC 特性*の注意 を参照してください。
- 4. 複数の入力が電流を供給すると、最大 Σ $I_{INJ(PIN)}$ の正と負の供給された電流(瞬間値)の絶対値の合計になります。その結果はデバイスの 4 つの I/O ポート・ピン上の Σ $I_{INJ(PIN)}$ 最大供給電流の特性を基本としています。



Rev8-日本語版

表 7. 熱特性

記号	定格	値	単位
T _{STG}	保存温度範囲	−65 ~ +150	°C
T _J	最大ジャンクション温度	150	°C

5.3 動作条件

5.3.1 一般動作条件

表 8. 一般的な動作条件

記号	パラメータ	条件	最小値	最大値	単位		
f _{HCLK}	内部 AHB クロック周波数		0	72			
f _{PCLK1}	内部 APB1 クロック周波数		0	36	MHz		
f _{PCLK2}	内部 APB2 クロック周波数		0	72			
V _{DD}	標準動作電圧		2	3.6	٧		
V _{DDA} ⁽¹⁾	アナログ動作電圧 (ADC 使用なし)	ソートロド電点による	2	3.6	V		
	アナログ動作電圧 (ADC 使用)	V _{DD} と同じ電位とする	2.4	3.6	V		
V _{BAT}	バックアップ動作電圧		1.8	3.6	٧		
	サフィック 6 についての T _A = 85 °C、もしくはサフィックス 7 についての T _A = 105 °Cの消 費電力 ⁽²⁾	LFBGA100		487			
		LQFP100		434	mW		
P_{D}		LQFP64		444			
		LQFP48		363			
		VFQFPN36		1110			
	6 サフィック・バージョンの	最大消費電力	-40	+85	0-		
_	周囲温度	低消費電力 ⁽³⁾	-40	+105	°C		
T _A	7 サフィック・バージョンの	最大消費電力	-40	+105	°C		
	周囲温度	低消費電力 ⁽³⁾	-40	+125			
	ジェンカション、温度等円	6 サフィック・バージョン	-40	+105	°C		
T _J	ジャンクション温度範囲 	7 サフィック・バージョン	-40	+125			

- 1. ADC を使用する場合は、表 44: ADC 特性を参照してください。
- 2. T_A が低い場合、 T_J が T_J 最大値を上回らない限り、高い P_D が許可されます。($\underline{*}$ 6.2: 熱特性 (75 ページ) 参照してください。)
- 3. 低電力消費ステートでは T_J が T_J 最大値を上回らない限り T_A は、この範囲まで広げることができます。($\underline{*}$ 6.2: 熱特性 (75 ページ) を参照してください。)

5.3.2 パワー・アップ / パワー・ダウン時の動作条件

T_Aについての一般的な動作条件



STM32F103x6, STM32F103x8, STM32F103xB

表 9. パワーアップ / パワーダウン時の動作条件

記号	パラメータ	条件	最小値	最大値	単位
	V _{DD} 立上り時間比		0	8	u - 01
t _{VDD}	V _{DD} 立下り時間比		20	8	μs/V

5.3.3 内蔵リセット及び電源制御ブロック

表 10 で示されているパラメータは、表 8 でまとめた周囲温度及び V_{DD} 供給電圧で実行されたテストに基づいています。

表 10. 内蔵リセット及び電源制御ブロック特性

記号	パラメータ	条件	最小 値	標準値	最大 値	単位
		PLS[2:0]=000 (立上りエッジ)	2.1	2.18	2.26	٧
		PLS[2:0]=000 (立下りエッジ)	2	2.08	2.16	٧
		PLS[2:0]=001 (立上りエッジ)	2.19	2.28	2.37	٧
		PLS[2:0]=001(立下りエッジ)	2.09	2.18	2.27	٧
		PLS[2:0]=010 (立上りエッジ)	2.28	2.38	2.48	٧
		PLS[2:0]=010(立下りエッジ)	2.18	2.28	2.38	٧
	プログラム可能な電圧	PLS[2:0]=011(立上りエッジ)	2.38	2.48	2.58	٧
		PLS[2:0]=011 (立下りエッジ)	2.28	2.38	2.48	٧
V_{PVD}	検出レベル選択	PLS[2:0]=100 (立上りエッジ)	2.47	2.58	2.69	٧
		PLS[2:0]=100 (立下りエッジ)	2.37	2.48	2.59	٧
		PLS[2:0]=101 (立上りエッジ)	2.57	2.68	2.79	٧
		PLS[2:0]=101 (立下りエッジ)	2.47	2.58	2.69	٧
		PLS[2:0]=110(立上りエッジ)	2.66	2.78	2.9	٧
		PLS[2:0]=110 (立下りエッジ)	2.56	2.68	2.8	٧
		PLS[2:0]=111 (立上りエッジ)	2.76	2.88	3	٧
		PLS[2:0]=111(立下りエッジ)	2.66	2.78	2.9	٧
V _{PVDhyst} ⁽²⁾	PVD ヒステリシス			100		mV
	パワー・オン / パ	立下りエッジ	1.8 ⁽¹⁾	1.88	1.96	٧
V _{POR/PDR}	ワー・ダウン・リセッ ト・スレショルド	立上りエッジ	1.84	1.92	2.0	٧
V _{PDRhyst} (2)	PDR ヒステリシス			40		mV
T _{RSTTEMPO} ⁽²⁾	リセット時間		1	2.5	4.5	ms

- 1. 製品の動作は最小の $V_{POR/PDR}$ 値まで設計により保証されています。
- 2. 設計で保証されているため、生産時はテストを行いません。



Rev8- 日本語版

5.3.4 内部基準電圧

表 11 で示されているパラメータは、表 8 でまとめた周囲温度条件で実行されたテストに基づいています。

表 11. 内部基準電圧

記号	パラメータ	条件	最小値	標準値	最大値	単位
V	中如甘淮南厅	-40 °C < T _A < +105 °C	1.16	1.20	1.26	٧
V _{REFINT}	内部基準電圧 	-40 °C < T _A < +85 °C	1.16	1.20	1.24	\
T _{S_vrefint} (1)	内部基準電圧を読込み時 の ADC サンプリング時間			5.1	17.1 ⁽²⁾	μs

- 1. 最短サンプリング時間は、複数回の繰り返しによりアプリケーションで決めることができます。
- 2. 設計で保証されているため、生産時はテストを行いません。

5.3.5 供給電流特性

消費電流は図12:消費電流測定図で示されている方法で測定します。

最大消費電流

MCU は以下の条件で設定されています。:

- すべてのI/OピンはV_{DD}もしくはV_{SS}でスタティック値の入力モードになります(負荷無し)。
- すべてのペリフェラルは、使用していない場合は禁止状態です。
- Flash メモリのアクセス時間は f_{HCLK} の周波数で調整します。(0 ~ 24MHz で 0 ウェイト・ステート、24 ~ 48MHz で 1 ウェイト・ステート、48MHz 以上では 2 ウェイト・ステート)
- プリフェッチは ON です。(このビットは、クロック設定とバスのプリスケールを行う 前に設定しなければなりません。)
- ペリフェラルは f_{PCLK1} = f_{HCLK}/2、f_{PCLK2} = f_{HCLK} でイネーブルになります。

表 12、表 13、表 14 で示されているパラメータは、表 8 でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。

STM32F103x6, STM32F103x8, STM32F103xB

表 12.	Flash からのデータ	・プロセス動作コ-	−ドによる Run モードて	の最大消費電流
-------	--------------	-----------	----------------	---------

記号	パラメータ	条件	f _{HCLK}	最大値 ⁽¹⁾		
				T _A = +85 °C	T _A = +105 ℃	単位
I _{DD}	Run モード の供給電流	外部クロック ⁽²⁾ 、す べてのペリフェラル はイネーブル	72 MHz	50	50.3	- mA
			48 MHz	36.1	36.2	
			36 MHz	28.6	28.7	
			24 MHz	19.9	20.1	
			16 MHz	14.7	14.9	
			8 MHz	8.6	8.9	
		外部クロック ⁽³⁾ 、す べてのペリフェラル はディセーブル	72 MHz	32.8	32.9	
			48 MHz	24.4	24.5	
			36 MHz	19.8	19.9	
			24 MHz	13.9	14.2	
			16 MHz	10.7	11	
			8 MHz	6.8	7.1	

- 1. 特性を基本として、 V_{DD} 最大値、 f_{HCLK} 最大値で生産時はテストを行います。
- 2. f_{HCLK} > 8 MHz 時に外部クロックは 8 MHz で PLL は ON になります。

表 13. RAM からのデータ・プロセス動作コードによる Run モードでの最大消費電流

記号	パラメータ	条件	f _{HCLK}	最大值 ⁽¹⁾		無什
				T _A = +85 °C	T _A = +105 °C	単位
I _{DD}	Run モード の供給電流	外部クロック ⁽²⁾ 、す てのペリフェラルが イネーブル	72 MHz	48	50	- mA
			48 MHz	31.5	32	
			36 MHz	24	25.5	
			24 MHz	17.5	18	
			16 MHz	12.5	13	
			8 MHz	7.5	8	
		外部クロック ⁽²⁾ 、す べてのペリフェラル がディセーブル	72 MHz	29	29.5	
			48 MHz	20.5	21	
			36 MHz	16	16.5	
			24 MHz	11.5	12	
			16 MHz	8.5	9	
			8 MHz	5.5	6	

- 1. 特性を基本として、 V_{DD} 最大値、 f_{HCLK} 最大値で生産時はテストを行います。
- 2. f_{HCLK} > 8 MHz 時に外部クロックは 8 MHz で PLL は ON になります。



Rev8-日本語版

図 13. Run モードの標準消費電流 対 周波数 (3.6 V 動作時) - RAM からのデータ・プロセス動作コード、ペリフェラルはイネーブル





図 14. Run モードの標準消費電流 対 周波数 (3.6 V 動作時) - RAM からのデータ・プロセス動作コード、ペリフェラルはディセーブル



577

STM32F103x6, STM32F103x8, STM32F103xB

表 14.	Flash または RAM からのコード動作による SLEEP モードの最大消費電流
-------	--

記号	パラメータ	条件	· ·	最大	単位	
記方	<i>NJX</i> -9	*11	fHCLK	T _A = +85 °C	T _A = +105 ℃	甲位
			72 MHz	30	32	
			48 MHz	20	20.5	
	外部クロック ⁽²⁾ 、す べてのペリフェラル	36 MHz	15.5	16		
	SLEEP モード の供給電流	はイネーブル	24 MHz	11.5	12	
			16 MHz	8.5	9	
			8 MHz	5.5	6	
I _{DD}			72 MHz	7.5	8	mA
			48 MHz	6	6.5	
		外部クロック ⁽²⁾ 、す べてのペリフェラル	36 MHz	5	5.5	
		はディセーブル	24 MHz	4.5	5	
			16 MHz	4	4.5	
			8 MHz	3	4	

- 1. 特性を基本として、 V_{DD} 最大値、 f_{HCLK} 最大値で生産時はテストを行います。
- 2. f_{HCLK} > 8 MHz 時に外部クロックは 8 MHz で PLL は ON になります。




Rev8- 日本語版 37/84

表 15.	STOP 及び STANDBY モードの標準と最大消費電流
<i>a</i> ⊽ 10.	SIUP及いSIANUBI 七一トの標準と東人消貨電流


			標準	·値 ⁽¹⁾	最	大値	
記号	パラメータ	条件	V _{DD} /V _{BAT} = 2.4 V	V _{DD} /V _{BAT} = 3.3 V	T _A = +85 ℃	T _A = +105 ℃	単位
	STOP モード	Run モード内レギュレータ、 低速及び高速内部 RC オシレータと 高速オシレータは OFF (独立型 ウォッチドック無し)	23.5	24	200	370	
I _{DD}	の供給電流	低電力モード内レギュレータ、 低速及び高速内部 RC オシレータと 高速オシレータは OFF(独立型 ウォッチドック無し)	13.5	14	180	340	
-00		低速内部 RC オシレータ及び独立型 ウォッチドックは ON	2.6	3.4	_	ı	μΑ
	STANDBY モード の供給電流	低速内部 RC オシレータは ON、独 立型ウォッチドックは OFF	2.4	3.2	-	ı	
		低速内部 RC オシレータ及び独立型 ウォッチドッグは OFF、低速オシ レータ及び RTC は OFF	1.7	2	3.2	5	
I _{DD_VBAT}	バックアップ・ド メイン供給電流	低速オシレータ及び RTC は ON	1.1	1.4	1.9 ⁽²⁾	2.2	


- 1. 標準値は T_A = 25 ℃で測定しています。
- 2. 特性を基本としているため、生産時はテストを行いません。





STM32F103x6, STM32F103x8, STM32F103xB







Rev8- 日本語版

標準消費電流

MCU は以下の条件で設定されています。:

- すべての I/O ピンは V_{DD} もしくは V_{SS} でスタティック値の入力モードになります(負荷無し)。
- すべてのペリフェラルは、明確に使用が決められている以外は禁止状態になります。
- Flashのアクセス時間は f_{HCLK} 周波数で調整します。(0~24 MHzで0ウェイトステート、 24 ~ 48MHz で 1 ウェイトステート、48MHz 以上の周波数で 2 ウェイトステート)
- \bullet 表 8 に周囲温度と V_{DD} 供給電圧がまとめられています。
- プリフェッチは ON です。(このビットは、クロック設定とバスのプリスケールを行う前に設定しなければなりません。)
- ペリフェラルは f_{PCLK1} = f_{HCLK}/4、f_{PCLK}2 = f_{HCLK}/2、f_{ADCCLK} = f_{PCLK2}/4 でイネーブルに なります。

表 16. Flash からのデータ・プロセス動作コードによる Run モードでの標準消費電流

				標準	值 ⁽¹⁾	
記号	パラメータ	条件	f _{HCLK}	全ペリフェラ ルイネーブル ⁽²⁾	全ペリフェラル ディセーブル	単位
			72 MHz	36	27	
			48 MHz	24.2	18.6	
			36 MHz	19	14.8	
			24 MHz	12.9	10.1	
			16 MHz	9.3	7.4	
		外部クロック ⁽³⁾	8 MHz	5.5	4.6	mA
	Run モード の供給電流		4 MHz	3.3	2.8	
			2 MHz	2.2	1.9	
			1 MHz	1.6	1.45	
			500 kHz	1.3	1.25	
			125 kHz	1.08	1.06	
I _{DD}			64 MHz	31.4	23.9	mA
			48 MHz	23.5	17.9	
			36 MHz	18.3	14.1	
			24 MHz	12.2	9.5	
		高速内部 RC (HSI) で	16 MHz	8.5	6.8	
		動作、AHB プリス ケーラは周波数を低	8 MHz	4.9	4	
		減	4 MHz	2.7	2.2	
			2 MHz	1.6	1.4	
			1 MHz	1.02	0.9	
			500 kHz	0.73	0.67	
			125 kHz	0.5	0.48	

- 1. 標準値は T_A = 25 °C、V_{DD} = 3.3 V で測定しています。
- 2. アナログ部分について ADC ごとに 0.8mA の追加の消費電力を加えます。アプリケーションで、ADC が ON (ADON ビットは ADC_CR2 レジスタに設定) の間のみ、この消費電力が発生します。

40/84 Rev8- 日本語版



STM32F103x6, STM32F103x8, STM32F103xB

3. f_{HCLK} > 8 MHz 時に外部クロックは 8 MHz で PLL は ON になります。

Flash または RAM からのデータ・プロセス動作コードによる SLEEP モードの 標準消費電流

	保华/月頁电			標準	·值 ⁽¹⁾	
記号	パラメータ	条件	f _{HCLK}	全ペリフェラル をイネーブル ⁽²⁾	全ペリフェラル をディセーブル	単位
			72 MHz	14.4	5.5	
			48 MHz	9.9	3.9	
			36 MHz	7.6	3.1	
			24 MHz	5.3	2.3	
			16 MHz	3.8	1.8	
		外部クロック ⁽³⁾	8 MHz	2.1	1.2	
	SLEEP モード の供給電流		4 MHz	1.6	1.1	
			2 MHz	1.3	1	
			1 MHz	1.11	0.98	
			500 kHz	1.04	0.96	
,			125 kHz	0.98	0.95	Л
I _{DD}			64 MHz	12.3	4.4	mA
			48 MHz	9.3	3.3	
			36 MHz	7	2.5	
			24 MHz	4.8	1.8	
		高速内部 RC (HSI)	16 MHz	3.2	1.2	
		で動作、AHB プリ スケーラは周波数	8 MHz	1.6	0.6	
		を低減	4 MHz	1	0.5	
			2 MHz	0.72	0.47	
			1 MHz	0.56	0.44	
			500 kHz	0.49	0.42	
			125 kHz	0.43	0.41	

- 1. 標準値は T_A = +25 °C、V_{DD} = 3.3 V で測定しています。
- 2. アナログ部分について ADC ごとに 0.8mA の追加の消費電力を加えます。アプリケーションで、 ADC が ON (ADON ビットは ADC_CR2 レジスタに設定)の間のみ、この消費電力が発生します。
- 3. f_{HCLK} > 8 MHz 時に外部クロックは 8 MHz で PLL は ON になります。



Rev8-日本語版

チップ上のペリフェラル消費電流

チップ上のペリフェラル消費電流については表 18を参照してください。MCU は以下の条件で設定されています:

- すべてのI/OピンはV_{DD}もしくはV_{SS}でスタティック値の入力モードになります(負荷無し)。
- すべてのペリフェラルは、使用されない場合は禁止状態になります。
- 示されている値は消費電流測定により計算されています。
 - すべてのペリフェラルがクロック・オフ
 - 1つのペリフェラルだけがクロック・オン
- 周囲動作温度と V_{DD} 供給電圧条件は表 5にまとめています。

表 18. ペリフェラル消費電流⁽¹⁾

	ペリフェラル	+25 ℃の標準電流	単位
	TIM2	1.2	
	TIM3	1.2	
	TIM4	0.9	
	SPI2	0.2	
ADD1	USART2	0.35	A
APB1	USART3	0.35	mA
	I2C1	0.39	
	12C2	0.39	
	USB	0.65	
	CAN	0.72	
	GPIO A	0.47	
	GPIO B	0.47	
	GPIO C	0.47	
	GPIO D	0.47	
4000	GPIO E	0.47	
APB2	ADC1 ⁽²⁾	1.81	mA
	ADC2	1.78	
	TIM1	1.6	
	SPI1	0.43	
	USART1	0.85	

- 1. $f_{HCLK} = 72MHz$ 、 $f_{APB1} = f_{HCLK}/2$ 、 $f_{APB2} = f_{HCLK}$ は、各々のペリフェラルについてのデフォルト・プリスケーラ値になります。
- 2. ADC 特定条件: f_{HCLK} =56MHz、f_{APB1} = f_{HCLK}/2、f_{APB2} = f_{HCLK}、f_{ADCCLK} = f_{APB2/4}、ADC_CR2 レジス タの ADON bit は 1 に設定します。

STM32F103x6, STM32F103x8, STM32F103xB

5.3.6 外部クロック・ソース特性

外部ソースからの高速外部ユーザ・クロック生成

表 19. 高速外部ユーザ・クロック特性

		• .—				
記 号	パラメータ	条件	最小値	標準値	最大値	単位
f _{HSE_ext}	ユーザ外部クロック・ソース 周波数 ⁽¹⁾		0	8	25	MHz
V _{HSEH}	OSC_IN 入力ピン H レベル電圧		0.7V _{DD}		V_{DD}	V
V _{HSEL}	OSC_IN 入力ピン L レベル電圧		V_{SS}		0.3V _{DD}	V
t _{w(HSE)} t _{w(HSE)}	OSC_IN ハイまたはロ一時間 ⁽¹⁾		16			
t _{r(HSE)} t _{f(HSE)}	OSC_IN 立上りまたは立下り 時間 ⁽¹⁾				5	ns
I_{L}	OSC_IN 入力リーク電流	$V_{SS} \le V_{IN} \le V_{DD}$			± 1	μΑ

^{1.} 設計で保証されているため、生産時はテストを行いません。

外部ソースからの低速外部ユーザ・クロック生成

表 20. 低速外部ユーザ・クロック特性

記号	パラメータ	条件	最小値	標準値	最大値	単位
f _{LSE_ext}	ユーザ外部クロックソース 周波数 ⁽¹⁾			32.768	1000	kHz
V _{LSEH}	OSC32_IN 入力ピン H レベル 電圧		0.7V _{DD}		V_{DD}	>
V _{LSEL}	OSC32_IN 入力ピン L レベル 電圧		V _{SS}		0.3V _{DD}	V
t _{w(LSE)}	OSC32_IN ハイまたはロー時 間 ⁽¹⁾		450			
t _{r(LSE)}	OSC32_IN 立上りまたは立下 り時間 ⁽¹⁾				5	ns
IL	OSC32_IN 入力リーク電流	$V_{SS} \le V_{IN} \le V_{DD}$			± 1	μΑ

1. 設計で保証されているため、生産時はテストを行いません。



図 18. 高速外部クロック・ソース AC タイミング図





図 19. 低速外部クロック・ソース AC タイミング図



クリスタル / セラミック発振子からの高速外部クロック生成

高速外部 (HSE) クロックは、4 ~ 16 MHz のクリスタル / セラミック発振子オシレータから 供給を受けます。この項目の全ての情報は、 $\frac{\pi}{2}$ 21: HSE 4 ~ 16 MHz オシレータ特性で示されている標準的な外付け部品から得られた特性結果に基づいています。アプリケーションにおいて、発振子と負荷のコンデンサは、出力歪を最小限にするのとスタートアップ時間を安定化するために、できるだけオシレータのピンのそばに配置する必要があります。発振子の特性(周波数、パッケージ、精度)についてさらに詳しい情報はクリスタル発振子の製造業者に問い合わせてください。

表 21.	HSE 4 ~ 16 MHz オシレー	- タ特性''、ビ				
記号	パラメータ	条件	最小値	標準値	最大値	単位
f _{OSC_IN}	オシレータ周波数		4	8	16	MHz
R_{F}	フィードバック抵抗			200		kΩ
C _{L1} C _{L2} ⁽³⁾	推奨負荷容量 対 オシレータ の等価直列抵抗 (R _S) ⁽⁴⁾	$R_S = 30 \Omega$		30		pF
i ₂	HSE ドライブ電流	V _{DD} = 3.3 V V _{IN} = V _{SS} と 30 pF 負荷			1	mA
g _m	オシレータ・トランスコン ダクタンス	スタートアップ	25			mA/V
t _{SU(HSE} (5)	スタートアップ時間	V _{DD} が安定		2	·	ms

表 21. HSE 4 ~ 16 MHz オシレータ特性^{(1) (2)}

- 1. 発振子の特性はクリスタル/セラミック発振子製造業者により提供されます。
- 2. 特性を基本としているため、生産時はテストを行いません。
- 3. 高周波アプリケーションを設計する場合、クリスタルや発振子の要求仕様に適合するために C_{L1} と C_{L2} について、5 pF \sim 25pF (標準) の範囲で高品質のセラミック・コンデンサを使うことが 推奨されています。 C_{L1} と C_{L2} は通常同じサイズです。クリスタル製造業者は、 C_{L1} と C_{L2} の直 列の組み合わせによる標準の負荷容量を指定しています。 C_{L1} と C_{L2} の容量サイズを決める場合 は、PCB と MCU ピンの容量を含める必要があります。(10 pF がピンとボードの組み合わせの容量の概算値として使うことができます。)
- 4. リーク電流の誘導とバイアス条件の変化により湿気の多い環境下で発生する問題に対して RF 抵抗の相対的に低い値は十分な保護機能を提供します。そのため、MCU が厳しい湿度条件で使われる場合は、この点を考慮する必要があります。
- 5. t_{SU(LSE)}は (ソフトウェアにより) 開始された時点から安定した 8MHz の発振までに到達するまで を測定したスタートアップ時間です。この値は標準クリスタル発振子について測定しており、クリスタルの製造業者により値は異なります。




図 20. 8MHz クリスタルでの標準アプリケーション

1. R_{EXT} の値はクリスタルの特性に依存するため、標準値は $5 \sim 6R_S$ の範囲になります。

クリスタル / セラミック発振子からの低速外部クロック生成

低速外部 (LSE) クロックは、32.768kHz のクリスタル / セラミック発振子オシレータから供給を受けます。この項目の全ての情報は、表 22 で示されている標準的な外付け部品から得られた特性結果に基づいてます。アプリケーションにおいて、発振子と負荷のコンデンサは、出力歪を最小限にするのとスタートアップ時間を安定化するために、できるだけオシレータのピンのそば



Rev8- 日本語版

に配置する必要があります。発振子の特性(周波数、パッケージ、精度)についてさらに詳しい情報はクリスタル発振子の製造業者に問い合わせてください。

注意

クリスタルや発振子の要求仕様に適合するために C_{L1} と C_{L2} について、 $5pF \sim 15pF$ の範囲で高品質のセラミック・コンデンサを使うことが推奨されています。 C_{L1} と C_{L2} は通常同じサイズです。クリスタル製造業者は、 C_{L1} と C_{L2} の直列の組み合わせによる標準の負荷容量を指定しています。

負荷容量 C_L は以下の公式で求めることができます。: $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ C_{stray} はピン容量と基板もしくは PCB に関連した容量になります。通常は $2 pF \sim 7 pF$ の間の値になります。

警告:


 C_{L1} と C_{L2} (15 pF) の最大値を超えないようにするためには、負荷容量が $C_L \le 7$ pF の発振子を使用することが強く推奨されています。12.5 pF の負荷容量を持つ発振子を使用することはできません。 $M: C_L = 6$ pF の容量負荷の発振子と $C_{strav} = 2$ pF では、 $C_{L1} = C_{L2} = 8$ pF になります。

衣 ZZ. LSE オンレータ 特性 (T _{I SF} = 32.708 KHZ) ```	表 22.	LSE オシレータ特性 (f _{LSE} = 32.768 kHz) ⁽¹⁾
---	-------	--

記号	パラメータ	条件	最小値	標準値	最大値	単位
R _F	フィードバック抵抗			5		МΩ
C _{L1} C _{L2} ⁽²⁾	推奨負荷容量 対 クリスタル の等価直列抵抗 (R _S) ⁽³⁾	R _S = 30 KΩ			15	pF
I ₂	LSE ドライブ電流	$V_{DD} = 3.3 \text{ V}$ $V_{IN} = V_{SS}$			1.4	μΑ
g _m	オシレータ・トランス コンダクタンス		5			μ A/V
t _{SU(LSE)} ⁽⁴⁾	スタートアップ時間	V _{DD} が安定		3		s

- 1. 特性を基本としているため、生産時はテストを行いません。
- 2. 注釈を参照して、表のパラグラフに注意してください。
- 3. オシレータの選択は、MSIV-TIN32.768kHz の例のような小さな R_S 値の高品質な発振子を使用して消費電流で最適化をすることができます。詳細についてはクリスタル製造業者に問い合わせてください。
- 4. t_{SU(LSE)}は (ソフトウェアにより) 開始された時点から安定した 32.768 kHz の発振までに到達 するまでを測定したスタートアップ時間です。この値は標準クリスタル発振子について測定しており、クリスタルの製造業者により値は異なります。

図 21. 32.768 kHz クリスタルでの標準アプリケーション



5.3.7 内部クロック・ソース特性

高速内部 (HSI) RC オシレータ

表 23. HSI オシレータ特性^{(1) (2)}

記号	パラメータ	条件	最小値	標準値	最大値	単位
f _{HSI}	周波数			8		MHz
		T _A = -40 ~ +105 °C		± 1	± 3	%
400	LICT ナシル・カ特曲	$T_A = -10 \sim +85 ^{\circ}C$		± 1	± 2.5	%
ACC _{HSI}	HSI オシレータ精度	$T_A = 0 \sim +70 ^{\circ}C$		± 1	± 2.2	%
		T _A = +25 °C		± 1	± 2	%
t _{su(HSI)}	HSI オシレータ・スタート アップ時間		1		2	μs
I _{DD(HSI)}	HSI オシレータ消費電流			80	100	μΑ

- 1. 設計で保証されているため、生産時はテストを行いません。
- 2. 特に明記しない限り、V_{DD} = 3.3 V、T_A = -40 ~ +105 °C になります。

低速内部(LSI)RC オシレータ

表 24. LSI オシレータ特性⁽¹⁾

記号	パラメータ	最小値	標準値	最大値	単位
f _{LSI} ⁽²⁾	周波数	30	40	60	kHz
t _{su(LSI)} (3)	LSI オシレータ・スタートアップ時間			85	μs
I _{DD(LSI)} (3)	LSI オシレータ消費電流		0.65	1.2	μΑ

- 1. 特に明記しない限り、V_{DD} = 3 V、T_A = -40 ~ +105 °Cになります。
- 2. 特性を基本としているため、生産時はテストを行いません。
- 3. 設計で保証されているため、生産時はテストを行いません。

低電力モードからのウェークアップ時間

表 25 で示されているウェークアップ時間は、8MHz の HIS RC オシレータのウェークアップ・フェーズで測定されています。デバイスをウェークアップするために使われるクロック・ソースは、現在の動作モードに依存します。:

- STOP もしくは STANDBY モード: クロック・ソースは RC オシレータ
- SLEEP モード:クロック・ソースは SLEEP モードに入る前に設定されたクロック

すべてのタイミングは、 $\frac{1}{8}$ でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。



Rev8- 日本語版

表 25.	低電力モード・ウェークアップ時間	A
AX ZU.	仏亀刀モート・フェーンプック时间	11

記号	パラメータ	条件		単位
t _{WUSLEEP} (1)	SLEEP モードからのウェーク アップ	HSI RC クロックのウェークアップ	1.8	μs
t _{WUSTOP} ⁽¹⁾	STOP モードからのウェーク アップ (Run モードのレギュ レータ)	HSI RC ウェークアップ時間 = 2 μs	3.6	
	STOP モードからのウェーク アップ(低電カモードのレ ギュレータ)	HSI RC ウェークアップ時間 = 2 μ s、LP モードからのレギュレータ・ウェーク アップ時間 = 5 μ s	5.4	μs
t _{WUSTDBY} (1)	STANDBY モードからの ウェークアップ	HSI RC ウェークアップ時間 = 2 μ s、パワーダウンからのレギュレータ・ウェークアップ時間 = 38 μ s	50	μs

^{1.} ウェークアップ時間はウェークアップ・イベントからユーザ・アプリケーション・コードの最初 の命令が読込みされるポイントが測定されます。

5.3.8 PLL 特性

表 26 で示されているパラメータは、表 8 でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。

表 26. PLL 特性

	パラメータ	テスト条件		34 LL		
記号			最小値 ⁽¹⁾	標準値	最大値 ⁽¹⁾	単位
	PLL 入力クロック ⁽²⁾		1	8.0	25	MHz
f _{PLL_IN}	PLL 入力クロック ・デューティサイクル		40		60	%
f _{PLL_OUT}	PLL マルチプライア出力 クロック		16		72	MHz
t _{LOCK}	PLL ロック時間				200	μs

- 1. 特性を基本にしているため、生産時はテストを行いません。
- 2. PLL 入力クロック値は f_{PLL_OUT} によって定義される範囲内で対応するために適切なマルチプライア・ファクタを使用するように注意してください。

5.3.9 メモリ特性

Flash メモリ

特に指定がない限り、特性は T_A = -40 ~ +105 °Cになります。

表 27. Flash メモリ特性

記号	パラメータ	条件	最小値 (1)	標準値	最大値 (1)	単位
t _{prog}	16bit プログラミング時間	$T_A = -40 \sim +105 ^{\circ}C$	40	52.5	70	μs

48/84 Rev8- 日本語版



	表 27.	Flash	メモリ	」特件
--	-------	-------	-----	-----

記号	パラメータ	条件	最小値 (1)	標準値	最大値	単位
t _{ERASE}	ページ (1 KB) 消去時間	$T_A = -40 \sim +105 ^{\circ}C$	20		40	ms
t _{ME}	全体消去時間	$T_A = -40 \sim +105 ^{\circ}C$	20		40	ms
		読込みモード f _{HCLK} = 72 MHz(2 ウェイト ステート)、V _{DD} = 3.3 V			20	mA
I _{DD} 供	供給電流	書込み / 消去モード f _{HCLK} = 72 MHz、V _{DD} = 3.3 V			5	mA
		パワーダウンモード / Halt、 V _{DD} = 3.0 ~ 3.6 V			50	μΑ
V _{prog}	プログラミング電圧		2		3.6	٧

1. 設計で保証されているため、生産時はテストを行いません。

表 28. Flash メモリの書き換え回数と保持期間

				値			
記号	パラメータ	条件	最小値(1)	標準値	最大値	単位	
N _{END}	書換え回数	$T_A = -40 \sim +85 °C (6 サフィックス・バージョン)T_A = -40 \sim +105 °C (7 サフィックス・バージョン)$	10			k サイクル	
		T _A = +85 ℃で 1 k サイクル ⁽²⁾	30				
t _{RET}	データ保持期間	T _A = +105 ℃で 1 k サイクル ⁽²⁾	10			年	
		T _A =+55 ℃で 10 k サイクル ⁽²⁾	20				

- 1. 特性を基本にしているため、生産時はテストを行いません。
- 2. サイクル数は仕様の全温度範囲外で実行しています。

5.3.10 EMC 特性

感受性テストのデバイス特性についてはサンプルベースで行われます。

EMS 機能(Electromagnetic susceptibility:電磁感受性)

簡単なアプリケーションがデバイスで実行されている間(I/O ポートを通して 2 つの LED が点滅) デバイスは障害が発生するまでデバイスには 2 種類の電磁気によりストレスが与えられます。障害は LED により示されます。:

- **静電気放電 (ESD : Electrostatic Discharge)** (正及び負) はすべてのデバイス・ピンに機能的な障害が発生するまで行われます。このテストは IEC 1000-4-2 standard に準拠しています。
- FTB (First Transient Burst): 高速過渡電圧のバースト(正及び負)が 100 pF のコンデンサを通して V_{DD} と V_{SS} に対して機能的な障害が発生するまで行われます。このテストは IEC 1000-4-4 standard に準拠しています。



Rev8-日本語版

デバイス・リセットは通常動作を再開するために行われます。

テスト結果が 表 29 に示されています。これらは、EMS のレベルとクラスを基本とし、アプリケーション・ノート AN1709 に記載されています。

表 29. EMS 特性

記号	パラメータ	条件	レベル / クラス
V _{FESD}	機能的な障害を引き起こすために複数の I/O ピンで電圧リミットを適用	V _{DD} = 3.3 V、T _A = +25 °C、 f _{HCLK} = 48 MHz IEC 1000-4-2 適用	2B
V _{EFTB}	機能上の障害を引き起こすために V _{DD} 及び V _{SS} ピンの上の 100pF を通して高速過渡電 圧バースト・リミットを適用	V _{DD} = 3.3 V、T _A = +25 °C、 f _{HCLK} = 48 MHz IEC 1000-4-4 適用	4A

ノイズ問題を避けるためのソフトウェア設計

EMC の特性と最適化は、標準的なアプリケーション環境と簡略化された MCU ソフトウェアのコンポーネント・レベルで実行されます。良好な EMC 性能を出すには、特にユーザ・アプリケーションとソフトウェアに大きく依存している点に注意する必要があります。

そのため、アプリケーションに対して EMC レベルを必要とする EMC ソフトウェアの最適化と事前品質テストを適用することが推奨されています

推奨するソフトウェア

ソフトウェアのフローチャートは、例えば以下のような制御不能の条件管理を含まなければなりません。:

- プログラム・カウンタの故障
- 予期せぬリセット
- 重要データの損失(制御レジスタ ...)

事前品質検査の試行

大部分の問題の共通点(予期せぬリセットやプログラム・カウンタの故障)は、1秒の間、NRST ピンやクリスタルのピンにロー・ステートをマニュアルで強制的に設定することにより再現できます。この試行を終了するには、仕様値の範囲外で ESD のストレスをデバイスに直接適応することです。予期せぬ動作が検出された場合、ソフトウェアは回復不可能なエラーの発生を防ぐために対応することができます。(アプリケーション・ノートAN1015 を参照)

電磁妨害(EMI: Electromagnetic Interference)

デバイスにより放出される電磁フィールドは、単純なアプリケーションが実行(I/Oポートを通して2個のLEDをトグル)している間、監視されます。この放射テストは、テスト・ボードやピンの負荷について規定しているSAEJ1752/3 standard に準拠しています。

STM32F103x6, STM32F103x8, STM32F103xB

参考資料

表 30.	EMI	特性
-------	------------	----

記号	パラメータ 条件		監視 周波数バンド	最大值 対 [f _{HSE} /f _{HCLK}]		単位
		周級数パンド	8/48 MHz	8/72 MHz		
		V - 22 V T - 25 °C	0.1 MHz ~ 30 MHz	12	12	
	ピーク レベル V _{DD} = 3.3 V、T _A = 25 °C、 SAE J 1752/3 準拠 の LQFP100 パッケージ		30 MHz ~ 130 MHz	22	19	dB μ V
2 ^{EMI}		130 MHz ~ 1GHz	23	29		
			SAE EMI レベル	4	4	_

5.3.11 絶対最大定格(電磁感度)

特定の測定方法を使用する3つの異なるテスト(ESD、LU)に基づいて、デバイスは電磁感 度に関してその性能を決めるためにストレスを加えられます。

静電放電 (ESD: Electrostatic Discharge)

静電放電(1秒ごとに正と負のパルスを繰り返す)は、ピンの組合せによるサンプルのピ ンに適用されます。サンプル数はデバイス(3個 x(n+1)供給ピン)の供給ピンの数に依 存します。このテストは JESD22-A114A standard に準拠しています。

表 31. ESD 絶対最大定格

記号	定格	条件	クラス	最大值 ⁽¹⁾	単位
V _{ESD(HBM)}	静電破壊電圧 (ヒューマン・ボディ・モデル)	T _A = +25 ℃ JESD22-A114 準拠	2	2000	V
V _{ESD(CDM)}	静電破壊電圧 (チャージ・デバイス・モデル)	T _A = +25 ℃ JESD22-C101 準拠	II	500	V

^{1.} 特性結果を基本にしているため、生産時はテストを行いません。

静的ラッチアップ

2 つの補完的な静的テストは、ラッチ・アップ性能を評価するために 6 の項目が要求され ています。:

- 電源過電圧がそれぞれの電源ピンに印加されます。
- 電流注入がそれぞれの入力、出力、I/O 構成ピンに印加されます。

これらのテストは EIA/JESD 78 IC latch-up standard に準拠しています。

表 32. 静電気感度

記 号	パラメータ	条件	クラス
LU	静的ラッチアップ・クラス	T _A = +105 °C JESD78A 準拠	II level A



Rev8-日本語版

5.3.12 I/O ポート特性

汎用入出力特性

特に明記がない限り、表 33 で示されているパラメータは、表 8 でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。すべての I/O は CMOS と TTL 互換になります。

表 33. I/O 静的特性

記号	パラメータ	条件	最小値	標準値	最大値	単位
V_{IL}	入力 L レベル電圧		-0.5		0.8	V
	標準 IO 入力 H レベル電圧	TTL ポート	2		V _{DD} +0.5	V
V _{IH}	IO FT ⁽¹⁾ 入力 H レベル電圧		2		5.5V	
V_{IL}	入力 L レベル電圧	CMOS ポート	-0.5		0.35 V _{DD}	V
V_{IH}	入力Hレベル電圧	CMO2 W— F	0.65 V _{DD}		V _{DD} +0.5	٧
.,	標準 IO シュミット・トリガ 電圧ヒステリシス ⁽²⁾		200			mV
V _{hys}	O FT シュミット・トリガ 電圧ヒステリシス ⁽²⁾		5% V _{DD} ⁽³⁾			mV
T	入力リーク電流 ⁽⁴⁾	V _{SS} ≦ V _{IN} ≦ V _{DD} 標準 I/O			± 1	μΑ
I _{lkg}	スカケーク电池・	V _{IN} = 5 V I/O FT			3	μΑ
R _{PU}	ウイーク・プルアップ 等価抵抗 ⁽⁵⁾	$V_{IN} = V_{SS}$	30	40	50	kΩ
R _{PD}	ウイーク・プルダウン 等価抵抗 ⁽⁵⁾	$V_{IN} = V_{DD}$	30	40	50	kΩ
C _{IO}	I/O ピン静電容量			5		pF

- 1. FT (5V 耐性)
- 2. レベルのスイッチをしているシュミット・トリガ間のヒステリシス電圧になります。特性を基本としているため、生産時はテストを行いません。
- 3. 最低 100 mV になります。
- 4. リーケージは、負電流が隣接するピンに流入する場合は、最大値より高くなります。
- 5. プルアップ、プルダウン抵抗はスイッチで切り替えができる PMOS/NMOS と直列に真性抵抗として設計されています。 この PMOS/NMOS の直列抵抗への関与は最小限にする必要があります。 (~ 10%)

STM32F103x6, STM32F103x8, STM32F103xB

出力ドライブ電流

GPIO (general purpose input/outputs) は、最大 +/-8 mA をシンクまたはソースすることができ、また +20 mA (安定した V_{OI}) をシンクすることができます。

ユーザ・アプリケーションにおいて、電流を駆動できる I/O ピンの数は、*セクション 5.2* の最大絶対定格を守るために制限しなければなりません。

- V_{DD}上の電流値の合計は、すべてのI/Oによるソースと V_{DD}上の MCU における最大 Run 消費電流のソースとの合計は絶対最大定格 I_{VDD} を超えることはできません。
 表 6 を参照)
- V_{SS} 上の電流値の合計は、すべての I/O によるシンクと V_{SS} 上の MCU における最大 Run 消費電流のシンクとの合計は絶対最大定格 I_{VSS} を超えることはできません。 (*表 6* を参照)

出力電圧レベル

特に明記がない限り、表 34で示されているパラメータは、表 8でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。すべての I/O は CMOS と TTL レベルに互換になります。

表 34. 出力電圧特性

<u> 4X 34.</u>	四刀 电压符 压				
記号	パラメータ	条件	最小値	最大値	単位
V _{OL} ⁽¹⁾	8 本のピンが同時にシンクされる場合の I/O ピン出力 L レベル電圧	TTLポート		0.4	V
V _{OH} ⁽²⁾	8 本のピンが同時にソースされる場合の、I/O ピン H レベル出力電圧	$I_{IO} = +8 \text{ mA}$ $2.7 \text{ V} < \text{V}_{DD} < 3.6 \text{ V}$	V _{DD} - 0.4		V
V _{OL} (1)	8 本のピンが同時にシンクされる場合の I/O ピン出力 L レベル電圧	CMOS ポート		0.4	>
V _{OH} ⁽²⁾	8 本のピンが同時にソースされる場合 の、I/O ピン H レベル出力電圧	I_{IO} =+ 8mA 2.7 V $<$ V _{DD} $<$ 3.6 V	2.4		V
V _{OL} ⁽¹⁾⁽³⁾	8 本のピンが同時にシンクされる場合の I/O ピン出力 L レベル電圧	I _{IO} = +20 mA		1.3	V
V _{OH} ⁽²⁾⁽³⁾	8 本のピンが同時にソースされる場合 の、I/O ピン H レベル出力電圧	2.7 V < V _{DD} < 3.6 V	V _{DD} - 1.3		V
V _{OL} ⁽¹⁾⁽³⁾	8 本のピンが同時にシンクされる場合の I/O ピン出力 L レベル電圧	I _{IO} = +6 mA		0.4	V
V _{OH} ⁽²⁾⁽³⁾	8 本のピンが同時にソースされる場合 の、I/O ピン H レベル出力電圧	2 V < V _{DD} < 2.7 V	V _{DD} - 0.4		V

- 2. デバイスによりソースされた I_{IO} 電流は、 ${\it {\it \pm 6}}$ に示されている絶対最大定格を常に守らなければなりません。また、 I_{IO} (I/O ポートと制御ピン) の合計値は I_{VDD} を超えることはできません。
- 3. 特性データを基本としているため、生産時はテストを行いません。



Rev8- 日本語版 53/84

入力/出力 AC 特性

入力 / 出力 AC 特性の定義と値は、図 22 と表 35 のそれぞれに示されています。

特に明記がない限り、 $\frac{1}{8}$ 35 で示されているパラメータは、 $\frac{1}{8}$ 8 でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。

表 35. I/O AC 特性⁽¹⁾


MODEx[1:0] bit 値 ⁽¹⁾	記号	パラメータ	条件	最小値	最大値	単位
	f _{max(IO)out}	最大周波数(2)	$C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 3.6 \text{ V}$		2	MHz
10	t _{f(IO)out}	出力 H から L レベル の立下り時間	$C_1 = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 3.6 \text{ V}$		125 ⁽³⁾	
	出力 L から H レベル の立上り時間		125 ⁽³⁾	ns		
	f _{max(IO)out}	最大周波数 (2)	$C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 3.6 \text{ V}$		10	MHz
01	t _{f(IO)out}	出力 H から L レベル の立下り時間	$-C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 3.6 \text{ V}$		25 ⁽³⁾	
	t _{r(IO)out}	出力 L から H レベル の立上り時間			25 ⁽³⁾	ns
			$C_L = 30 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		50	MHz
	F _{max(IO)out}	最大周波数 (2)	$C_L = 50 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		30	MHz
			$C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 2.7 \text{ V}$		20	MHz
			$C_L = 30 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		5 ⁽³⁾	
11	$t_{f(IO)out}$	出力 H から L レベル の立下り時間	$C_L = 50 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		8(3)	
t _{r(IO)oi}		00 T 1) 14 111	$C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 2.7 \text{ V}$		12 ⁽³⁾	no
			$C_L = 30 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		5 ⁽³⁾	ns
	t _{r(IO)out}	出力 L から H レベル の立上り時間	$C_L = 50 \text{ pF}, V_{DD} = 2.7 \text{ V} \sim 3.6 \text{ V}$		8(3)	
		_, _,	$C_L = 50 \text{ pF}, V_{DD} = 2 \text{ V} \sim 2.7 \text{ V}$		12 ⁽³⁾	
_	t _{EXTIpw}	EXTI コントローラに より外部信号のパル ス幅を検出		10		ns

- 1. I/O 速度は MODEx[1:0] bit を使用して構成されます。GPIO ポート構成レジスタの詳細については STM32F10xxx リファレンス・マニュアルを参照してください。
- 2. 最大周波数は 22 に定義しています。
- 3. 設計で保証されているため、生産時はテストを行いません。

STM32F103x6, STM32F103x8, STM32F103xB

図 22. I/O AC 特性の定義

参考資料



5.3.13 NRST ピン特性

NRST ピン入力ドライバには CMOS テクノロジが使用されます。その回路はパーマネント・プルアップ抵抗 R_{PU} に接続されています。($\frac{1}{2}$ 33 を参照)

特に明記がない限り表 36 で示されているパラメータは、表 8 でまとめた周囲温度と V_{DD} 供給電圧条件で実行されたテストに基づいています。


表 36. NRST ピン特性

記号	パラメータ	条件	最小値	標準値	最大値	単位
V _{IL(NRST)} ⁽¹⁾	NRST 入力 L レベル電圧		- 0.5		0.8	V
V _{IH(NRST)} ⁽¹⁾	NRST 入力 H レベル電圧		2		V _{DD} +0.5	V
V _{hys(NRST)}	NRST シュミットトリガ電圧 ヒステリシス			200		mV
R _{PU}	ウィーク・プルアップ等価抵抗 ⁽²⁾	V _{IN} = V _{SS}	30	40	50	kΩ
V _{F(NRST)} ⁽¹⁾	NRST 入力フィルタ・パルス				100	ns
V _{NF(NRST)} ⁽¹⁾	NRST 入力フィルタ・パルスなし		300			ns

- 1. 設計で保証されているため、生産時はテストを行いません。
- 2. プルアップ抵抗はスイッチで切り替えができる PMOS と直列に真性抵抗として設計されます。この PMOS のシリーズ抵抗への関与は最低にする必要があります。(~10%)



図 23. NRST ピン保護のための推奨条件



- 1. リセット回路網はデバイスを寄生リセットから保護します。
- 2. NRST ピン上のレベルは *表 36* で指定されている V_{IL(NRST)} の最大レベルより下回る必要があります。 その対応をしない場合は、デバイスへリセットができない場合があります。

5.3.14 TIM タイマ特性

表 37で示されているパラメータは、設計により保証されています。

入出力オルタネート機能特性(出力比較、入力キャプチャ、外部クロック、PWM 出力)についての詳細は、セクション 5.3.12: I/O ポート特性 を参照してください。

表 37. TIMx⁽¹⁾ 特性

記号	パラメータ	条件	最小値	最大値	単位
+	カノラハ級公吐用		1		t _{TIM×CLK}
t _{res} (TIM)	タイマ分解能時間	f _{TIMxCLK} = 72 MHz	13.9		ns
f	CH1 から CH4 のタイマ外		0	f _{TIMxCLK} /2	MHz
f _{EXT}	部クロック周波数	f _{TIM×CLK} = 72 MHz	0	36	MHz
Res _{TIM}	タイマ分解能			16	bit
1	内部クロックが選択され		1	65536	t _{TIM×CLK}
	た場合の、16bit カウンタ クロック周期	f _{TIMxCLK} = 72 MHz	0.0139	910	μs
+	最大可能カウント			65536 × 65536	t _{TIM×CLK}
^t MAX_COUNT	取入り形力・ノント	f _{TIMxCLK} = 72 MHz		59.6	s

1. TIMx は TIM2、TIM3、TIM4 の参照用として一般的な用語として使用されます。

STM32F103x6, STM32F103x8, STM32F103xB

5.3.15 通信インタフェース

参考資料

I²C インタフェース特性

特に明記がない限り、表 38 で示されているパラメータは、表 8 まとめた周囲温度、 f_{PCLK1} 周波数、 V_{DD} 供給電圧条件で実行されたテストに基づいています。

STM32F103xx パフォーマンス・ライン I^2C インタフェースは、以下の条件で標準的な I^2C 通信プロトコルの必要条件を満たします。: SDA と SCL が配置された I/O ピンは本来の "オープン・ドレイン" ではありません。オープン・ドレインとして構成される場合、I/O ピンと V_{DD} の間に接続している PMOS はディセーブルになりますが、回路としては存在します。

 I^2 C の特性は、表 38 に記載されています。入出力オルタネート機能特性(SDA と SCL)についての詳細は セクション 5.3.12: I/O ポート特性 を参照してください。


表 38. I ² C 特性

权 30.	1 0 14 17					
- 21 Fl	.e= .1 .p	標準モー	-ド I ² C ⁽¹⁾	高速モート	² C ⁽¹⁾⁽²⁾	35 TT
記号	パラメータ	最小値	最大値	最小値	最大値	単位
t _{w(SCLL)}	SCL クロック・ロー 時間	4.7		1.3		44.5
t _{w(SCLH)}	SCL クロック・ハイ時間	4.0		0.6		μs
t _{su(SDA)}	SDA セットアップ時間	250		100		
t _{h(SDA)}	SDA データ・ホールド時間	0(3)		0 ⁽⁴⁾	900 ⁽³⁾	
t _{r(SDA)} t _{r(SCL)}	SDA と SCL 立上り時間		1000	20 + 0.1C _b	300	ns
$t_{f(SDA)}$ $t_{f(SCL)}$	SDA と SCL 立下り時間		300		300	
t _{h(STA)}	START コンディション・ ホールド時間	4.0		0.6		
t _{su(STA)}	再 START コンディション・ セットアップ時間	4.7		0.6		μs
t _{su(STO)}	STOP コンディション・ セットアップ時間	4.0		0.6		ms
t _{w(STO:STA)}	STOP から START コンディ ション時間(バスフリー)	4.7		1.3		ms
C _b	各々のバスラインの容量性負荷		400		400	pF

- 1. 設計で保証されているため、生産時はテストを行いません。
- 2. I^2C 標準モードの最大周波数にするには、 f_{PCLK1} を 2 MHz 以上にする必要があり、 I^2C の高速モードの最大周波数するためには、 f_{PCLK1} を 4 MHz 以上にする必要があります。
- 3. インタフェースが SCL 信号のロー・ピリオドをストレッチしない場合、START コンディション の最大ホールド時間を、この時間に合わせる必要があります。
- 4. デバイスは SCL の立下りエッジの未定義部分にブリッジするために SDA 信号について少なくとも 300ns のホールド時間を内部的に提供しなければなりません。



Rev8-日本語版



I²C バス AC 波形と測定回路 図 24.

1. 測定ポイントは CMOS レベルで行われています: 0.3V_{DD} 及び 0.7V_{DD}

衣 39.	表 39.	SCL 周波数 (f _{PCLK1} = 36 MHz.、V _{DD} = 3.3 V) ⁽¹⁾⁽²⁾
-------	-------	--

£ (144-)	I2C_CCR 値
f _{SCL} (kHz)	R _P = 4.7 kΩ
400	0x801E
300	0x8028
200	0x803C
100	0x00B4
50	0x0168
20	0×0384

- 1. R_P = 外部プルアップ抵抗、f_{SCL} = I²C 速度。
- 2. 200 kHz の速度について、この速度の許容値は±5%になります。他の速度については、その速 度を達成するための許容値は±2%になります。この幅は、アプリケーションの設計に使われる 外部部品の精度に依存します。

STM32F103x6, STM32F103x8, STM32F103xB

SPI インタフェース特性

特に明記がない限り、 $\frac{\pi}{8}$ 40 で示されているパラメータは、 $\frac{\pi}{8}$ でまとめた周囲温度、 f_{PCLKx} 周波数、 V_{DD} 供給電圧条件で実行されたテストに基づいています。

入力 / 出力オルタネート機能特性 (NSS、SCK、MOSI、MISO) について、より詳細な説明 は、セクション 5.3.12: I/O ポート 特性 を参照してください。

表 40. SPI 特性⁽¹⁾


記号	パラメータ	条件	最小値	最大値	単位
f _{SCK}		マスタ・モード	0	18	
1/t _{c(SCK)}	SPI クロック周波数	スレーブ・モード	0	18	MHz
t _{r(SCK)}	SPI クロック立上り、 立下り時間	容量性負荷:C = 30 pF		8	
t _{su(NSS)} (2)	NSS セットアップ時間	スレーブ・モード	4 t _{PCLK}		
$t_{h(NSS)}^{}}$	NSS ホールド時間	スレーブ・モード	73		
$t_{\text{w(SCKL)}}^{(2)}_{(2)}$	SCK ハイ及びロ一時間	マスタ・モード、f _{PCLK} = 36 MHz、presc = 4	50	60	
	データ入力セットアップ	SPI1	1		
$t_{su(MI)}^{}(2)}$	時間 マスタ・モード	SPI2	5		
t _{su(SI)} ⁽²⁾	データ入力セットアップ 時間 スレーブ・モード		1		
. (2)	データ入力ホールド時間	SPI1	1		
$t_{h(MI)}^{}}$	マスタ・モード	SPI2	5		
$t_{h(SI)}^{(2)}$	データ入力ホールド時間 スレーブ・モード		3		ns
t _{a(SO)} (2)(3)	データ出力アクセス時間	スレーブ・モード、f _{PCLK} = 36 MHz、presc = 4	0	55	
T _a (SO)	アーダ田ガアグセス時间	スレーブ・モード、f _{PCLK} = 24 MHz	0	4 t _{PCLK}	
t _{dis(SO)} (2)(4)	データ出力ディセーブル 時間	スレーブ・モード	10		
t _{v(SO)} (2)(1)	データ出力有効時間	スレーブ・モード (イネーブル・エッジ後)		25	
t _{v(MO)} ⁽²⁾⁽¹⁾	データ出力有効時間	マスタ・モード (イネーブル・エッジ後)		3	
t _{h(SO)} (2)	-^ 6 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	スレーブ・モード (イネーブル・エッジ後)	25		
t _{h(MO)} (2)	・データ出力ホールド時間 	マスタ・モード (イネーブル・エッジ後)	4		

- 1. SPI1 特性の再配置は TBD になります。
- 2. 特性を基本としているため、生産時はテストを行いません。



Rev8-日本語版

- 3. 最小時間は出力を駆動するための最小時間で、最大時間はデータを確認するための最大時間になります。
- 4. 最小時間は出力を無効にするための最小時間で最大時間はデータをハイ・インピーダンスにする最大時間です。








図 26. SPI タイミング図 - スレーブ・モードと CPHA = 1⁽¹⁾



1. 測定ポイントは CMOS レベルで行われています。: $0.3V_{DD}$ 及び $0.7V_{DD}$



SPI タイミング図 - マスタ・モード ⁽¹⁾ 図 27.

1. 測定ポイントは CMOS レベルで行われています。: 0.3V_{DD} 及び 0.7V_{DD}

USB 特性

USB インタフェースは USB-IF 準拠(フルスピード)になります。

USB スタートアップ時間 表 41.

記号	パラメータ	最大値	単位
t _{STARTUP} (1)	USB 転送スタート・アップ時間	1	μs

1. 設計により保証されてるため、生産時はテストを行いません。

USB DC 電気特性 表 42.

記 号	パラメータ	条件	最小値 ⁽¹⁾	最大値 (1)	単位		
入力レベル							
V _{DD}	USB 動作電圧 ⁽²⁾		3.0 ⁽³⁾	3.6	٧		
$V_{DI}^{(4)}$	差動入力感度	I(USBDP, USBDM)	0.2				
V _{CM} ⁽⁴⁾	差動コモン・モード範囲	V _{DI} 範囲含む	0.8	2.5	V		
V _{SE} ⁽⁴⁾	シングルエンド 受信スレショル ド		1.3	2.0			
出力レベル	V						



Rev8-日本語版

表 42.	USB DC 電気特性	(続き)
-------	-------------	------

記号	パラメータ	条件	最小値 ⁽¹⁾	最大値 ⁽¹⁾	単位
V _{OL}	スタティック出力レベルL	$R_L 1.5 k\Omega \sim 3.6 V^{(5)}$		0.3	
V _{OH}	スタティック出力レベル H	$R_L 15 k\Omega \sim V_{SS}^{(5)}$	2.8	3.6	\ \ \

- 1. 全ての電圧は、ローカル・グランド・ポテンシャルからの測定です。
- 2. USB 2.0 フルスピード の電気仕様に準拠するために、USBDP (D+) ピンは、 $3.0 \sim 3.6 \text{V}$ の電圧範囲に、 $1.5 \text{k} \Omega$ の抵抗でプルアップする必要があります。
- 3. STM32F103xx の USB 機能は 2.7V までは確実に動作しますが、2.7 ~ 3.0V の V_{DD} 電圧の範囲で低下する完全な USB 電気特性にはなりません。
- 4. 設計により保証されているため、生産時はテストを行いません。
- 5. R_I は USB ドライバ上に接続される負荷になります。

図 28. USB タイミング:データ信号の立上がりと立下り時間の定義




表 43. USB: フルスピード 電気的特性⁽¹⁾

記号	パラメータ	条件	最小値	最大値	単位		
ドライバ特	ドライバ特性						
t _r	立上り時間 ⁽²⁾	C _L = 50 pF	4	20	ns		
t _f	立下り時間 ⁽²⁾	C _L = 50 pF	4	20	ns		
t _{rfm}	立上り/立下り時間マッチング	t _r /t _f	90	110	%		
V _{CRS}	出力信号クロスオーバ電圧		1.3	2.0	٧		

- 1. 設計により保証されています。生産時にはテストされません。
- 2. データ信号の 10%~ 90%で測定しています。さらに詳細に関しては USB Specification Chapter
- 7 (version 2.0) を参照してください。

5.3.16 CAN (controller area network) インタフェース

入力 / 出力オルタネート機能の特性(CANTX と CANRX)についてのさらに詳しい説明については、セクション 5.3.12: I/O ポート 特性を参照してください。

5.3.17 12bit ADC 特性

特に明記がない限り、表 44 で示されているパラメータは、表 8 でまとめた周囲温度、 f_{PCLK2} 周波数と V_{DDA} 供給電圧条件で実行されたテストに基づいています。

注意
それぞれの電源投入後に較正を行うことが推奨されます。

STM32F103x6, STM32F103x8, STM32F103xB

表 44. ADC 特性

記号	パラメータ	条件	最小値	標準値	最大値	単位
V_{DDA}	電源供給		2.4		3.6	٧
V _{REF+}	ポジティブ基準電圧		2.4		V_{DDA}	V
I _{VREF}	V _{REF} 入力ピン電流			160 ⁽¹⁾	220 ⁽¹⁾	μΑ
f _{ADC}	ADC クロック周波数		0.6		14	MHz
f _S ⁽²⁾	サンプリング・レート		0.05		1	MHz
f _{TRIG} ⁽²⁾	外部トリガ周波数	f _{ADC} = 14 MHz			823	kHz
'TRIG	7 F G J F 7 7 3 1 G //X 9X				17	1/f _{ADC}
V _{AIN}	変換電圧範囲 ⁽³⁾		0 (V _{SSA} もしくは V _{REF-} を GND に 接続)		V _{REF+}	٧
R _{AIN} ⁽²⁾	外部入力インピーダンス		式 / と表 45を参照			kΩ
R _{ADC} ⁽²⁾	サンプリング・スイッチ抵抗				1	kΩ
C _{ADC} ⁽²⁾	内部サンプルとホールド負荷容量				12	pF
. (2)	***	f _{ADC} = 14 MHz	z 5.9		μs	
t _{CAL} ⁽²⁾	較正時間		83			1/f _{ADC}
t _{lat} (2)	供給トリガ変換遅延	f _{ADC} = 14 MHz			0.214	μs
^U at .	供和トリカを挟建建				3 ⁽⁴⁾	1/f _{ADC}
t _{latr} (2)	レギュラ・トリガ変換遅延	f _{ADC} = 14 MHz			0.143	μs
Чаtr	レイュノ・トリカ友快度延				2 ⁽⁴⁾	1/f _{ADC}
t _S ⁽²⁾	サンプリング時間	f _{ADC} = 14 MHz	0.107		17.1	μs
)		1.5		239.5	1/f _{ADC}
t _{STAB} (2)	パワー・アップ時間		0	0	1	μs
(2)	すべての変換時間	f _{ADC} = 14 MHz	1		18	μs
t _{CONV} (2)	(サンプリング時間含む)		14 ~ 252(サンプ +12.5 で近似され ²		間 t _S	1/f _{ADC}

- 1. 特性を基本としているため、生産時はテストを行いません。
- 2. 設計で保証されているため、生産時はテストを行いません。
- 3. パッケージにより V_{REF^+} は V_{DDA} へ内部的に接続することができ、 V_{REF^-} は V_{SSA} へ内部的に接続することができます。詳細については $2 \nu \nu$ を参照してください。
- 4. 外部トリガについて、1/f_{PCLK2}の遅延は 表 44 で指定される遅延に加える必要があります。



式 1: R_{AIN} 最大値 公式

$$R_{AIN} < \frac{I_S}{f_{ADC} \times C_{ADC} \times In(2^{N+2})} - R_{ADC}$$

上記の (\vec{x} /) 公式は、LSB の 1/4 の以下でのエラーについて許される最大外部インピーダンスを決めるのに使用されます。ここで N = 12 になります。(12bit 解像度より)

表 45. f_{ADC} = 14 MHz⁽¹⁾の R_{AIN} 最大値

T _s (サイクル)	t _S (μs)	R _{AIN} 最大値 (kΩ)
1.5	0.11	1.2
7.5	0.54	10
13.5	0.96	19
28.5	2.04	41
41.5	2.96	60
55.5	3.96	80
71.5	5.11	104
239.5	17.1	350

1. 設計で保証されているため、生産時はテストを行いません。

表 46. ADC 精度 - 限定テスト条件^{(1) (2)}

記号	パラメータ	テスト条件	標準値	最大值 ⁽³⁾	単位
ET	全未調整エラー	f _{PCLK2} = 56 MHz、	± 1.3	± 2	
EO	オフセットエラー	$f_{ADC} = 14 \text{ MHz}, R_{AIN} < 10 \text{ k}\Omega$	± 1	± 1.5	
EG	ゲインエラー	$V_{DDA} = 3 \ V \sim 3.6 \ V$ $T_{A} = +25 \ ^{\circ}C$	± 0.5	± 1.5	LSB
ED	微分直線性エラー	測定は ADC 較正後	± 0.7	± 1	
EL	積分直線性エラー	$V_{REF+} = V_{DDA}$	± 0.8	± 1.5	

- 1. ADC DC 精度値は内部較正後に測定されています。
- 2. ADC 精度 vs 流出電流:標準(non-robust)アナログ入力ピンへの負電流の供給は別のアナログ入力で実行されている転換の精度を大きく落とすために避けなければなりません。そのため、負電流の供給をするために、ショットキー・ダイオード(ピンから GND)を標準アナログピンへ接続することが推奨されています。

tクション 5.3.12 の $I_{\text{INJ}(\text{PIN})}$ と Σ $I_{\text{INJ}(\text{PIN})}$ について特定の範囲内での流入電流電流は ADC 精度に影響を及ぼすことはありません。

3. 特性を基本としているため、生産時はテストを行いません。

STM32F103x6, STM32F103x8, STM32F103xB

表 47. ADC 精度(1)(2)(表 47.	ADC 精度 ^{(1) (2}	(3)
---------------------	-------	--------------------------	-----

記 号	パラメータ	テスト条件	標準値	最大值 ⁽⁴⁾	単位
ET	全未調整エラー		± 2	± 5	
EO	オフセットエラー	f _{PCLK2} = 56 MHz,	± 1.5	± 2.5	
EG	ゲインエラー	f_{ADC} = 14 MHz、 R_{AIN} < 10 kΩ V_{DDA} = 2.4 V ~ 3.6 V	± 1.5	± 3	LSB
ED	微分直線性エラー	測定は ADC 較正後	± 1	± 2	
EL	積分直線性エラー		± 1.5	± 3	


- 1. ADC DC 精度値は内部較正後に測定されています。
- 2. より良い性能は、制限された V_{DD} 周波数、 V_{REF} 及び温度範囲で達成することができます。
- 3. ADC 精度 vs 流出電流:標準(non-robust)アナログ入力ピンへの負電流の供給は別のアナログ入 力で実行されている転換の精度を大きく落とすために避けなければなりません。そのため、負電 流の供給をするために、ショットキー・ダイオード(ピンから GND)を標準アナログピンへ接 続することが推奨されています。

セクション 5.3.12の $I_{\text{INJ(PIN)}}$ と $\Sigma I_{\text{INJ(PIN)}}$ について特定の範囲内での流入電流は ADC 精度に影響 を及ぼすことはありません。

特性を基本としているため、生産時はテストを行いません。

図 29.

ADC 精度特性






Rev8-日本語版

図 30. ADC を使用する一般的な接続図 STM32F103xx サンプル&ホールドADC RAIN(1) AINx VT 0.6 V UT 0.6 V Lt 1 μA ai14150c

- 1. R_{AIN}、R_{ADC}、C_{ADC}の値については表 44 を参照してください。
- 2. C_{PARASITIC} は PCB の容量 (ハンダ付けと PCB レイアウトの品質に依存) にパッド・キャパシタンス (約7 pF) を加えた容量を意味しています。高い C_{PARASITIC} の値は、変換精度の性能を下げることになります。これを是正するために、fADC を低減する必要があります。


一般的な PCB 設計ガイドライン

電力供給のデカップリングは、 $ot\!\!\!/\, \mathbf{Z}
ot\!\!\!/\, \mathbf{Z}$



1. V_{RFF+} 及び V_{RFF-} の入力は 100 ピン・パッケージのみ対応しています。

参有負料



1. V_{REF+} 及び V_{REF-} の入力は 100 ピン・パッケージのみ対応しています。

5.3.18 温度センサ特性

表 48. TS 特性

記号	パラメータ	最小値	標準値	最大値	単位
T _L ⁽¹⁾	温度による V _{SENSE} 直線性		± 1	± 2	°C
Avg_Slope ⁽¹⁾	平均傾斜	4.0	4.3	4.6	mV/ ℃
V ₂₅ ⁽¹⁾	+25 ℃での電圧	1.34	1.43	1.52	V
t _{START} (2)	スタートアップ時間	4		10	μs
T _{S_temp} (3) (2)	温度読込み時の ADC サンプリング時間			17.1	μs

- 1. 特性で保証されているため、生産時はテストを行いません。
- 2. 設計で保証されているため、生産時はテストを行いません。
- 3. 最短サンプリング時間は、複数回の繰り返しによりアプリケーションで決めることができます。



6 パッケージ特性

6.1 パッケージ・データ

環境要件に適合させるために、ST は ECOPACK ® パッケージで STM32F103xx を提供します。これらのパッケージは、鉛フリーのセカンドレベル・インターコネクトになります。 JEDEC Standard JESD97JEDEC Standard JESD97 に従い、セカンドレベルのインターコネクトのカテゴリーはパッケージや内部のボックスラベルに記載されています。 また、ハンダ付けの条件に関しての最大定格は梱包内部のボックスラベルに記載されています。

ECOPACK は ST の登録商標です。ECOPACK の仕様は、www.st.com から入手することができます。




68/84 Rev8- 日本語版

STM32F103x6, STM32F103x8, STM32F103xB

VFQFPN36 6 x 6 mm、0.5 mm ピッチ、パッケージ外形寸法⁽¹⁾ 図 33.

推奨フットプリント (1)(2)(3) 図 34.



- 1. この図は実際のスケールではありません。
- 2. バックサイドパッドは、 V_{SS} または V_{DD} 電源パッドに内部的に接続していません。
- 3. 露出したダイパッドが、VFQFPN パッケージの下面にあります。その部分は PCB にハンダ付けされなければな りません。全ての読込みは、PCB にハンダ付けする必要があります。


表 49. VFQFPN36 6 x 6 mm、0.5 mm ピッチ、パッケージ外形寸法データ

- 7 P	ミリメータ (mm)			インチ(inches) ⁽¹⁾		
記号	最小値	標準値	最大値	最小値	標準値	最大値
A	0.800	0.900	1.000	0.0315	0.0354	0.0394
A1		0.020	0.050		0.0008	0.0020
A2		0.650	1.000		0.0256	0.0394
A3		0.250			0.0098	
b	0.180	0.230	0.300	0.0071	0.0091	0.0118
D	5.875	6.000	6.125	0.2313	0.2362	0.2411
D2	1.750	3.700	4.250	0.0689	0.1457	0.1673
E	5.875	6.000	6.125	0.2313	0.2362	0.2411
E2	1.750	3.700	4.250	0.0689	0.1457	0.1673
е	0.450	0.500	0.550	0.0177	0.0197	0.0217
L	0.350	0.550	0.750	0.0138	0.0217	0.0295
ddd		0.080	•		0.0031	

1. インチの値はミリメータからの変換で小数点第4位で繰り上げしています。



Rev8-日本語版



1. この図は実際のスケールではありません。


表 50. LFBGA100 - low profile fine pitch ball grid array パッケージ外形寸法データ

記号	ミリメータ (mm)			インチ (inch) ⁽¹⁾		
	最小値	標準値	最大値	最小値	標準値	最大値
Α			1.700			0.0669
A1	0.270			0.0106		
A2		1.085			0.0427	
A3		0.30			0.0118	
A4			0.80			0.0315
b	0.45	0.50	0.55	0.0177	0.0197	0.0217
D	9.85	10.00	10.15	0.3878	0.3937	0.3996
D1		7.20			0.2835	
Е	9.85	10.00	10.15	0.3878	0.3937	0.3996
E1		7.20			0.2835	
е		0.80			0.0315	
F		1.40			0.0551	
ddd			0.12			0.0047
eee			0.15			0.0059
fff			0.08			0.0031
N(ボール数)	100					

1. インチの値はミリメータからの変換で小数点第4位で繰り上げしています。

STM32F103x6, STM32F103x8, STM32F103xB

図 36. <u>推奨 PCB 設計ルール (0.80/0.75 m</u>m ピッチ BGA)






Rev8- 日本語版 71/84

図 37. LQFP100、100 ピン low-profile quad flat パッケージ外形寸法⁽¹⁾

図 38. 推奨フットプリント (1)(2)



- 1. この図は実際のスケールではありません。
- 2. 図はミリメータの表示になります。

表 51. LQPF100、100 ピン low-profile quad flat パッケージ外形寸法データ

記号	ミリメータ (mm)			インチ (inch) ⁽¹⁾			
	標準値	最小値	最大値	標準値	最小値	最大値	
Α			1.6			0.063	
A1		0.05	0.15		0.002	0.0059	
A2	1.4	1.35	1.45	0.0551	0.0531	0.0571	
b	0.22	0.17	0.27	0.0087	0.0067	0.0106	
С		0.09	0.2		0.0035	0.0079	
D	16	15.8	16.2	0.6299	0.622	0.6378	
D1	14	13.8	14.2	0.5512	0.5433	0.5591	
D3	12			0.4724			
E	16	15.8	16.2	0.6299	0.622	0.6378	
E1	14	13.8	14.2	0.5512	0.5433	0.5591	
E3	12			0.4724			
е	0.5			0.0197			
L	0.6	0.45	0.75	0.0236	0.0177	0.0295	
L1	1			0.0394			
k	3.5°	0.0°	7.0°	3.5°	0.0°	7.0°	
ccc		0.08			0.0031		

1. インチの値はミリメータからの変換で小数点第4位で繰り上げしています。


72/84 Rev8- 日本語版



STM32F103x6, STM32F103x8, STM32F103xB

図 39. LQFP64、64 ピン low-profile quad flat パッケージ外形寸法

推奨フットプリント (1)(1) 図 40.



図はミリメータの表示になります。

表 52 LQFP64、64 ピン low-profile guad flat パッケージ外形寸法データ


Dim.		ミリメータ(mm)	インチ (inch) ⁽¹⁾			
	最小値	標準値	最大値	最小値	標準値	最大値	
Α			1.60			0.0630	
A1	0.05		0.15	0.0020		0.0059	
A2	1.35	1.40	1.45	0.0531	0.0551	0.0571	
b	0.17	0.22	0.27	0.0067	0.0087	0.0106	
С	0.09		0.20	0.0035		0.0079	
D		12.00			0.4724		
D1		10.00			0.3937		
Е		12.00			0.4724		
E1		10.00			0.3937		
е		0.50			0.0197		
q	0°	3.5°	7°	0°	3.5°	7°	
L	0.45	0.60	0.75	0.0177	0.0236	0.0295	
L1		1.00			0.0394		
N	ピン数						
	64						

1. インチの値はミリメータからの変換で小数点第4位で繰り上げしています。



図 41. LQFP48、48 ピン low-profile quad flat パッケージ外形寸法データ⁽¹⁾

図 42. 推奨フットプリン (1)(2)



- 1. この図は実際のスケールではありません。
- 2. 図はミリメータの表示になります。

表 53. LQFP48、48 ピン low-profile quad flat パッケージ外形寸法データ

記号		ミリメータ (mm)	インチ (inch) ⁽¹⁾		
	標準値	最小値	最大値	標準値	最小値	最大値
Α			1.600			0.0630
A1		0.050	0.150		0.0020	0.0059
A2	1.400	1.350	1.450	0.0551	0.0531	0.0571
b	0.220	0.170	0.270	0.0087	0.0067	0.0106
С		0.090	0.200		0.0035	0.0079
D	9.000	8.800	9.200	0.3543	0.3465	0.3622
D1	7.000	6.800	7.200	0.2756	0.2677	0.2835
D3	5.500			0.2165		
Е	9.000	8.800	9.200	0.3543	0.3465	0.3622
E1	7.000	6.800	7.200	0.2756	0.2677	0.2835
E3	5.500			0.2165		
е	0.500			0.0197		
L	0.600	0.450	0.750	0.0236	0.0177	0.0295
L1	1.000			0.0394		
k	3.5°	0°	7°	3.5°	0°	7°
ccc		0.080			0.0031	

1. インチの値はミリメータからの変換で小数点第4位で繰り上げしています。

74/84 Rev8- 日本語版



6.2 熱特性

チップの最大ジャンクション温度 (T_Jmax) は*表 8: 一般的な動作条件 (32 ページ)* で示されている値を絶対に超えないようにしなければなりません。

チップの最大ジャンクション温度 T_J max は摂氏で示され、以下の式を使って計算することができます。

$$T_J \max = T_A \max + (P_D \max \times \Theta_{JA})$$

詳細内容:

- T_A最大値は最大周囲温度で、℃で表されます。
- P_D max は P_{INT} max と P_{I/O} max の合計値になります。(P_D max = P_{INT} max + P_{I/O}max)
- P_{INT} max はI_{DD}とV_{DD}の積になり、ワット(W)で表しチップ内の電力になります。

P_{I/O} max 出力ピンの最大電力損出を表します:

 $P_{I/O} \max = \sum (V_{OL} \times I_{OL}) + \sum ((V_{DD} - V_{OH}) \times I_{OH}),$

アプリケーションでの低もしくは高レベルにおいての I/O は実際の V_{OL} / I_{OL} 及び V_{OH} / I_{OH} を考慮しなければなりません。

表 54. 熱特性

記号	パラメータ	値	単位
	接合部一周囲温度間熱抵抗 LFBGA100 - 10 x 10 mm / 0.5 mm ピッチ	41	
	接合部一周囲温度間熱抵抗 LQFP100 - 14 x 14 mm / 0.5 mm ピッチ	46	
Θ _{JA}	接合部一周囲温度間熱抵抗 LQFP64 - 10 x 10 mm / 0.5 mm ピッチ	45	°C /W
	接合部一周囲温度間熱抵抗 LQFP48 - 7 x 7 mm / 0.5 mm ピッチ	55	
	接合部一周囲温度間熱抵抗 VFQFPN 36 - 6 x 6 mm / 0.5 mm ピッチ	18	

6.2.1 参考ドキュメント

JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air). このドキュメントについては www.jedec.org から入手することができます。



Rev8-日本語版

6.2.2 温度範囲対応製品の選択

マイクロコントローラを注文する場合、温度範囲は*表 55: 注文コード*で指定することができます。

それぞれの温度範囲サフィックスは最大消費電力に特定の保証された周囲温度に対応し、 また特定の最大ジャンクション温度にも対応します。.

アプリケーションが STM32F103xx の最大電力消費を一般的に使用しないようにするため、アプリケーションに最適な温度範囲を決めるのに正確な消費電力とジャンクション温度を計算するのに役立ちます。

以下の例は、提供されたアプリケーションについて必要とされる温度範囲を計算する方法 を示しています。

例1:高性能アプリケーション

以下のアプリケーションを条件とします。:

最大周囲温度 T_{Amax} = 82 $^{\circ}$ C (JESD51-2 により測定)、 I_{DDmax} = 50 mA、 V_{DD} = 3.5 $^{\circ}$ V、 I_{OL} = 8 mA、 V_{OL} = 0.4 $^{\circ}$ V でロー・レベルにおいて出力を同時に最大 20 個の I/O を使用、 I_{OL} = 20 mA、 V_{OL} = 1.3 $^{\circ}$ V でロー・レベルにおいて出力を同時に最大 8 個の I/O を使用します。

 $P_{INTmax} = 50 \text{ mA} \times 3.5 \text{ V} = 175 \text{ mW}$

 $P_{IOmax} = 20 \times 8 \text{ mA} \times 0.4 \text{ V} + 8 \times 20 \text{ mA} \times 1.3 \text{ V} = 272 \text{ mW}$

これにより: P_{INTmax} = 175 mW and P_{IOmax} = 272 mW:

 $P_{Dmax} = 175 + 272 = 447 \text{ mW}$

その結果: P_{Dmax} = 464 mW

表 54 の T.Imax の値を使用することにより以下のように計算できます。:

For LQFP100、46 °C /W

 $T_{\text{Jmax}} = 82 \,^{\circ}\text{C} + (46 \,^{\circ}\text{C} / \text{W} \times 447 \,\text{mW}) = 82 \,^{\circ}\text{C} + 20.6 \,^{\circ}\text{C} = 102.6 \,^{\circ}\text{C}$

これはサフィックス 6 バージョン パーツの範囲内になります。(-40 < T₁ < 105 °C)

この場合、パーツは温度範囲サフィックス6を注文して下さい。(表 55: 注文コードを参照)

例2:高温時のアプリケーション

同じ規則を使用して、ジャンクション温度 T が指定された範囲にある限り、低電力で高い 周囲温度で動作するアプリケーションに対応することが出来ます。

以下のアプリケーションを条件とします。:

最大周囲温度 T_{Amax} = 115 °C (JESD51-2 により測定)、 I_{DDmax} = 20 mA、 V_{DD} = 3.5 V、 I_{OL} = 8 mA、 V_{OI} = 0.4 V での Low レベルにおいて出力を同時に最大 20 個の I/O を使用、

 $P_{INTmax} = 20 \text{ mA} \times 3.5 \text{ V} = 70 \text{ mW}$

 $P_{IOmax} = 20 \times 8 \text{ mA} \times 0.4 \text{ V} = 64 \text{ mW}$

これにより: P_{INTmax} = 70 mW and P_{IOmax} = 64 mW:

 $P_{Dmax} = 70 + 64 = 134 \text{ mW}$

その結果: P_{Dmax} = 134 mW

表 54の T_{Jmax} の値を使用することにより以下のように計算できます。:


- LQFP100、46 °C /W について

 $T_{\text{Jmax}} = 115 \,^{\circ}\text{C} + (46 \,^{\circ}\text{C} / \text{W} \times 134 \,\text{mW}) = 115 \,^{\circ}\text{C} + 6.2 \,^{\circ}\text{C} = 121.2 \,^{\circ}\text{C}$

577

STM32F103x6, STM32F103x8, STM32F103xB

これはサフィックス 7 バージョン パーツの範囲内になります。(-40 < T₁ < 125 °C) この場合、パーツは温度範囲サフィックス 7 を注文注文して下さい。(表 55: 注文コードを 参照)






Rev8-日本語版 77/84

7 注文コード

表 55. 注文コード



xxx = プログラミング済み製品

TR=テープ及びリール

オプション(速度、パッケージ、その他)のリストやこのデバイスに関する詳しい情報については、お近くの ST セールスオフィスに連絡してください。

7.1 ファミリ製品の展開

STM32F103xx パフォーマンス・ラインの今後の開発は大きなメモリ・サイズを必要としないアプリケーション用により小さなサイズの Flash メモリと SRAM を内蔵したデバイスになります。

577

STM32F103x6, STM32F103x8, STM32F103xB

8 変更履歴

参考資料

本書は、「STM32F103x6/STM32F103x8/STM32F103xB Rev 8 (2008 年 7 月発行)」を日本語 に翻訳したものです。次の表に本データシートの改版履歴を示します。

表 56. ドキュメント改版履歴

日付	版	変更点
2007年6月1日	1	初版
2007年7月20日	2	注 6、注 4、注 7、注 8の Flash メモリのサイズを変更と表 4: ピンの定義へ BGA100 ピンを追加。図 3: STM32F103xx パフォーマンス・ライン BGA100 ボール配置を追加。図 19: 低速外部クロック・ソース AC タイミング図の THSE を TLSEへ変更。電源供給の VBAT 範囲を更新。表 21: HSE 4 ~ 16 MHz オシレータ特性の t _{SU(LSE)} を t _{SU(HSE)} へ変更。表 23: HSI オシレータ特性の I _{DD(HSI)} 最大値を追加。静電気放電(ESD:Electrostatic discharge)のサンプル数を更新し、マシーン・モデルを削除。静的ラッチアップのパーツ数を更新し、標準参照を更新。表 32: 静電気感度の 25 ℃と 85 ℃条件を削除及びクラス名を更新。表 33: I/O 静的特性の RPU と RPD 最小値と最大値を追加。表 36: NRST ピン特性の RPU 最小値と最大値を追加。



Rev8- 日本語版 79/84

表 56. ドキュメント改版履歴

日付	版	変更点
2007年10月18日	3	(表2:デバイスの特徴とベリフェラル (STM32F10xxx 中容量パフォーマンス・ライン)を参照)。 VFQFPN36パッケージを追加 (セクション 6:パッケージ特性を参照)。 VFQFPN36パッケージを追加 (セクション 6:パッケージ特性を参照)。すべてパッケージは ECOPACK 修準拠を追加。すべてのパッケージは ECOPACK 修準拠を追加。すべてのパッケージは ECOPACK 修準拠を追加。すべてのパッケージ・データのインチ (inch)値はミリメータ (mm)から変換で小数第4位で繰上げを追加。(セクション 6:パッケージ特性を参照)。ま 4:ピンの定義の更新と新たに定義。表 5: K電力モード・ウェークアップ時間を更新。表 1: 内部基準電圧の TA 最小値を訂正。表 21: HSE 4 ~ 16 MHz オンレータ特性に注 2 を追加。 VESD(CDM)の値を表 31: ESD 絶対最大定格に追加。表 34:出力電圧特性に注 3 を追加と VOHパラメータの詳細を更新表 35: VO AC 特性の注 1 を更新。式 1 と表 45: fADC = 14 MHz の RAIN 最大値をセクション 5.3.17: 12bit ADC 特性に VAIN、ts 最大値、tCONV、VREF+最小値、tat 最大値及び注を更新し、tlatt を追加。表 44: ADC 特性性に YAIN、ts 最大値、tCONV、VREF+最小値、tat 最大値及び注を更新。 tlatt を追加。表 29: ADC 精度特性更新。図 30: ADC を使用する一般的な接続図の注 1を更新。 ま 15: STM32F103xx パフナーマンス・ライン ブロック図の TIM4 ティネル数を更新。表 5: KTM32F103xx パフナーマンス・ライン ブロック図の TIM4 ティネル数を更新。表 5: KTM32F103xx パフナーマップ (パワータウン時の動作条件の tvpp を更新。と 4: ADC 精度を更新。来 9:パワーアップ (パワーダウン時の動作条件の tvpp を更新。と 7: Stamby モード・ウェークアップ 時間の値を修正、注 2 を更新 ま 25: STOP 及び STANDBY モードの標準を追加。

80/84 Rev8- 日本語版



STM32F103x6, STM32F103x8, STM32F103xB

表 56. ドキュメント改版履歴

<u>表 56. トキュ</u> 日付	- メント改石 版	変更点
ווים	ЛХ	
2007年11月22日	4	ドキュメント・ステータスをプレミナリ・データからデータシートへ変更。 STM32F103xx は USB 認定を追加。一部の文字と文章を変更。 電源供給 (11 ページ)を更新。表 2: デバイスの特徴とペリフェラル (STM32F103tx 中容量パフォーマンス・ライン)の STM32F103tx について通信ペリフェラルの数を訂正し、LQFP パッケージの GP10 数を訂正。表 4: ピンの定義の PC14 と PC15 について主機能とデフォルト・オルタネート機能を更新、注 5を追加、再配置コラムを追加。表 5: 電圧特性の V _{DD} - V _{SS} の定格と 注 1 を更新。注 1 表 6: 電流特性の Note 1 を更新。 方 10: 内蔵リセット及び電源制御プロック特性のを注 1 と注 2 追加。表 13: RAM からのデータ・プロセス動作コードによる Run モードでの最大消費電流の 72MH z 時の I _{DD} 値を更新。表 14: Flash または RAM からのコード動作による SLEEP モードの最大消費電流 (37 ページ)のペリフェラル・イネーブルで 72MH z 時の I _{DD} 値を更新。表 15: STOP 及び STANDBY モードの標準と最大消費電流の 2.4V時の I _{DD} VBAT 標準値を更新し、I _{DD} VBAT 最大値を追加。表 16: (40 ページ)と表 17: (41 ページ)に注を追加。表 18: ペリフェラル消費電流の ADC1 と ADC2 電流値と注を更新。表 25: 任電力モード・ウェークアップ時間から最大値を削除。表 25: 任電力モード・ウェークアップ時間から最大値を削除。表 25: 任富力モード・ウェークアップ時間から最大値を判除。表 25: SP1 タイミング図 - スレーブ・モードと OPHA = の注を削除。図 26: SP1 タイミング図 - スレーブ・モードと OPHA = の注を削除。図 26: SP1 タイミング図 - スレーブ・モードと OPHA = がに注を追加。 スパカム 対解をでラスト条件を更新。表 41: USB スタートアップ時間を追加。表 44: ADC 特性の V _{AIN} 、t _{Iat} and t _{Iat} を更新し、注を追加、表 45 と表 48 の注を追加。表 47: ADC 精度のテスト条件を更新と注を追加。表 51: LQFP10、100 ピン low-profile quad flat パッケージ外形寸法データ、表 52: LQFP64、64 ピン low-profile quad flat パッケージ外形寸法データ、表 53: LQFP68、64 ピン low-profile quad flat パッケージ外形寸法データ、表 53: LQFP68、64 ピン low-profile quad flat パッケージ外形寸法データ、表 53: LQFP68、64 ピン low-profile quad flat パッケージ外形寸法データ、表 54: 熱特性 V VerpPDN36 パッケージの O JA 値 値を追加。 セクション : 注文コードの注文コードを更新。表 48: TS 特性 12C インタフェース特性 (57 ページ) の MCU 動作条件を更新。表 48: TS 特性 12C インタフェース特性 (57 ページ) の の CD H に を定義。
		C 7C 3A 0



Rev8- 日本語版 81/84

表 56. ドキュメント改版履歴

日付	版	変更点
2008年3月14日	5	図 2: クロック構成図 (18 ページ) を追加。 表 7: 熱特性 (32 ページ) の T」最大値を追加。 CRC の特徴を追加。(CRC (cyclic redundancy check) 演算ユニット (9 ページ) を参照とアドレスについては 図 8: メモリ・マップ (28 ページ) を参照) 表 15: STOP 及び STANDBY モードの標準と最大消費電流の IDD を 更新。 表 23: HSI オシレータ特性 (47 ページ) の ACCHSI を更新し、注 2 を削除。 表 27: Flash メモリ特性 (48 ページ) の PD、TA、T」を追加、tprog 値を更新、tprog の詳細を定義。 表 28: Flash メモリの書き換え回数と保持期間の tRET を更新。表 36: NRST ピン特性 (55 ページ) の VNF(NRST) 単位を訂正。表 40: SPI 特性 (63 ページ) に IVREF を追加。表 44: ADC 特性 (63 ページ) に IVREF を追加。表 46: ADC 精度 - 限定テスト条件を追加。表 47: ADC 精度 を更新。LQFP100 パッケージ仕様を更新(セクション 6: パッケージ特性 (68 ページ) を参照)。 LQFP100、LQFP 64、LQFP48、VFQFPN36 の推奨フットプリントを追加(図 38、図 40、図 42、図 34を参照)。セクション 6.2: 熱特性 (75 ページ) を更新、セクション 6.2.1 とセクション 6.2.2 を追加。 付録 A: 重要事項 (81 ページ) 削除。
2008年3月21日	6	図8: メモリ・マップの一部の文字と文章を定義。 表 28: Flash メモリの書き換え回数と保持期間について: - N _{END} の全温度範囲以上のテスト - t _{RET} についてのサイクル数条件を定義 - T _A = 55 °Cの t _{RET} 最小値を更新 表 48: TS 特性の V ₂₅ 、平均傾斜、T _L を更新。 CRC の特徴を削除。
2008年5月22日	7	CRC の特徴を追加し、一部の文字と文章を変更。セクション 1: はじめにを更新。セクション 22: ファミリとしての完全互換を追加。表 15: STOP 及び STANDBY モードの標準と最大消費電流(38 ページ)に T_A max = 105 °Cの I_{DD} を追加。表 21: Stanby モードの標準消費電流(47 ページ)から I_{DD_VBAT} を削除。表 39: SCL 周波数 $(f_{PCLKT}=36\ MHz.,\ V_{DD}=3.3\ V)(58\ ページ)$ に値を追加。図 25: SPI タイミング図 $-$ スレーブ・モードと CPHA = 0 (60 ページ)を更新。式 1 を訂正。表 28: Flash メモリの書き換え回数と保持期間(49 ページ)の $T_A=105$ °Cにおける t_{RET} を更新。表 42: USB DC 電気特性(61 ページ)に V_{USB} を追加。図 43: $LQFP100\ P_D$ 最大値 対 T_A (77 ページ)を更新。表 55: 注文コード(78 ページ)に Axx オプションを追加。

82/84 Rev8- 日本語版



STM32F103x6, STM32F103x8, STM32F103xB

表 56. ドキュメント改版履歴

日付	版	変更点
2008年7月21日	8	電源供給監視 を更新し表 8: 一般的な動作条件に V _{DDA} を追加。 図 11: 電源供給図 (30 ページ) のコンデンサを変更。 セクション 5: 電気的特性の表注を更新。 表 15: STOP 及び STANDBY モードの標準と最大消費電流 を更新。 表 15: STOP 及び STANDBY モードの標準と最大消費電流 を更新。 表 15: STOP 及び STANDBY モードの標準と最大消費電流を削除。 表 19: 高速外部ユーザ・クロック特性 (43 ページ) の f _{HSE_ext} を更新。 表 26: PLL 特性 (48 ページ) の f _{PLL_IN} を更新。 表 38: f C 特性 (57 ページ) から高速モードについて SDA と SCL の最小立下り時間を削除し、注 1 を更新。 表 40: SPI 特性 (59 ページ) と図 25: SPI タイミング図 - スレーブ・モードと CPHA = 0 (60 ページ) の t _{h(NSS)} を更新。 表 44: ADC 特性 (63 ページ) の C _{ADC} を更新及び 図 30: ADC を使用する一般的な接続図を更新。 標準 T _{S_temp} の値を表 48: TS 特性 (67 ページ) から削除。 LQFP48 パッケージ仕様を更新 (表 53 と表 42 を参照)、セクション 6: パッケージ特性 を更新。 Axx のオプションを表 55: 注文コード (78 ページ) から削除。 一部の文字と文章を更新。
2008年7月	8 日本語版	「STM32F103x6/STM32F103x8/STM32F103xB Rev 8(2008 年 7 月発行)」翻訳版発行



Rev8- 日本語版 83/84

必ずお読み下さい:

本書記載の内容は ST 製品に関してのみ適用されるものです。STMicroelectronics NV およびその子会社(以下、ST)は、本書、本製品ならびに本書に記載されたサービスの内容を予告なく変更、修正、改定もしくは改良する権利を留保します。

すべての ST 製品は ST の販売条件に従って販売されます。

本書記載の ST 製品およびサービスの選択並びに使用については購入者が全ての責任を負うものとし、本書記載の ST 製品およびサービス の選択並びに使用に関して ST は一切の責任を負いません。

本書は、明示されているか否かに関わらず、また禁反言によるとよらずに関わらず、いかなる知的財産権の実施権を許諾するためのものではありません。本書で第三者の製品もしくはサービスに言及する場合、そのような言及は、ST が当該第三者の製品、サービスまたはそれらに含まれる知的財産権を利用する実施権を許諾したとみなすものではなく、またいかなる用法であれ当該第三者の製品、サービスまたはそれらに含まれる知的財産権の使用を保証するものではありません。

ST の販売条件に規定される場合を除き、ST は、商品性、特定目的への適合性(その他管轄の如何を問わず法律で認められる同等のもの)、若しくは特許権、著作権その他の知的財産権の侵害に関する黙示の保証を含め、ST 製品の使用または販売に関する明示または黙示の保証をすべて放棄します。

権限のある ST の代表者による書面での明示の許可がある場合を除き、ST 製品を軍事用、航空技術、宇宙用、救命用、若しくは生命維持 用に用いること、または不具合若しくは誤動作により負傷または死亡事故、深刻な財産上または環境上の損害を招くおそれのある製品またはシステムへ使用することは、推奨、認可、保証されておりません。「自動車向け」として指定されていない ST 製品を自動車用に用いることは、使用者自身の責任においてなされるものとします。

本書に説明されている記述または技術的特徴とは異なる条件で ST 製品が再販された場合、本書に記載される ST 製品またはサービスについての ST による保証は直ちに失われるものとし、いかなる形であれ、ST の責任を生ぜしめること、若しくはその責任が延長されることはないものとします。

ST および ST ロゴは各国における STMicroelectronics の商標または登録商標です。

本書の情報はそれ以前に提供された全ての情報に優先します。

ST ロゴは STMicroelectronics の登録商標です。その他の名称は、それぞれの所有者に帰属します。

© 2009 STMicroelectronics - All rights reserved

STMicroelectronics group of companies

Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan - Malaysia - Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America

www.st.com(英語)

www.st−japan.co.jp(日本語)

577

Restricted Distribution