合 肥 工 业 大 学 试 卷 (A、B) (共 页第 页)

2017 ~2018 学年第 <u>二</u> 学期 课程代码 <u>0400142B</u> 课程名称 <u>数字电子技术</u>	_ 学分3.5 课程性质: 必修□、选修□、限修□ 考试形式: 开卷□ 闭卷□
专业班级	6.3 命题教师 电子技术教研组 系/教研室主任审批签名
一、填空(每空2分,共30分)	题号 一 二 三 四 五 六 七 八 总分
1. 有一数码 10010101,作为自然二进制数时,它相当于十进制数,作为 8421BCD码时,它相当于十进制数。	分数
2. 如图所示电路是 74 系列 TTL 门电路,输出 <u>Y=</u> 状态。	签名
1 0ΚΩ	二、选择填空题(共10分)
 3. 0C 门的输出端可并联使用,实现	1. 一只四输入端与非门,使其输出为 1 的输入变量取值组合有种。 A. 15 B. 8 C. 4 D. 1
	 2. 将 TTL 或非门作非门使用,则多余输入端应做处理。 A. 全部接高电平 B. 部分接高电平,部分接地 C. 全部接地 D. 部分接地,部分悬空
	3. 某集成电路芯片,查手册知其最大输出低电平 U _{ol.max} =0. 5V,最大输入低电平 U _{Il.max} =0. 8V
N U U U U C1 FF1 OC1 FF2 OC1 FF2 OC1 FF2	最小输出高电平 U _{OHmin} =2.7V,最小输入高电平 U _{IHmin} =2.0V,则其低电平噪声容 U _{NL} =()。 A. 0.3V B. 0.6V C. 0.7V D. 1.2V 4. 一个 4 位移位寄存器,现态为 0111,经右移 1 位后其次态为()
7. 将一个包含有 8192 个基本存储单元的存储电路设计成 8 位为一个字节的 ROM,则该 ROM 有根地址线,有根数据读出线。 8. 某 8 位 D/A 转换器当输入全为 1 时,输出电压为 7. 68V,当输入 D=(00000010) 2时,	A. 1011或1110 B. 1101或1110 C. 0011或1011 D. 0011或1111
输出电压为,此 DAC 的分辨率是。 9. A/D 转换过程的步骤为采样、保持、 和编码四个过程;采样定理说明为了保	5.信息可随时写入或读出,断电后信息立即全部消失的存储器是()。 A. 固定 ROM B. RAM C. PROM D. EPROM

证能从取样信号将原来的被取样信号恢复,必须满足_____。

合肥工业大学 试卷 (A、B) (共页第页)

2017 ~2018 学年第<u>二</u>学期 课程代码<u>0400142B</u> 课程名称<u>数字电子技术</u> 学分<u>3.5</u> 课程性质:必修□、选修□、限修□ 考试形式:开卷□ 闭卷□


三、将下列逻辑函数化为最简与或形式(共8分)

1.
$$Y_1 = AC + \overline{AB} + \overline{B} + \overline{\overline{C}}$$

2.
$$Y_2 = \overline{A + C + D} + \overline{A} \cdot \overline{B}C\overline{D} + A\overline{B} \cdot \overline{C}D$$


约束条件: $AB + AC = 0$

四、设计组合逻辑电路。用八选一数据选择器 74LS151 和反相器设计四变量的多数表决电路。当输入变量 A、B、C、D 有 3 个或 3 个以上为 1 时输出 F 为 1,输入为其它状态时输出为 0。(1) 列出真值表;(2) 写出 F 的逻辑函数式,画出逻辑电路图;(本题共 12 分)




五、触发器画波形(共8分)

1. 设图题中的各触发器的初态均为 0, 试画出对应 A、B 的 X、Y 的波形。



2. 设 JK 触发器初态为 0,画出在 $CP \setminus J \setminus K \setminus \overline{R}_D$ 作用下, Q 的输出波形。




- 六、分析如图所示同步时序电路。 (1) 写出电路的驱动方程,状态方程和输出方程;
 - (2) 画出状态转换图; (3) 说明电路的功能, 并判断电路能否自启动。


(本题共14分)

合肥工业大学试卷 (A、B) (共页第页)

2017 ~2018 学年第<u>二</u>学期 课程代码<u>0400142B</u> 课程名称<u>数字电子技术</u> 学分<u>3.5</u> 课程性质:必修□、选修□、限修□ 考试形式:开卷□ 闭卷□




八、集成定时器 555 的电路如图所示,已知 V_I 的周期是 1ms。要求对应 VI,画出电路中 A、 B、 C、各点的波形。(1)说明构成电路的名称;(2)已知输入信号波形 V_I ,要求对应 画出电路中 V_A 、 V_B 、 V_C 的波形(标注 V_C 的波形的时间)。 (本题共 10 分)



命题教师 电子技术教研组

七、图示四位十进制加法同步计数器 74LS160, 利用清零端和 74LS00 门电路构成 M=7 (七进制数器), 要求画出状态转换图和逻辑电路图。 (本题 8 分)



CP-