数字逻辑

丁贤庆

ahhfdxq@163.com

作业得分的说明:

作业得分采用扣分制:

- 1、满分100分。
- 2、少交(没有按时交)一次 扣5分。
- 3、作业不规范(步骤过分简化、卡诺图不规范) 扣5分
- 4、作业完成后需要进行检查和错误更正。 没有进行错误更正的 扣5分
- 5、超额完成作业(课后习题多做) 加5-10分。
- 6、作业完成效果不好的或者作业抄袭的。按下表扣分


期末考试得分	作业扣分
60分以下	扣20分
70分以下	扣15分
80分以下	扣10分
90分以下	扣5分

Home work (P74)

- **2.4.4**
- **2.5.5**
- **2.5.6**(不要求仿真,只要求写出逻辑函数式)

本周的周四(周五)课快结束时有10分钟的随堂测验


 $F(A,B,C,D) = \sum (0,2,3,7,8,10,11,13,15)$ 的最简与或表达式。




说明:左图中AB在下方。右图中AB在上方。注意每个变量的区域。 两张卡诺图中,变量放置位置不同,但是化简结果是相同的。

例: 用卡诺图化简






L=D+C+B







$$\overline{L} = B\overline{C}D$$




L=D+C+B

L的卡诺图 L = BC

➤ Karnaugh Maps (卡诺图)


Example



化简结果不一定唯一,但代价相同

➤ Karnaugh Maps (卡诺图)

Example



圈0和圈1的代价相同吗?

圈1得最小和: F = A·B+C·D

圈0得最小积: F = (A+C)·(A+D)·(B+C)·(B+D)

∴ 圈1代价最小

3、具有无关项的化简


"Don't-Care" Input Combinations (1) 什么叫无关项: ("无关"输入组合)


在真值表内对应于变量的某些取值下,函数的值可以是任 意的,或者这些变量的取值根本不会出现,这些变量取值所 对应的最小项称为无关项或任意项。

在含有无关项逻辑函数的卡诺图化简中,它的值可以取0或 取1,具体取什么值,可以根据使函数尽量得到简化而定。 1、设计一个水箱报警电路,如下图所示。 水箱中设置了3个水位检测元件A、B、C,当水位高于检测元件时, 检测元件输出为0,当水位低于检测元件时,检测元件输出为1。 可以认为检测到异常(低水),输出1。否则输出为0。



以要设计的**电路为研究对象**,分析对应的**输入变量和输出变量**。 对于电路来说,输入变量是A、B、C, 输出变量是Y。 水箱只有4种情况。











中水位情况



少水情况



高水位情况

当水位高于检测元件时,检测元件输出为0,当水位低于检测元件时,检测元件输出为1。

解答:根据常识可知,检测元件A、B、C共有000、100、110和111四种取值组合,其余4种取值001、010、011、101没有实际意义,因此不能取。

在这种情况下,称变量A、B、C为一组具有约束的变量,不能取的这4种取值组合所对应的最小项称为该逻辑问题的约束项。




对于要设计的电路,约束项的输入值并不会出现,所以将约束项写入函数表达式或者不写入,对逻辑函数并没有影响。也就是说,在卡诺图中约束项对应的格子中填入1或者0都可以,一般填入"×"。表示既可以取1也可以取0。

例如:设计此电路时假设水位介于A和 C之间是安全的,红灯不亮。水位介于 A上或者C下都是危险的,红灯亮。 红灯用Y表示,对应的真值表如图所示。

A	В	C	Y
0	0	0	1
0	0	1	X
0	1	0	X
0	1	1	X
1	0	0	0
1	0	1	X
1	1	0	0
1	1	1	1





Y的卡诺图

写出: Y=Ā+C

A	В	\boldsymbol{C}	Y
0	0	0	1
0	0	1	X
0	1	0	X
0	1	1	X
1	0	0	0
1	0	1	X
1	1	0	0
1	1	1	1


例:要求设计一个逻辑电路,能够判断一位十进制数是奇数还是偶数,当十进制数为奇数时,电路输出为1,当十进制数为偶数时,电路输出为0。 数字电路中,所有的输入都转换为二进制数。



解:

- (1)列出真值表
- (2)画出卡诺图
- (3) 卡诺图化简

$$L = D$$



ABCD	L
0000	0
0001	1
0010	0
0011	1
0100	0
0101	1
0110	0
0111	1
1000	0
1001	1
1010	×
1011	×
1100	×
1101	×
1110	×
1111	×

●具有无关项逻辑函数的化简

无关项

$$F(A,B,C,D) = \sum (1,2,7,8,11) + \sum_{\varphi} (0,6,9,15)$$

F=1项 无关项

例 化简函数

化简函数
$$F(A,B,C,D) = \sum (3,5,7)$$
 ,且无关项为
$$\sum \varphi(10,11,12,13,14,15)$$

解:

$$F(A,B,C,D) = CD + BD$$

化简函数 $F(A,B,C,D) = \sum (0,7,13,14,15)$,且无关项为

$$\sum \varphi(1,2,3,9,10,11)$$

解:

$$F(A,B,C,D) = \overline{AB} + CD + AD + AC$$

已知:函数L对应的卡诺图如下图,函数L的<mark>或与表达式</mark>正确的是()


$$L(A,B,C,D) = (A+B+\overline{C}+D)\cdot\overline{(A+C)\cdot(C+D)}$$

$$L(A,B,C,D) = (\overline{A}+B+C+\overline{D})\cdot (A+\overline{C})\cdot (\overline{C}+D)$$


$$L(A,B,C,D) = (A+\overline{B}+C+D)\cdot(\overline{A}+C)\cdot(\overline{C}+\overline{D})$$

$$L(A,B,C,D) = (A+\overline{B}+C+D)\cdot \overline{(C+D)}$$


提交



▶单选题目解答:



▶单选题目解答:




一、FPGA简介

□ FPGA (Field Programmable Gate Array)即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活,同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低,FPGA还将进入更多的应用领域。目前市场上最大的两个FPGA厂商分别为 Xilinx 和 Altera。





ALTERA FPGA开发板 (QUARTUS开发环境)




XILINX FPGA开发板 (ISE 或者 VIVADO 开发环境)




●1、原理图输入


可编程逻辑设计



- 2、用Verilog代码设计(与原理图类似)
- 口 实现一个2路输入控制灯开关的电路,如下图, x1, x2为2个开关, f为电路输出。



□ 使用Quartus II的编程环境,在它的的文本编辑器输入设计。 点击菜单栏File > New出现下图,选择Verilog HDL File,ok确认。然后在编辑器 里编辑代码如下。最后后点击菜单栏File > Save as, 保存文件名为light.v



两种常用的硬件描述语言VHDL和Verilog HDL

VHDL (了解)

VHDL主要用于描述数字系统的结构、行为、功能和接口。

Verilog HDL(主要介绍)

Verilog HDL是在C语言的基础上发展而来的硬件描述语言, 具有简洁、高效、易用的特点。

二. Verilog HDL介绍

1、什么是Verilog HDL

- □ Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言(Hradware Description Language),可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
 - 用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。
 - Verilog HDL 既是一种行为描述语言也是一种结构描述语言。
- □ 既可以用电路的功能描述,也可以用元器件及其之间的 连接来建立Verilog HDL模型。

- 2、Verilog HDL的发展历史
- □ 1983年,由GDA(GateWay Design Automation)公司的 Phil Moorby首创;
- □ 1989年,Cadence公司收购了GDA公司;
- □ 1990年, Cadence公司公开发表Verilog HDL;
- □ 1995年,IEEE制定并公开发表Verilog HDL1364-1995标准;
- □ 1999年,模拟和数字电路都适用的Verilog标准公开发表

2.5 硬件描述语言Verilog HDL基础

- 2.5.1 Verilog语言的基本语法规则
- 2.5.2 变量的数据类型
- 2.5.3 运算符及其优先级
- 2.5.4 Verilog内部的基本门级元件
- 2.5.5 Verilog程序的基本结构
- 2.5.6 逻辑功能的仿真与测试

2.5 硬件描述语言Verilog HDL基础

硬件描述语言HDL(Hardware Description Languag)类似于高级程序设计语言. 它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,复杂数字逻辑系统完成的逻辑功能。HDL是高层次自动化设计的起点和基础.

计算机对HDL的处理:

逻辑仿真

逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测. 仿真器对HDL描述进行解释,以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误,就再要对HDL描述进行及时的修改。

逻辑综合

逻辑综合 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系(常称为门级网表)的过程。类似对高级程序语言设计进行编译产生目标代码的过程.产生门级元件及其连接关系的数据库,根据这个数据库可以制作出集成电路或印刷电路板PCB。

2.5.1 Verilog语言的基本语法规则

为对数字电路进行描述(常称为建模),Verilog语言规定了一套完整的语法结构。

1. 间隔符: Verilog 的间隔符主要起分隔文本的作用,可以使文本错落有致,便于阅读与修改。

间隔符包括空格符(\b)、TAB键(\t)、换行符(\n)及换页符。

2. 注释符:注释只是为了改善程序的可读性,在编译时不起作用。

多行注释符(用于写多行注释): /* --- */;

单行注释符:以//开始到行尾结束为注释文字。

3. 标识符和关键词

标识符:给对象(如模块名、电路的输入与输出端口、变量等)取名所用的字符串。以英文字母或下划线开始

如, clk、counter8、_net、bus_A。

关键词:是Verilog语言本身规定的特殊字符串,用来定义语言的结构。例如,module、endmodule、input、output、wire、reg、and等都是关键词。关键词都是小写,关键词不能作为标识符使用。

4. 逻辑值集合

为了表示数字逻辑电路 的<mark>逻辑状态,Verilog</mark>语言 规定了

4种基本的逻辑值。

0	逻辑0、逻辑假	
1	逻辑1、逻辑真	
x或X	不确定的值(未知状态)	
z或Z	高阻态	

5. 常量及其表示

用一个标识符来代表一个常量, 称为符号常量。定义的格式为:

parameter 参数名1=常量表达式1,参数名2=常量表达式2,...; 如 parameter BIT=1,BYTE=8,PI=3.14;

6. 字符串:字符串是双撇号内的字符序列。

2.5.2 变量的数据类型

1、线网类型:是指输出始终根据输入的变化而更新其值的变量,它一般指的是硬件电路中的各种物理连接.

常用的网络类型由关键词wire定义


单线格式

wire 数据名1,数据名2,,数据名n;

例如: wire x,y,z; //定义3条信号线,名字分别为: x,y,z

例:wire L; //将上述电路的输出信号L声明为网络型变量

例:网络型变量L的值由与门的驱动信号 a和b所决定,即L=a&b。a、b的值发 生变化,线网L的值会立即跟着变化。



□wire型变量

- 常用来表示以assign语句赋值的组合逻辑信号。
- 模块中的输入/输出信号类型缺省为wire型。
- 可用做任何方程式的输入,或 "assign"语句和实例元件的输出。

总线格式

wire[n-1:0] 数据名1,数据名2,,数据名m; 或 wire[n:1] 数据名1,数据名2,,数据名m;

变量宽度

例如: wire [16:1] datac; //声明一个16-bit宽的总线变量datac

例如: wire[7:0] m; //定义1条总线, 名字为: m

总线位宽为8

该总线m中包含 m[7]~m[0]共8条信号线。 寄存器型变量对应的是具有状态保持作用的电路元件等,如触发器/寄存器。寄存器型变量只能在initial或always内部被赋值。

4种寄存器类型的变量

	寄存器类型	功能说明
	reg	常用的寄存器型变量
	integer	32位带符号的整数型变量
	real	64位带符号的实数型变量,
,	time	64位无符号的时间变量

抽象描述,不对应具体硬件

例: reg clock; //定义一个1位寄存器变量 reg [3:0] counter; //定义一个4位寄存器变量

□ reg型变量

■ 定义——在过程块中被赋值的信号,往往代表触发器,但不一定就是触发器(也可以是组合逻辑信号)!

单线格式

reg 数据名1,数据名2,,数据名n;

例如: reg x1,y1,z1; //定义3条寄存器型的信号线, 名字分别为: x1,y1,z1

总线格式

reg[n-1:0] 数据名1, 数据名2,, 数据名m; 或 reg[n:1] 数据名1, 数据名2,, 数据名m;

> 每个向量 位宽为n

共有**m**个reg 型向量

[例] reg[4:1] regc;

//regc 为4位宽的reg型向量

- *register型变量与wire型变量的根本区别是:
 - ❖ register型变量需要被明确地赋值,并且在被重新赋值前一直保持原值。
 - ❖register型变量必须通过过程赋值语句赋值!不能通过 assign语句赋值!
 - ❖在过程块内被赋值的每个信号必须定义成register型!

reg与wire变量的区别举例

Verilog & reg & wire & & M

▶ 用reg型变量生成组合逻辑举例: module rw1(a, b, out1, out2); input a, b; output out1, out2;

reg out1;

wire out2;

连续赋值语句

assign out2 = a;

always @(b)


电平触发

out1 <= ~b;

endmodule

过程赋值语句

reg型变量既可生成触发器, 也可生成组合逻辑; wire 型变量只能生成组合逻辑。



2.5.3 运算符及其优先级

1. 运算符

运算符分为算术运算符、逻辑运算符、关系运算符、移位运算符等

类型	符号	功能说明	类型	符号	功能说明
算术运算符	+ * /	二进制加 二进制减 2的补码 二进制乘 二进制除	关系运算符 (双目运算符)	\(\times \) \(\times \) \(\times \) \(\times \) \(\times \) \(\times \) \(\times \) \(\	大于 小于 大于或等于 小于或等于 相等 不相等
位运算符 (双目运算符)	~ & ^ ~或~^	按位取反 按位与 按位或 按位异或 按位同或	缩位运算符 (单目运算符)	& ~& 	缩位与 缩位与非 缩位或 缩位或非 缩位异或 缩位用或
逻辑运算符 (双目运算符)	! && 	逻辑非 逻辑与 逻辑或	移位运算符 (双目运算符)	>> <<	右移 左移
位拼接运算符	{,} {{}}	将多个操作数 拼接成为一个 操作数	条件运算符 (三目运算符)	?:	根据条件表达 式是否成立,选择 表达式

位拼接运算符{ }

作用是将两个或多个信号的某些位拼接起来成为一个新的操作数,进行运算操作。

则
$$\{B,C\}$$
=4'b1000
 $\{A,B[1],C[0]\}$ =3'b110
 $\{A,B,C,3'b101\}$ =8'b11000101。

对同一个操作数的重复拼接还可以双重大括号构成的运算符 $\{\{\}\}\}$ 例如 $\{4\{A\}\}=4$ 'b1111, $\{2\{A\},2\{B\},C\}=8$ 'b11101000。

4个A进行拼接

2个A

2个B

1个C

所谓缩位运算,就是将这个数自身的各位进行相应的逻辑运算。

所谓位运算就是将两个数的对应位进行逻辑运算。

位运算符与缩位运算的比较

已知,A: 4'b1010、

B: 4'b1111,

位运算	~A = 0101 ~B = 0000	A&B= 1010	A B= 1111	A^B= 0101	A~^B= 1010
缩位运算	&A=1& 0&1&0=0	~&A=1 &B=1	A=1 ~ B=0	^A=0 ^B=0	~^A=1 ~^B=1

2. 运算符的优先级

优先级的顺序从下向上依次增加。

类型	符号	优先级别
取反	! ~ -(求2的补码)	最高优先级
算术	* / + -	
移位	>> <<	
关系	< <= > >=	
等于	== !=	
缩位	& ~& ^ ^~ ~	
逻辑	&& 	
条件	?:	最低优先级

条件运算符 ?:

- ?:是三目运算符,运算时根据条件表达式的值选择表达式。
 - 一般用法:

condition_expr?expr1:expr2;

首先计算第一个操作数condition_expr的值,如果结果为逻辑1,则选择第二个操作数expr1的值作为结果返回,结果为逻辑0,选择第三个操作数expr2的值作为结果返回。

例如: Z=X>Y? m:n;

功能: 当X>Y时, Z=m, 否则Z=n;


2.5.4 Verilog内部的基本门级元件

门级建模:将逻辑电路图用HDL规定的文本语言表示出来。

	态门基本门级	元件模	多输出门多输入门
元件符号	功能	元件符	功能说明
and	多输入端、与门	and	多输入端的与非门
or	多输入端的。门	nor	多输入端的或非门
xor	多输入端的异或门	xnor	多输入端的异或非门
buf	多输出端的缓冲器	not	多输出端的反相器
bufif1	控制信号高电平有效的三态缓 冲器	notif1	控制信号高电平有效的 三态反相器
bufif0	控制信号低电平有效的三态缓 冲器	notif0	控制信号低电平有效的 三态反相器

Verilog 基本门级元件

and	n-input AND gate
nand	n-input NAND gate
or	n-input OR gate
nor nor	n-input NOR gate
) xor	n-input exclusive OR gate
xnor	n-input exclusive NOR gate



1、多输入门 有and、or、xor等

只允许有一个输出,但可以有多个输入。



库中元件名



.in1

in2

in3

out

	and		输λ1			
a			1	X	Z	
	0	0	0	0	0	
输入	1	0	1	X	X	
2	X	0	X	X	X	
	Z	0	X	X	X	

X- 不确定状态

Z- 高阻态

1、多输入门 有and、or、xor等

or真值表

	0.70		输入1					
	or	0	1	X	Z			
	0	0	1	X	X			
输入	1	1	1	1	1			
2	X	X	1	X	X			
	Z	X	1	X	X			

xor真值表

			输入1			
X	or	0	1	X	Z	
	0	0	1	X	X	
输入	1	1	0	X	X	
2	X	X	X	X	X	
	Z	X	X	X	X	


X- 不确定状态

Z- 高阻态

2、多输出门 有not、buf等


允许有多个输出,但只有一个输入。

not N1 (out1, out2, ..., in); buf B1 (out1, out2, ..., in);



not真值表

not				
not	0	1	X	Z
输出	1	0	X	X



buf真值表

buf		输入			
		0	1	X	Z
输	出	0	1	X	X

X- 不确定状态

Z- 高阻态

3、三态门

有bufif1、notif1等

有一个输出、一个数据输入和一个输入控制。 如果输入控制信号无效,则三态门的输出为高阻态z。



bufif1真值表

notif1真值表

bufif1		控制输入			
Dui		0	1	X	Z
	0	Z	0	0/z	0/z
数据	1	Z	1	1/z	1/z
输	X	Z	X	X	X
λ	Z	Z	X	X	X

notif1		控制输入				
		0	0 1 x		Z	
	0	Z	1	1/z	1/z	
数据	1	Z	0	0/z	0/z	
输	X	Z	X	X	X	
入	Z	Z	X	X	X	

2.5.5 Verilog程序的基本结构

模块是Verilog描述电路的基本单元。对数字电路建模时,用一个或多个模块。不同模块之间通过端口进行连接。

- 1、每个模块以关键词module开始,以endmodule结束。
- 2、每个模块先要进行端口的定义,并说明输入(input)和输出(output),然后对模块功能进行描述。
- 3、除了endmodule语句、begin_end语句和fork_join语句外,每个语句后必须有分号。
- 4、可以用/* --- */和//.....对程序的任何部分做注释。
- 5、逻辑功能的描述方式有三种不同风格:结构描述方式(门级描述方式)数据流描述方式,行为描述方式。

- ▶ 6、Verilog HDL程序是由模块构成的。模块是可以进行层次嵌套的。每个Verilog HDL源文件中只准有一个顶层模块,其他为子模块。
- 7、序书写格式自由,一行可以写几个语句,一个语句也可以分 多行写。

模块定义的一般语法结构如下:

```
module 模块名 (端口名1,端口名2,端口名3,…); 端口类型说明(input, outout, inout); 参数定义(可选); 数据类型定义(wire, reg等);
```

实例化低层模块和基本门级元件; 连续赋值语句(assign); 过程块结构(initial和always) 行为描述语句;

逻辑功能描述部分,其顺序是任意的

endmodule

- □ Verilog的基本设计单元是"模块(block)"。
- □ Verilog 模块的结构由在module和endmodule关键词 之间的4个主要部分组成:

- 1 端口定义
- 2 I/O说明
- 3 信号类型声明
- 4 功能描述

```
module block1(a, b, c, d);
    input a, b, c;
    output d;
    wire x;
    assign d = a | x;
    assign x = ( b & ~c );
    endmodule
```

□ 在Verilog 模块中有2种常用方法可以描述电路的逻辑功能:

(1)用assign 语句

连续赋值语句

assign $x = (b \& \sim c)$;

常用于描述 组合逻辑

(2) 元件例化 (instantiate)

门元件例化

and myand1(f,a,b,c);

门元件关键字

例化元件名

and myand2(w,x,y,z); and myand3(p,k,m,n);

- ☆ 注1: 元件例化即是调用Verilog HDL提供的元件;
 - ❖ 注2:元件例化包括门元件例化和模块元件例化;
 - ❖ 注3:每个实例元件的名字必须唯一!以避免与其它调用元件的实例相混淆。
 - ❖ 注4: 倒化元件名也可以省略!

模块元件例化

逻辑功能的描述方式有三种不同风格:

结构描述方式(门级描述方式)

数据流描述方式

行为描述方式。