


DIGITÁLNÍ STOPKY (STOPWATCH)

DE1 – DIGITÁLNÍ ELEKTRONIKA 1

ÚVOD

Cílem našeho projektu byl návrh digitálních stopek prostřednictvím jazyka VHDL pro FPGA Nexys A7-50T.

Systém měří čas s přesností 0,01 sekund a disponuje pokročilou správou mezičasů (Lap) ukládaných do vnitřní paměti. Uživatel může uloženými časy listovat, mazat a přidávat další. Systém je ošetřen ožáknutím tlačítek a rozpoznání krátkého stisku oproti podržení tlačítka.




KLÍČOVÉ VLASTNOSTI


- Přesnost: 100 Hz čítání (setiny sekundy).
- Intuitivní ovládání: 5 tlačítek (2 s funkcí krátkého stisku a dlouhého podržení HOLD).
- Dynamický displej: Multiplexované zobrazení 8 cifer (MM:SS.ss).
- Paměť: Ukládání, listování a selektivní mazání mezičasů.

ARCHITEKTURA SYSTÉMU (MODULES)


- CLK_EN: Využívá vnitřní čítače pro dělení základní frekvence FPGA (100 MHz). Generuje synchronizační signály ce_100hz pro přesné měření času a ce_1khz pro plynulé multiplexování displeje bez blikání.
- DEBOUNCER: Ošetřuje mechanické zákmity tlačítek pomocí posuvného registru a hlasovací logiky. Zajišťuje, že každý stisk je systémem interpretován právě jednou, což je kritické pro stabilitu ovládání.
- DECODER: Rozlišuje mezi krátkým impulzem (Tick) pro běžné funkce a dlouhým podržením (Hold) pro systémové příkazy (Reset, Clear All).
- LAP_MANAGER: "Logika" systému – správa RAM pro mezipřechody.
- DISPLAY_DRIVER: Multiplexing a BCD konverze pro 7-seg displej.
- COUNTER: Realizován jako kaskáda BCD čítačů (setiny, sekundy, minuty).



SIMULATE (WAVEFORMS)



Simulace modulu LAP_MANAGER demonstruje proces zápisu do vnitřní paměti RAM. Při aktivaci signálu save_lap dojde k zachycení aktuálního stavu čítače a inkrementaci ukazatele. Následné pulzy next/prev potvrzují správnou logiku listování v uložených mezích na výstupní sběrnici.



Detail ošetření vstupních tlačítek. Průběh ukazuje úspěšnou filtraci mechanických zákmitů (debouncing). Časová analýza potvrzuje logiku rozlišení délky stisku: krátký impuls pro běžné ovládání a aktivaci signálu hold po definovaném intervalu pro systémový reset.

UŽIVATELSKÉ ROZHRANÍ

Tlačítko	Akce	Funkce
BTNC (Center)	Stisk	START / STOP (Spuštění nebo pozastavení času)
BTNC (Center)	Podržení	COMPLETE RESET (Celkové vynulování systému a paměti)
BTNR (Right)	Stisk	SAVE LAP (Zaznamenání aktuálního mezičasu do paměti)
BTNL (Left)	Stisk	DELETE LAP (Smazání aktuálně zobrazeného mezičasu)
BTNL (Left)	Podržení	CLEAR ALL (Vymazání celé paměti mezičasů)
BTNU (Up)	Stisk	NEXT LAP (Listování v paměti směrem k novějším)
BTND (Down)	Stisk	PREV LAP (Listování v paměti směrem ke starším)

Ovládání je realizováno pomocí pětice tlačítek v křížovém uspořádání. Systém využívá hardwarovou prioritu signálů a inteligentní dekodér pro intuitivní správu všech funkcí bez nutnosti externích prvků.

ZÁVĚR (CONCLUSION)

Projekt úspěšně demonstruje praktické využití jazyka VHDL pro návrh komplexnějšího digitálního systému. Implementované stopky splňují všechny požadavky na přesnost (setiny sekundy) i stabilitu ovládání. Modulární architektura umožnila efektivní verifikaci jednotlivých bloků a snadnou integraci pokročilých funkcí, jako je dynamická správa paměti mezičasů. Navržený systém je plně optimalizován pro čip Artix-7 a připraven pro reálné nasazení.

SCAN ME!

