



2º Grado Informática Estructura de Computadores 19 Septiembre 2012



Nombre:	
DNI:	Grupo:

Examen Test (3.0p)

Todas las preguntas son de elección simple sobre 4 alternativas. Cada respuesta vale 3/30 si es correcta, 0 si está en blanco o claramente tachada, -1/30 si es errónea. Anotar las respuestas (a, b, c o d) en la siguiente tabla.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
Γ																														

- ¿Cuál de las siguientes direcciones no está alineada a double (8-byte)?
- a) 1110110101110100)₂
- b) 1110110101101000)₂
- c) 1110110101110000)₂
- d) Todas están alineadas a double
- ¿Cómo se devuelve en ensamblador x86-64 Linux gcc el valor de retorno de una función long int al terminar ésta?
- La instrucción RET lo almacena en un registro especial de retorno.
- b) Por convención se guarda en %eax.
- Se almacena en pila justo encima de los argumentos de la función.
- d) Ninguna de esas formas es la correcta
- 3) ¿Cuál afirmación es FALSA al comparar las arquitecturas x86 y x86-64?
- a) El tamaño de un double es el mismo.
- b) El tamaño de un puntero es el mismo.
- c) El tamaño de un entero (int) es el mismo.
- d) El tamaño de las posiciones de memoria es el mismo.
- Considerar las siguientes declaraciones de estructuras en una máquina Linux de 64-bit.

También se declara una variable global my_node como sigue:

struct NODE my_node;

Si la dirección de my node es 0x600940, ¿cuál es el valor de &my node.record.tag[1]?

- a) 0x60094a
- b) 0x60094e
- c) 0x60094f
- d) Ninguna de las anteriores
- 5) En la pregunta anterior, ¿cuál es el tamaño de my_node en bytes?
- a) 32
- b) 40
- c) 28
- d) Ninguno de los anteriores
- 6) Respecto a la convención de llamada usada en Linux/gcc
- a) Una subrutina que modifique algún registro debe restaurar su valor anterior antes de retornar.
- b) Hay registros que pueden ser modificados libremente por las subrutinas, y otros que deben ser tratados como lo anteriormente dicho: si se modifican se deben restaurar. Y también hay registros especiales.
- Hay registros modificables, otros que deben ser restaurados, y las subrutinas anidadas deben respetar los registros modificables que están en uso por otras subrutinas.
- d) Todos los registros pueden ser modificados libremente por todas las subrutinas.
- 7) Respecto a direccionamiento a memoria en ensamblador IA-32 (sintaxis AT&T), de la forma D(Rb, Ri, S), sólo una de las siguientes afirmaciones es FALSA. ¿Cuál?

- a) El desplazamiento D puede ser una constante literal (1, 2 ó 4 bytes).
- b) EBP no se puede usar como registro base.
- c) ESP no se puede usar como registro índice.
- d) El factor de escala S puede ser 1, 2, 4, 8.
- 8) Las siguientes afirmaciones sugieren que el tamaño de varios tipos de datos en C (usando el compilador gcc) son iguales tanto en IA-32 como en x86-64. Sólo una de ellas es FALSA. ¿Cuál?
- a) El tamaño de un int es 4 bytes.
- b) El tamaño de un puntero es 4 bytes.
- c) El tamaño de un double es 8 bytes.
- d) El tamaño de un short es 2 bytes.
- 9) Estudiando el listado de una función C presuntamente compilada con gcc en modo 64bit (x86-64), nos dicen que la instrucción movl (%rdi), %eax, carga en el registro EAX el valor adonde apunta el primer argumento.
- a) Está mal, porque EAX no se puede usar en modo 64bit, debería ser RAX.
- b) Está mal, porque EAX no se carga con ningún valor.
- c) Está mal, porque el primer argumento de una función C no se pasa en RDI.
- d) Está bien, y pone a cero los 32 bits más significativos de
- 10) Se ha declarado en un programa C la variable int val[5]={1,5,2,1,3}. ¿Cuál de las siguientes afirmaciones es FALSA?
- a) val[1] == 1
- b) &val[3] == val+3
- c) sizeof(val) == 20.
- d) Todas son ciertas.
- 11) ¿Qué tipo de operaciones de E/S consume menos tiempo del procesador?
- a) E/S programada
- b) E/S mediante interrupciones
- c) E/S mediante DMA
- d) Todos consumen el mismo tiempo del procesador
- 12) ¿Cuál de las siguientes funciones no corresponde a un módulo de E/S?
- a) Comunicación con el microprocesador
- b) Comunicación con el dispositivo
- c) Almacenamiento de programas
- d) Almacenamiento temporal de datos
- 13) ¿En qué pareja de registros están el dato/instrucción que se leerá o escribirá en memoria, y la propia dirección de memoria?
- a) MAR y ACUMULADOR
- b) IR y ACUMULADOR

- c) MBR y MAR
- d) MBR y PC
- 14) ¿Con cuál de los siguientes dispositivos tendría sentido utilizar E/S programada sin consulta de estado?
- a) Salida a un display de 7 segmentos
- b) Entrada desde un disco duro
- c) Salida a una impresora
- d) Entrada desde un escáner
- 15) ¿Qué tipo de sincronización es más conveniente en el caso de tener dispositivos con distintos requisitos de temporización?
- a) Síncrona
- b) Asíncrona
- No se pueden conectar dispositivos con distintos requisitos de temporización
- No es necesario sincronizar el procesador con los dispositivos de E/S
- 16) En la ejecución de una instrucción...
- a) el registro de instrucción se va incrementando para apuntar a la siguiente instrucción
- b) la ALU realiza las operaciones aritméticas y lógicas
- la UC activa las señales de control que envía por el bus de direcciones
- d) siempre se altera el registro de estado
- 17) Sea un formato de microinstrucción que incluye dos campos independientes de 10 bits cada uno. Si se rediseña de modo que se solapen los dos campos, ¿cuántos bits se ahorran en cada microinstrucción?
- a) 1
- b) 9
- c) 8
- d) -
- 18) Un computador tiene una memoria de control de 16000 palabras de 250 bits, de las que 447 son diferentes. ¿Cuántos bits ahorramos usando nanoprogramación en lugar de microprogramación?
- a) 3744250
- b) 259206
- c) 287935
- d) ninguno de los resultados anteriores es exacto
- 19) ¿Cómo actúa el indicador Z del registro de indicadores de estado?
- a) Se pone a 1 cuando el resultado es negativo.
- b) Se pone a 0 cuando el resultado es negativo.
- c) Se pone a 1 cuando el resultado de una operación es 0.
- d) Se pone a 1 cuando el resultado es positivo.
- 20) Supongamos dos CPU con idéntica anchura tanto en el bus de direcciones como en el de datos. Si una de ellas emplea E/S independiente y la otra mapeada en memoria, ¿cuál podrá acceder en general a una mayor cantidad de memoria?
- a) La CPU con E/S independiente.
- b) La CPU con E/S mapeada en memoria.
- c) Ambas podrán acceder a la misma cantidad de memoria.
- d) Depende de la técnica de E/S utilizada.

- 21) Una posible codificación en microinstrucciones de la instrucción CALL X es:
- a) SP=SP-1; m[SP]=PC; PC=PC+1
- b) SP=PC-1; m[SP]=PC; PC=X
- c) PC=X; SP=SP-1; m[SP]=PC
- d) SP=SP-1; m[SP]=PC; PC=X
- 22) Respecto al sistema de Entrada / Salida, ¿cuál de las siguientes afirmaciones es errónea?
- un módulo de E/S se encarga de la comunicación con el procesador.
- b) Un protocolo sirve para "ponerse de acuerdo" en cosas como velocidad, paridad, nº de bits, etc.
- La mayoría de los periféricos trabajan a velocidad muy superior al procesador; por eso es necesario sincronizar.
- d) El procesador se comunica con el periférico por medio del controlador y de software de E/S.
- 23) ¿A qué tipo de localidad de memoria hace referencia la siguiente afirmación: "si se referencia un elemento, los elementos cercanos a él serán referenciados pronto"?
- a) Localidad espacial
- b) Localidad secuencial
- c) Localidad temporal
- d) Ninguna de las respuestas anteriores es correcta
- 24) ¿A qué tipo de memoria caché corresponde la siguiente afirmación: "permite que cualquier dirección se pueda almacenar en cualquier marco de bloque de caché"?
- a) Con correspondencia directa
- b) Totalmente asociativa
- c) Asociativa por conjuntos
- d) Ninguna de las anteriores
- 25) ¿Cuál de las siguientes afirmaciones acerca de las memorias RAM dinámicas es cierta?
- a) Los datos permanecen en cada celda indefinidamente
- b) Las celdas de almacenamiento son complejas
- c) Las operaciones de lectura no son destructivas
- d) Las operaciones de escritura sirven como operaciones de refresco
- 26) Cada celda de un chip de memoria DRAM de 1M x 1, organizada en una matriz de 512 filas x 2048 columnas, necesita ser refrescada cada 16 ms. ¿Cada cuánto tiempo ha de realizarse una operación de refresco en el chip?
- a) 31,25 microsegundos
- b) 61 nanosegundos
- c) 8192 milisegundos
- d) 7,8125 microsegundos
- 27) Un sistema no segmentado tarda 20 ns en procesar una tarea. La misma tarea puede ser procesada en un cauce (pipeline) de 4 segmentos con un ciclo de reloj de 5 ns. Cuando se procesan muchas tareas, la ganancia máxima de velocidad que se obtiene se aproxima a:
- a) 5
- b) 4
- c) 0,25
- d) 20

- 28) El primer nivel de una jerarquía de memoria tiene una tasa de aciertos del 75% y las peticiones de memoria tardan 12 ns en completarse si dicha posición se encuentra en ese nivel y 100 ns si no es así. ¿Cuál es el tiempo medio de acceso de la jerarquía?
- a) 25 ns
- b) 34 ns
- c) 88 ns
- d) 112 ns
- 29) En una jerarquía de memoria, a medida que nos alejamos de la CPU:
- a) el tamaño de la unidad de transferencia entre dos niveles aumenta
- b) el tiempo de transferencia disminuye
- c) el tamaño de la memoria disminuye
- d) el coste por byte aumenta
- 30) Si se necesitan 60 ns para escribir una palabra de datos de caché en memoria principal y cada bloque de caché tiene 8 palabras, ¿cuántas veces seguidas se tiene que escribir en un mismo bloque para que una caché de postescritura sea más eficiente que una de escritura inmediata?
- a) Más de 8 veces.
- b) La caché de postescritura no puede ser más eficiente que la de escritura inmediata.
- c) La caché de postescritura siempre será más eficiente que la de escritura inmediata.
- d) Depende de la tasa de aciertos.