Tutorial

Tutorial Verilog

Este tutorial pretende ser una guía de aprendizaje para el diseño HDL usando Verilog. Los conceptos del diseño se explican a lo largo de los ejemplos que se van desarrollando. Cada apunte a la sintaxis, representación de constantes, directivas, etc... se introduce a medida que van siendo necesarios para el desarrollo del ejemplo. Por todo esto y debido a la estructura de su contenido, no se puede considerar este tutorial una guía de consulta sino de aprendizaje de este lenguaje.

1	IN	NTROE	OUCCIÓN	4
	1.1	ACE	RCA DEL LENGUAJE	∠
	1.2		ELES DE ABSTRACCIÓN EN VERILOG	
2	M	II PRIN	MER DISEÑO	5
	2.1	Inte	RODUCCIÓN	4
	2.2		UNAS CONSIDERACIONES ACERCA DEL LENGUAJE	
	2.3		MEROS EN VERILOG	
	2.4	TIPO	OS DE DATOS	6
3	Pl	ROCES	SOS	7
	3.1	Asio	GNACIÓN CONTINUA	9
	3.2		PORIZACIONES	
	3.3		NTOS	
4	M	IÓDUL	OS Y JERARQUÍAS	1
	4.1	Con	EXIONADO	10
5			NCH	
3				
	5.1		RUCTURA DE UN TESTBENCH	
	5.2		DULO TEST	
		2.1 2.2	Interfaz de entrada/salidaGeneración de estímulos	
6	M		ADO DE MEMORIAS EN VERILOG	
	6.1	Uso	DE PARÁMETROS	15
7	0	PERAI	DORES EN VERILOG	15
	7.1	OPE	RADORES ARITMÉTICOS	15
	7.2		RADORES RELACIONALES	
	7.3		RADORES DE IGUALDAD	
	7.4		RADORES LÓGICOS	
	7.5		RADORES BIT A BIT (BIT-WISE)	
	7.6 7.7		RADORES DE REDUCCIÓNRADORES DE DESPLAZAMIENTO	
	7.7		RADOR DE CONCATENACIÓN	
	7.9		RADOR CONDICIONAL	
	7.10		CEDENCIA DE LOS OPERADORES	
8	E	STRUC	CTURAS MÁS COMUNES	17
	8.1	Sen'	TENCIAS CONDICIONALES IF – ELSE	17
	8.2		TENCIA CASE	
	8.3	SEN'	TENCIA CASEZ Y CASEX	19
	8.4		TENCIAS DE BUCLE	
		4.1	Sentencia forever	
		4.2	Sentencia repeat	
		4.3 4.4	Sentencia while	
0			TIVAS DE COMPILACIÓN	
9				
	9.1		INE	
	9.2		LUDE	
	9.3 9.4		EF – ELSE - ENDIF	
10)	FUNC	IONES DEL SISTEMA	21
11	1	TARE	AS EN VERILOG	22


11.1	SINTAXIS Y LLAMADA A UNA TAREA	22
12	FUNCIONES EN VERILOG	23
12.1	SINTAXIS Y LLAMADA A UNA FUNCIÓN	23

1 Introducción

1.1 Acerca del lenguaje

Verilog es un lenguaje de descripción hardware (*Hardware Description Language, HDL*) utilizado para describir sistemas digitales, tales como procesadores, memorias o un simple flipflop. Esto significa que realmente un lenguaje de descripción hardware puede utilizarse para describir cualquier hardware (digital) a cualquier nivel.

La descripción del sistema puede ser tan sencilla como la de un flip-flop, tal y como se refleja en la Figura 1-1, o un sistema complejo de más de un millón de transistores, tal es el caso de un procesador. Verilog es uno de los estándares HDL disponibles hoy en día en la industria para el diseño hardware. Este lenguaje nos permite la descripción del diseño a diferentes niveles, denominados niveles de abstracción.



```
module ff(d, cl k, q, q_bar);
i nput d, cl k;
output q, q_bar;

al ways @(posedge cl k)
begin
q <= d;
q_bar <= !d;
end
endmodule
```


■ Figura 1-1 Descripción Verilog de un flip-flop.

1.2 Niveles de abstracción en Verilog

Verilog soporta el diseño de un circuito a diferentes niveles de abstracción, entre los que destacan:

▶ Nivel de puerta. Corresponde a una descripción a bajo nivel del diseño, también denominada modelo estructural. El diseñador describe el diseño mediante el uso de primitivas lógicas (AND, OR, NOT, etc...), conexiones lógicas y añadiendo las propiedades de tiempo de las diferentes primitivas. Todas las señales son discretas, pudiendo tomar únicamente los valores '0', '1', 'X' o 'Z' (siendo 'X' estado indefinido y 'Z' estado de alta impedancia).


La Figura 1-2 representa la descripción de un multiplexor a nivel de puertas. Este nivel de descripción no resulta ni mucho menos adecuado por lo que no se volverá a tratar a lo largo del presente texto.



- Figura 1-2 Descripción a nivel de puerta de un multiplexor.
- Nivel de transferencia de registro o nivel RTL. Los diseños descritos a nivel RTL especifican las características de un circuito mediante operaciones y la transferencia de

datos entre registros. Mediante el uso de especificaciones de tiempo las operaciones se realizan en instantes determinados. La especificación de un diseño a nivel RTL le confiere la propiedad de *diseño sintetizable*, por lo que hoy en día una moderna definición de diseño a nivel RTL es todo código sintetizable se denomina código RTL.

La Figura 1-3 corresponde a la descripción a nivel RTL de un *flip-flop*. Este nivel de descripción, por la propiedad de ser sintetizable, será el nivel utilizado por excelencia en el diseño HDL.



- Figura 1-3 Descripción a nivel RTL de un flip-flop.
- Nivel de comportamiento (Behavioral level) ¹. La principal característica de este nivel es su total independencia de la estructura del diseño. El diseñador, más que definir la estructura, define el comportamiento del diseño. En este nivel, el diseño se define mediante algoritmos en paralelo. Cada uno de estos algoritmos consiste en un conjunto de instrucciones que se ejecutan de forma secuencial. La descripción a este nivel pude hacer uso de sentencias o estructuras no sintetizables, y su uso se justifica en la realización de los denominados testbenches (definidos más adelante).

2 Mi primer diseño

2.1 Introducción

La descripción de un diseño en Verilog comienza con la sentencia:

modul e <nombre_módul o> <(definición las señal es de interfaz)>;

En segundo lugar se declaran las entradas/salidas:

input/output <width> señal;

Seguidamente se describe el módulo/diseño (tarea que veremos más adelante) y se termina la descripción con:

endmodul e //Notar que a di ferenci a de l'as demás sentenci as, no se introduce ";"
 La Figura 2-1 muestra las diferentes partes en la descripción de un diseño.




Figura 2-1 Descripción del interfaz.

-

¹ Si bien se define el nivel de comportamiento como un nivel diferente al nivel RTL, hay que decir que éste último se puede englobar dentro del nivel de comportamiento como una descripción a bajo nivel.

2.2 Algunas consideraciones acerca del lenguaje

Antes de proseguir con la definición del diseño es importante hacer notar las siguientes consideraciones.

- **Comentarios**. De una sola línea: pueden introducirse precedidos de //. De varias líneas: pueden introducirse con el formato /* comentari o */.
- Uso de Mayúsculas. Verilog es sensible al uso de mayúsculas. Se recomienda el uso únicamente de minúsculas.
- ✔ Identificadores. Los identificadores en Verilog deben comenzar con un carácter, pueden contener cualquier letra de la a a la z, caracteres numéricos además de los símbolos "_" y "\$". El tamaño máximo es de 1024 caracteres.

2.3 Números en Verilog

Las constantes numéricas en Verilog pueden especificarse en decimal, hexadecimal, octal o binario. Los números negativos se representan en complemento a 2 y el carácter "_" puede utilizarse para una representación más clara del número, si bien no se interpreta. La sintaxis para la representación de una constante numérica es:

<Tamaño>' <base><val or>

Si bien el lenguaje permite el uso de números esteros y reales, por brevedad y simplicidad sólo utilizaremos la representación de constantes numéricas enteras.

Entero	Almacenado como	Descripción
1	00000000000000000000000000000000000001	Unzised 32 bits
8'hAA	10101010	Sized hex
6'b10_0011	100011	Sized binary
'hF	00000000000000000000000000001111	Unzised hex 32 bits
6'hCA	001010	Valor truncado
6'hA	001010	Relleno de 0's a la izquierda
16'bz	7777777777777	Relleno de z's a la izquierda
8'bx	XXXXXXX	Relleno de x's a la izquierda
8'b1	0000001	Relleno de 0's a la izquierda

Figura 2-2 Ejemplo de definición de números enteros en Verilog.

La Figura 2-2 muestra algunos ejemplos de definición de números enteros. Verilog expande el valor hasta rellenar el tamaño especificado. El número se expande de derecha a izquierda siguiendo los siguientes criterios:

- Cuando el tamaño es menor que el valor se truncan los bits más significativos.
- Cuando el tamaño es mayor que el valor, se rellenan con el valor del bit más significativo del número, siguiendo el convenio que se muestra en la Figura 2-3.

Bit más significativo	Se rellena con
0	0
1	0
Z	Z
X	X

■ Figura 2-3 Bit de relleno.

Los **números negativos** se especifican poniendo el signo "-" delante del tamaño de la constante, tal y como se especifica en el siguiente ejemplo:

→ -8′ d2 → 11111110

La representación interna de los números negativos en Verilog se realiza en complemento a 2.


2.4 Tipos de datos

Antes de seguir con el diseño de nuestro primer módulo es necesario explicar los tipos de datos con los que Verilog trabaja. Existen en Verilog dos tipos de datos principalmente:

- ▶ Nets. Representan conexiones estructurales entre componentes. No tienen capacidad de almacenamiento de información.
 - De los diferentes tipos de *net*s sólo utilizaremos el tipo *wire*.
- Registers. Representan variables con capacidad de almacenar información.

De los diferentes tipos de *registers* sólo utilizaremos el tipo *reg* y el tipo *integer* (estos últimos solo en la construcción de los testbenches).

La Figura 2-4 introduce la definición de los nodos, tanto wire como reg para el ejemplo1.




■ Figura 2-4 Definición de las señales de interfaz y nodos internos.

Las señales de interfaz y los nodos internos se declaran de la siguiente forma:

- Inputs. El tipo de las señales de entrada NO SE DEFINEN, por defecto se toman como wire.
- Outputs. Las salidas pueden ser tipo wire o reg, dependiendo si tienen capacidad de almacenamiento de información. OJO, en Verilog, un nodo tipo wire puede atacar a una salida.
- Nodos internos. Siguen la misma filosofía que las salidas.

No piense el usuario que la declaración de un nodo tipo *reg* lleva asociado la síntesis del mismo mediante un elemento secuencial, tal y como se observa en la Figura 2-4. La Figura 2-5 muestra la descripción del ejemplo1 declarando net4 tipo reg. Si observamos el diseño final vemos que es idéntico. La diferencia está en la forma de definir el código.



■ Figura 2-5 Definición de las señales de interfaz y nodos internos.

3 Procesos

El concepto de procesos que se ejecutan en paralelo es una de las características fundamentales del lenguaje, siendo ese uno de los aspectos diferenciales con respecto al lenguaje procedural como el lenguaje C.

Toda descripción de comportamiento en lenguaje Verilog debe declararse dentro de un proceso, aunque existe una excepción que trataremos a lo largo de este apartado. Existen en Verilog dos tipos de procesos, también denominados *bloques concurrentes*.

✔ Initial. Este tipo de proceso se ejecuta una sola vez comenzando su ejecución en tiempo cero. Este proceso NO ES SINTETIZABLE, es decir no se puede utilizar en una descripción RTL. Su uso está íntimamente ligado a la realización del testbecnh.

Always. Este tipo de proceso se ejecuta continuamente a modo de bucle. Tal y como su nombre indica, se ejecuta siempre. Este proceso es totalmente sintetizable. La ejecución de este proceso está controlada por una temporización (es decir, se ejecuta cada determinado tiempo) o por eventos. En este último caso, si el bloque se ejecuta por más de un evento, al conjunto de eventos se denomina lista sensible. La sintaxis de este proceso es pues:

```
always <temporización> o <@(lista sensible)>
```

La Figura 3-1 muestra dos ejemplo de utilización de los procesos *initial* y *always*. De estos ejemplos se pueden apuntar las siguientes anotaciones:

```
initial always @(a or b or sel) begin begin //Sobra en este caso clk = 0; if (sel == 1) y = a; enable = 0; else y = b; end //Sobra en este caso
```

- Figura 3-1 Procesos initial y always.
 - Begin, end. Si el proceso engloba más de una asignación procedural (=) o más de una estructura de control (if-else, case, for, etc...), estas deben estar contenidas en un bloque delimitado por begin y end.
 - ▶ Initial. Se ejecuta a partir del instante cero y, en el ejemplo, en tiempo 0 (no hay elementos de retardo ni eventos, ya los trataremos), si bien las asignaciones contenidas entre begin y end se ejecutan de forma secuencial comenzando por la primera. En caso de existir varios bloques initial todos ellos se ejecutan de forma concurrente a partir del instante inicial.
 - ✔ Always. En el ejemplo, se ejecuta cada vez que se produzcan los eventos variación de la variable a o variación de b o variación de sel (estos tres eventos conforman su lista de sensibilidad) y en tiempo 0. En el ejemplo, el proceso always sólo contiene una estructura de control por lo que los delimitadores begin y end pueden suprimirse.

Todas las asignaciones que se realizan dentro de un proceso *initial* o *always* se deben de realizar sobre variables tipo *reg* y NUNCA sobre nodos tipo *wire*. La Figura 3-2 muestra un ejemplo de asignación errónea sobre nodos tipo *wire* en un proceso *initial*.

```
wi re
                clk, reset;
                                                  reg
                                                                  clk, reset;
                enable, data;
                                                                 enabl e, data;
reg
                                                  reg
i ni ti al
                                                  i ni ti al
  begi n
                                                    begi n
    clk = 0;
                       //Error
                                                      clk = 0;
    reset = 0;
                        //Error
                                                      reset = 0;
    enable = 0;
                                                      enable = 0;
    data = 0;
                                                      data = 0;
  end
                                                    end
```

■ Figura 3-2 a) Error de asignación de valores a variables tipo wire. B) Código corregido.

En general, la asignación dentro de un proceso *initial* o *always* tiene la siguiente sintaxis:

```
variable = f(wire, reg, constante numérica)
```

La variable puede ser tanto una variable interna como una señal del interfaz del módulo. La asignación puede ser de un nodo tipo *wire*, de una variable tipo *reg*, de una constante numérica o una función de todas ellas.

3.1 Asignación continua

La asignación continua se utiliza exclusivamente para modelar lógica combinacional. A diferencia de la asignación procedural se ejecuta de forma continua por lo que no necesita de una lista sensible. La sintaxis de este tipo de asignación es:

```
assign variable #<delay> = f(wire, reg, constante numérica)
```

La variable sólo puede estar declarada tipo net (en nuestro caso tipo wire). La asignación continua debe estar declarada fuera de cualquier proceso y nuca dentro de bloques always o bloques *initial*. La Figura 3-3 muestra una serie de ejemplos de asignaciones continuas.

```
//El siguiente ej emplo corresponde a un buffer tri estado
wi re [7:0] out;
.....
assi gn #1 out = (enable) ? data : 8' bz

//Asi gnaci ón de una suma de operandos de 4bi ts a una concatenaci ón de suma y carry de salida
reg [3:0] a, b;
wi re cout;
wi re [3:0] sum;
.....
assi gn #1 {cout, sum} = a + b ci n
```

■ Figura 3-3 Ejemplo de uso de asignación continua.

A pesar de que las asignaciones, procedurales o continuas, se ejecutan secuencialmente, es posible controlar el instante en que se producen. Esto se consigue mediante el uso de temporizaciones o eventos.


3.2 Temporizaciones

Las temporizaciones se consiguen mediante el uso de retardos. El retardo se especifica mediante el símbolo # seguido de las unidades de tiempo de retardo. La Figura 3-4 muestra el efecto del operador retardo. En ella se observa que los retardos especificados son acumulativos.

```
i ni ti al
begi n
cl k = 0;
reset = 0;
#5 reset = 1;
#4 cl k = 1;
reset = 0;
end
```

■ Figura 3-4 Uso de temporizaciones en un bloque initial.

En el ejemplo anterior, las dos primeras asignaciones se ejecutan en tiempo 0. Cinco unidades de tiempo más tarde se realiza la tercera asignación y cuatro unidades más tarde de esta última se ejecutan la cuarta y quinta asignación. La Figura 3-5 muestra un ejemplo de control de asignación en un proceso always.



■ Figura 3-5 Uso de temporizaciones en un bloque always.

3.3 Eventos

La segunda manera de controlar el instante en que se produce una asignación procedural o la ejecución de un proceso *always* es por el cambio de una variable, denominándose control por eventos. Para ello se emplea el carácter @ seguido del evento.

Se distinguen dos tipos de eventos:

Eventos de nivel. Este evento se produce por el cambio de valor de una variable simple o de una lista sensible. Veamos los siguientes ejemplos:

Evento	Descripción
al ways @(a) b = b+c;	Cada vez que varía a se evalúa la expresión
always @(a or b or c) d = a+b;	Cada vez que varía a o b o c se evalúa la expresión. En este caso, a, b y c conforman la lista sensible.

Eventos de flanco. Este evento se produce por la combinación de flanco/s de subida y/o bajada de una variable simple o de una lista sensible. Veamos los siguientes ejemplos:

Evento	Descripción
<pre>always @(posedge clk or posedge mr) b <= b+c;</pre>	Cada vez que se produce un flanco de subida de clk o de mr se evalúa la expresión
<pre>al ways @(posedge clk or negedge mr) b <= b+c;</pre>	Cada vez que se produce un flanco de subida de clk o de bajada de mr se evalúa la expresión

4 Módulos y jerarquías


Tal y como se comentó en el aparatado 2.1, el identificador modul e se utiliza para la definición de módulos/diseños. Estos módulos pueden utilizarse para construir diseños de mayor complejidad, creando lo que se denomina un diseño con jerarquía. La manera de incluir un módulo en un diseño es:

master_name instante_name(port_list);

La Figura 4-1 muestra un ejemplo de un módulo, denominado *muxt*, formado por dos módulos, denominados *mux*, y cuya declaración de interfaz es la que a continuación se muestra:

♦ Module mux(a, b, sl, y); //a, b, out son señales de 8 bits

```
modul e muxt(in0, in1, sel, out);
input [7:0] in0, in1;
i nput
               sel;
output [7:0]
               out;
       [7:0] out;
//nodos internas
wi re
      [7:0]
//Conexi onado por orden
       mux0(i n0, i n1, sel, y0);
//Conexi onado por nombre
       mux1(.y(out), .b(in1), .a(y0), .sl(sel));
mux
endmodul e
```



■ Figura 4-1 Llamada a un módulo.

4.1 Conexionado

El conexionado de un módulo dentro de un diseño se puede realizar de dos formas: **por orden** (conexión implícita) o **por nombre** (conexión explícita).

En el conexionado por orden, utilizado en mux0 en el ejemplo anterior, las señales utilizadas en la llamada al bloque se asignan a las señales internas por **orden**. En ese caso, si se tiene en cuenta la declaración del módulo:

```
♦ module mux(a, b, sl, y); //a, b, out son señales de 8 bits
```

y la llamada al mismo:

mux mux0(in0, in1, sel, y0);

se producen la siguientes asignaciones:

- i n0 → a
- in1 → b
- ♦ sl → sel
- y → y0

En el conexionado por nombre, utilizado en mux1 en el ejemplo anterior, se debe especificar, además de la señal, el puerto al que va conectado siguiendo la siguiente sintaxis:

. (puerto) señal

5 Testbench

El propósito de un *testbench* no es otro que verificar el correcto funcionamiento de un módulo/diseño. La escritura de un *testbench* es casi tan compleja como la realización en RTL del módulo a verificar, a partid de ahora DUT (*Desing Under Test*). Una de las ventajas que presenta la escritura de un *testbench* es la posibilidad de no tener que ser sintetizable y, por tanto RTL.

Para escribir un *testbench* el diseñador debe tener siempre presente las especificaciones de diseño, en la que quedan reflejadas las funciones del diseño y, por tanto, las funciones a verificar.

5.1 Estructura de un testbench

La estructura de un testbench es la que se refleja en la Figura 5-1. Se compone de:

- Módulo dut: Diseño a verificar
- Módulo test: Módulo generador/analizador. Este módulo es el encargado de generar las señales de entrada al módulo dut y de analizar sus salidas.
- ▶ Módulo tb: Este módulo incluye los módulos anteriores. Se caracteriza por no tener entradas ni salidas. Corresponde a una declaración estructural del conexionado de los módulos dut y test. En el ejemplo de la Figura 5-1 se ha incluido un proceso (initial) cuya única finalidad es la de abrir una base de datos con las formas de ondas del testbench.


5.2 Módulo test

El módulo test será el encargado de proporcionar los estímulos de entrada al *dut* y de analizar sus salidas. Su realización se hace a nivel de comportamiento (behavioral) y no necesariamente utilizando código RTL. Tal y como se indicó anteriormente, la realización de este módulo implica el conocer en detalle el diseño a verificar. En este apartado se realizará la verificación del contador, denominado *cnt*, que se muestra en la Figura 5-1, por lo que en primer lugar se ha de conocer las especificaciones de este módulo.

Las especificaciones del módulo cnt son:

- Funcionamiento general. Se trata de un contador de 8 bits con señal de habilitación de contaje (enable) y señal de carga (load). El contador no es cíclico, por lo que al llegar al valor 8'HFF debe detenerse.
- Señal de reset. Cuando se activa se produce el reset asíncrono del contador a 0.
- Señal de enable. El contador realiza el contaje cuando la señal de enable está activa. En caso contrario el contaje queda detenido.
- Señal de load. La señal de load habilita la carga del contaje inicial, presente en din. Esta señal no tiene efecto si el contaje está habilitado. Una vez cargado, el contador debe comenzar el contaje con el valor cargado.

```
module tb:
//nodos internas
wi re
        [7:0]
                 din, count;
wi re
                 reset, cl k, enabl e, I oad;
//Dut
cnt
        dut (. cl k
                      (cl k),
             . reset (reset).
             . di
                      (di n),
             en
                      (enable),
             .Io
                      (Ioad),
             . do
                      (count));
//Test
test
         test(.clk
                       (clk),
              . reset (reset),
                       (enable).
              . en
              . di n
                       (di n),
              . I d
                       (Ioad),
              . cnt
                       (count));
i ni ti al
begi n
  $shm_open("waves.shm");
  $shm_probe(tb, "AS");
end
endmodul e
```




■ Figura 5-1 Estructura de un test-bench.

5.2.1 Interfaz de entrada/salida

La descripción del módulo de test comienza con la definición de las señales de interfaz. Éstas deben ser iguales, pero de sentido contrario, a las señales de interfaz del módulo *dut*. La Figura 5-2 muestra la descripción del interfaz del módulo *test* para nuestro ejemplo.

```
modul e test(clk, reset, en, lo, di, do);
//Señal es global es
i nput
                 clk, reset;
//Entradas
i nput
       [7:0]
                 di;
i nput
                 en:
i nput
                 lo:
//Sal i das
output [7:0]
                 do:
         [7:0]
reg
                 do:
endmodul e
```



■ Figura 5-2 Módulo test, definición del interfaz.

5.2.2 Generación de estímulos

Para la generación de estímulos se utilizan los procesos *initial* o *always*. La elección del tipo de proceso viene determinada por las características de las señales a generar. Para aclarar este punto veamos la generación de diferentes señales. Dependiendo de la naturaleza de la señal, éstas se pueden generar de forma síncrona o asíncrona. La generación asíncrona se basa en el uso de retardos para activar y desactivar las señales. La generación síncrona se basa en el uso de eventos, disparados por flancos (normalmente de la señal de reloj) para activar y desactivar las señales. En este último caso hay que hacer notar un detalle muy importante. **Todas las señales que se activen de forma síncrona se harán con un retardo**.

Señal de reset (asíncrona). La Figura 5-3 muestra la generación de una señal de reset de forma asíncrona. Esta señal se inicializa a '0' en tiempo 0. Después de 35 unidades de tiempo se activa a '1' y tras 50 unidades de tiempo, respecto al último evento, se pone de nuevo a '0'.

```
i ni ti al
begi n

reset = 1' b0;

#35

reset = 1' b1;

#50

reset = 1' b0
end
```

- Figura 5-3 Generación de la señal de reset (asíncrona).
- Señal de reset (síncrona). La Figura 5-4 muestra la generación de la señal de reset de forma síncrona. Hay que destacar que la activación/desactivación de esta señal se controla mediante eventos de, en este caso, de la señal de reloj. Tras su inicialización, se activa después de dos flancos de reloj y con un retardo de una unidad de tiempo. Se desactiva al siguiente flanco de reloj.

```
initial
begin
  reset = 1'b0;
  repeat(2)
  @(posedge cl k) #1;
  reset = 1'b1;
  @(posedge cl k) #1;
  reset = 1'b0;
end

reset
```

- Figura 5-4 Generación de la señal de reset (síncrona).
- Señal de reloj. La señal de reloj, por sus características, se genera usando otro tipo de procesos, generalmente always. La Figura 5-5 muestra la generación de una señal de reloj de 5 unidades de tiempo de semiperiodo. Hacer notar que para que la señal de reloj se genere de forma correcta hay que inicializar la variable clk a cero.

- Figura 5-5 Generación de la señal de reloj.
- Señales de control/datos. Al igual que ocurría con el reset, estas señales pueden ser asíncronas o síncronas. En este último caso habrá que tener en cuenta la señal de reloj para generarlas. La Figura 5-6 muestra un test para el contador que estamos desarrollando.

Hay que destacar como en el módulo de test presentado existen dos procesos que se ejecutan en paralelo. El primero de ellos corresponde al *always* para la generación de la señal de reloj. El segundo corresponde al bloque *initial*. Debido a la existencia de un bloque *always* y para poder parar la simulación se hace necesario el uso del comando *\$finish* que, al ejecutarse, para la simulación.

```
//Señal de reloj
always \#`SPER clk = !clk;
//Reset, señal es de control y datos
begi n
  reset = 1' b0;
  #35
  reset = 1'b1;
  en = 1' b0;
 Ιd
       = 1' b0;
 din = 8' b0;
  #50
 reset = 1'b0
//Enable count
 @(posedge) clk) #1;
  en = 1' b1;
//Dejar 30 ciclos contando
  repeat(30)
  @(posedge) clk) #1;
//Deshabilitar contaje durante 10 ciclos
  en = 1' b0;
 repeat(10)
 @(posedge) clk) #1;
//Volvemos a habilitar contaje
 @(posedge) clk) #1;
 en = 1' b1;
//Habilitamos carga de nuevo dato
 @(posedge) clk) #1;
 Id = 1' b1;
 din = 8' h4A;
 @(posedge) clk) #1;
      = 1' b0;
//Esperamos 10 ciclos de reloj y repetimos la operación
//deshabilitando el contaje
  @(posedge) clk) #1;
  en = 1' b0;
 Id = 1' b1;
 din = 8' hF0;
 @(posedge) clk) #1;
  en = 1' b1;
//Habilitamos 30 ciclos de reloj y finalizamos
  repeat(30)
  @(posedge) clk) #1;
  $fi ni sh:
```

■ Figura 5-6 Test del contador cnt.

6 Modelado de memorias en Verilog

Con la intención de facilitar el modelado de memorias, Verilog acepta la declaración de arrays de dos dimensiones. En Verilog las memorias se modelan mediante arrays de registros. Cualquier palabra de la memoria puede ser accedida mediante un índice. El acceso a un determinado bit de una palabra se realiza mediante la declaración de una variable temporal. La sintaxis de la declaración es:

```
reg [wordsi ze: 0] array_name[arraysi ze: 0]
```

Así, para el caso de querer modelar una memoria de 128 palabras de 8 bits, la declaración sería:

```
→ reg [7:0] core[127:0]
```

La Figura 6-1 muestra el modelado de una memoria RAM.

```
module reg_sram (data, q, clk, we, addr);
parameter width = 8;
parameter depth = 128;
parameter addr = 7;

input clk, we;
input [addr-1:0] addr;
inpu [width-1:0] data;
output [width-1:0] q;
wire [width-1:0] q;

reg [width-1:0] core[depth-1:0]

al ways @(posedge clk)
if (we core[addr] <= #1 data;

assign #1 q = core[addr]
endmodule</pre>
```

■ Figura 6-1 Memoria RAM.

6.1 Uso de parámetros

En el ejemplo anterior se ha hecho uso de los parámetros consiguiendo así una memoria parametrizable. La parametrización de un módulo se consigue mediante el uso del token *parameter*. La sintaxis de declaración de un parámetro es:

```
parameter <nombre> = <valor por defecto>
```

Los parámetros pueden especificarse durante la llamada al módulo. En caso de no especificar el parámetro, éste toma el valor por defecto. La muestra dos llamadas al módulo *reg_sram*. La primera de ellas, con valores por defecto, consigue una memoria de 128x8 bits, mientras que la segunda, la memoria es de 1024x16 bits. Los parámetros de llamada al módulo se deben especificar en el mismo orden en que fueron declarados dentro del módulo.

```
reg_sram ram128x8(.data(), .q(), .clk(), .we(), .addr()); //128x8 bits
reg_sram #(16,1024,10)ram1024x16(.data(), .q(), .clk(), .we(), .addr()); //1024x16 bits
```

■ Figura 6-2 Memoria RAM.

7 Operadores en Verilog

Los operadores aritméticos y/o lógicos se utilizan para construir expresiones. Estas expresiones se realizan sobre uno o más operandos. Estos últimos pueden ser nodos, registros constantes, etc..

7.1 Operadores aritméticos

De un operando:

```
"-" a = b - c;
"*" a = b * c;
"/" a = b / c; Resultado: Se devuelve la parte entera de la división
"%*" a = b % c; Resultado: Se devuelve el módulo de la división
```

El resultado del módulo toma el signo del primer operando.

Si algún bit del operando tiene el valor "x", el resultado completo es "x".

Los números negativos se representan en complemento a 2.

7.2 Operadores relacionales

*	"<"	a < b	a es menor que b
*	" > "	a > b	a es mayor que b
*	"<="	a <= b	a es menor o igual que b
-	">="	a >= b	a es mayor o igual que b

El resultado que se devuelve es:

- si la condición no se cumplesi la condición se cumple
- x si alguno de los operandos tiene algún bit a "x"

7.3 Operadores de igualdad

→ "=="	a == b	a es igual a b
* "!="	a != b	a es diferente de b
→ "==="	a === b	a es igual a b, incluyendo "x" y "z"
	a !== b	a es diferente a b. incluvendo "x" v "z"

Los operandos se comparan bit a bit, rellenando con ceros para ajustar el tamaño en caso de que no sean de igual ancho. Estas expresiones se utilizan en condicionales. El resultado es:

- 0 si se cumple la igualdad
- 1 si no se cumple la igualdad
- x únicamente en las igualdades "==" o "!=" si algún operando contiene algún bit a "x" o "z"

7.4 Operadores lógicos

•	<u> </u>	
→ "!"	negación lógica	
* "&&"	AND lógica	
* " "	OR lógica	

Las expresiones con "&&" o "||" se evalúan de izquierda a derecha. Estas expresiones se utilizan en condicionales. El resultado es:

- 0 si la relación es falsa
- 1 si la relación es verdadera
- x si algún operando contiene algún bit a "x" o "z"

7.5 Operadores bit a bit (bit-wise)

☀ "~"	negación	
→ "& "	AND	
→ "["	OR	
. "∧"	OR exclusiva	

Los citados operadores pueden combinarse obteniendo el resto de operaciones, tales como \sim 8 (AND negada), \sim 1 (OR exclusiva negada), etc... El cálculo incluye los bits desconocidos (x) en la siguiente manera:

```
    \begin{array}{rcl}
        -x & = x \\
        0&x & = 0 \\
        1&x & = x&x = x \\
        1|x & = 1 \\
        0|x & = x|x = x \\
        0^{x}x & = 1^{x}x = x^{x}x = x
    \end{array}
```

7.6 Operadores de reducción

* "&" AND Ejemplo: &a Devuelve la AND de todos los bits de a

*	"~&"	AND negada	Igual que el an	terior	
-	" "	OR	Ejemplo: a	Devuelve la OR de todos los bits de a	
-	"~ "	OR negada	Igual que el an	terior	
-	" ^ "	OR exclusiva	Ejemplo: ^a	Devuelve la OR exclusiva de todos los bits de a	
*	"~^"	OR exclusiva r	exclusiva negada Igual que el anterior		

Estos operadores de reducción realizan las operaciones bit a bit sobre un solo operando. Las operaciones negadas operan como AND, OR o EXOR pero con el resultado negado.

7.7 Operadores de desplazamiento

```
* "<<"
           Desplazamiento a izquierda
                                          Ejemplo: a = b << 2;
   ">>"
           Desplazamiento a derecha
                                          Ejemplo: a = b >> 2;
                   Los bits desplazados se rellenan con ceros.
Notas:
```

7.8 Operador de concatenación

```
* "{}"
            Concatenación de operandos. Los operandos se separan por comas
Ejemplos:
                            Si a v c son de 8 bits, el resultado es de 20 bits
           {a,b[3:0],c}
            {3{a}}
                            Es equivalente a {a,a,a}
                            Es equivalente a {b,c,d,c,d,c,d}
            \{b,3\{c,d\}\}
```

Nota: No se permite la concatenación con constantes sin tamaño.

7.9 Operador condicional

El formato de uso de dicho operador es (condición) ? trae expr : false expr Ejemplos: out = (enable) ? a : b: La salida out toma el valor de a si enable está a 1, en caso contrario toma el valor de b

7.10 Precedencia de los operadores

El orden de precedencia de los diferentes operadores es el siguiente:

Operador	Símbolo
Unary, Multiplicación, División, Módulo	+,-,*,%
Suma, Resta, Desplazamientos	+,-,<<,>>
Relación, Igualdad	<,>,<=,>=,==,!=,===
Reducción	8,!8,^,~^, ,~
Lógicos	&&,
Condicional	?:

[■] Figura 7-1 Orden de precedencia de los operadores en Verilog.

Estructuras más comunes

En este apartado se presentan las estructuras más comunes para la descripción de comportamiento en Verilog. A continuación se presentan cada una de ellas por separado indicando, además de un ejemplo, si son sintetizables o no.

Sentencias condicionales if – else

La sentencia condicional if - else controla la ejecución de otras sentencias y/o asignaciones (estas últimas siempre procedurales). El uso de múltiples sentencias o asignaciones requiere el uso de begin - end. La sintaxis de la expresión es:

```
if (condición) //Condición simple
  sentenci as;
if (condición) //Condición doble
 sentenci as:
  sentenci as;
if (condición1) // Múltiples condiciones
  sentenci as;
else if (condición2)
```

```
sentenci as;
....
el se
sentenci as;
```

La siguiente figura muestra un ejemplo de uso del condicional if – else.

```
//Condicional simple
if (enable)
  q<= #1 data;
//Condicional multiple
if (reset == 1'b1)
  count<= #1 8'b0;
else if (enable == 1'b1 && up_en == 1'b1)
  count<= #1 count + 1'b1;
else if (enable == 1'b1 && down_en == 1'b1)
  count<= #1 count - 1'b1;
else
  count<= #1 count;</pre>
```

■ Figura 8-1 Ejemplos de uso de sentencias condicionales.

8.2 Sentencia case

La sentencia case evalúa una expresión y en función de su valor ejecuta la sentencia o grupos de sentencias agrupadas en el primer caso en que coincida. El uso de múltiples sentencias o asignaciones requiere el uso de *begin – end*. En caso de no cubrir todos los posibles valores de la expresión a avaluar, es necesario el uso de un caso por defecto (*default*). Este caso se ejecutará siempre y cuando no se cumplan ninguno de los casos anteriores. La sintaxis de la expresión es:

En el ejemplo de la Figura 8-2 hay que destacar que no se están cubriendo todos los casos ya que no se evalúan los posibles valores de la variable *sel* en estado de alta impedancia (z) o desconocido (x). La sentencia case reconoce tanto el valor z como x como valores lógicos.

```
//Ej empl o
case (sel)
  2' b00: y = i na;
2' b01: y = i nb;
2' b10: y = i nc;
2' b11: y = i nd;
default: $di spl ay("Val or de sel erróneo);
endcase
```

■ Figura 8-2 Ejemplos de uso de sentencia case.

8.3 Sentencia casez y casex

Estas sentencias corresponden a versiones especiales del case y cuya particularidad radica en que los valores lógicos z y x se tratan como valores indiferentes.

- casez: usa el valor lógico z como valor indiferente
- casex: toma como indiferentes tanto el valor z como el valor lógico x

La Figura 8-3 muestra un ejemplo de uso de casez.

■ Figura 8-3 Ejemplo de uso de casez.

8.4 Sentencias de bucle

Todas las sentencias de bucles en Verilog deben estar contenidas en bloques procedurales (*initial* o *always*). Verilog soporta cuatro sentencias de bucles.

8.4.1 Sentencia forever

El bucle forever se ejecuta de forma continua, sin condición de finalización. Su sintaxis es:

♦ forever <sentenci as>

En caso de englobar mas de una sentencia o asignación, éstas se deben incluir entre begin – end.

```
initial
begin
  clk = 0;
  forever #5 clk = !clk;
end
```

■ Figura 8-4 Ejemplo de uso de forever.

8.4.2 Sentencia repeat

El bucle *repeat* se ejecuta un determinado número de veces, siendo este número su condición de finalización. Su sintaxis es:

```
→ repeat (<número>) <sentencias>
```

En caso de englobar mas de una sentencia o asignación, éstas se deben incluir entre begin – end.

```
if (opcode == 10) //Realización de una operación de rotación
  repeat (8) begin
  temp = data[7];
  data = {data <<1, temp};
end</pre>
```

Figura 8-5 Ejemplo de uso de repeat.

8.4.3 Sentencia while

El bucle *while* se ejecuta mientras la condición que evalúa sea cierta. La condición que se especifica expresa la condición de ejecución del bucle. Su sintaxis es:

```
while (<expresión>) <sentencias>
```

En caso de englobar mas de una sentencia o asignación, éstas se deben incluir entre begin – end.

```
loc = 0;
if (data = 0)) //Ej emplo de cálculo del bit más significativo
loc = 32;
else while (data[0] == 1'b0) begin
loc = loc + 1;
data = data >> 1;
end
```

■ Figura 8-6 Ejemplo de uso de while.

8.4.4 Bucle for

El bucle for es similar a aquellos utilizados en los lenguajes de programación. Su sintaxis es:

```
♣ for (<valor inicial>, <expresión>, <incremento>) <sentencias>
```

En caso de englobar mas de una sentencia o asignación, éstas se deben incluir entre begin – end.

```
for (i=0, i<64, i=i+1)) //Inicialización de memoria RAM ram[i] = 0;
```

■ Figura 8-7 Ejemplo de uso de for.

9 Directivas de compilación

Verilog ofrece una serie de directivas de compilación que permiten, entre otras cosas, obtener diferentes códigos a partir de una única descripción. A continuación se detallan las más comunes. La sintaxis para la definición de una directiva es:

`directiva <nombre> <valor>

9.1 Define

La directiva define permite definir un valor. Ejemplo:

```
`defi ne TD 1
....
assign #`TD q = data_out;
```

■ Figura 9-1 Ejemplo de definición y uso de la directiva define.

9.2 Include

La directiva define permite incluir un fichero. En este caso, el fichero a incluir puede contener, por ejemplo, la definición de otros módulos.

```
`include "modulos.v"
```

■ Figura 9-2 Ejemplo de definición de la directiva include.

9.3 Ifdef - else - endif

La directiva *ifdef* permite compilar un código siempre y cuando se haya definido el símbolo al que hace referencia.

```
`define SUMA
...
```

```
al ways @(posedge clk or posdeg reset)
if (reset) data <= #1 0;
el se
`ifdef SUMA
data <= #1 a + b;
`el se
data <= #1 a - b;
`endif</pre>
```

■ Figura 9-3 Ejemplo de definición de la directiva ifdef – else - endif.

En el ejemplo anterior el resultado de la compilación será la asignación de a + b a data ya que el símbolo SUMA ha sido definido previamente.

9.4 Timescale

La directiva *timescale* permite definir las unidades de tiempo con las que se va a trabajar. La sintaxis de esta directiva es:

* `timescale <unidad de tiempo> / <resolución>

```
`timescale 1ns /100ps //Definimos el nanosegundo como unidad de tiempo.
...
a = #1 b + c; //La asignación tiene lugar tras 1 nanosegundo
```

• Figura 9-4 Ejemplo de definición de la directiva timescale.

10 Funciones del sistema

Verilog ofrece una serie de funciones específicas. Estas funciones no son sintetizables y su uso está enfocado a la construcción de *testbench*. Sin embargo, existen directivas que permiten el uso de estas funciones en el código RTL. Estas directivas no se tratan en el presente turorial. Como nota común destacar que todas las funciones en Verilog comienzan con el carácter \$. A continuación se muestran algunas de las funciones más comunes. Todas las unciones deben estar declaradas dentro de un bloque.

- \$time: Devuelve el tiempo actual de la simulación. Ejemplo: A = \$ti me;
- \$display: Esta función imprime, en el momento de ejecutarse, en pantalla un mensaje. Se puede añadir, además, una lista de variables. El mensaje debe ser declarado entre "", seguido de la lista de variables a imprimir. Al final del mensaje se introduce un retorno de carro y avance de línea. Ejemplo:

```
$di spl ay ("Ti empo: %d, Val or: %h, %o, %b", $ti me, data);
%b = binario; %o = octal; %h = hexadecimal; %d = decimal;
%c = carácter: %s = cadena de caracteres:
```

\$monitor: Esta función tiene la misma sintaxis que \$display. Se utiliza para sacar por pantalla un mensaje pero siempre que cambie una de las variables de su lista de variables. Su lectura se realiza una única vez y el mensaje se imprime cada vez que varía el valor de alguna de sus variables. Ejemplo:

```
$monitor ("Input: %d, Valor: %h, %o, %b", in, data); //Se imprime el mensaje
cada vez que varía in o data
```

- \$monitoroff: Esta función detiene la monitorización de variables que se ejecuta debido al comando \$monitor. Ejemplo: \$moni toroff:
- \$monitoron: Esta función habilita la monitorización de variables deshabilitada al ejecutar \$monitoroff. Ejemplo: \$moni toron;
- * **\$fopen**: Esta función permite abrir un fichero, devolviendo, sobre una variable definida como integer el identificador del fichero (file_id). Ejemplo:

```
id = $fopen("hola.txt"); //"id" debe estar definido como integer. Se crea el
fichero "hola.txt"
```

\$fclose: Esta función permite cerrar un fichero. El fichero a cerrar se especifica mediante el identificador. Ejemplo:

- \$fclose(id):
- ▶ **\$fdisplay**: Esta función imprime, en el momento de ejecutarse, en un fichero un mensaje. Se puede añadir, además, una lista de variables. El mensaje debe ser declarado entre "", seguido de la lista de variables a imprimir. Al final del mensaje se introduce un retorno de carro y avance de línea. Ejemplo:

```
$fdisplay (file_id, "Tiempo: %d, Valor: %h, %o, %b", $time, data);
```

\$write: Esta función es idéntica al \$display pero no introduce avance de línea ni retorno de carro. Ejemplo:

```
$write ("Tiempo: %d, Valor: %h, %o, %b", $time, data);
```

\$fdisplay: Esta función es idéntica al \$fdisplay pero ero no introduce avance de línea ni retorno de carro. Ejemplo:

```
$fwrite (file_id, "Tiempo: %d, Valor: %h, %o, %b", $time, data);
```

11 Tareas en Verilog

Las tareas son usadas en la mayor parte de los lenguajes de programación, conocidas comúnmente como procedimientos o subrutinas. Las tareas tienen la finalidad de reducir el código del diseño y sus llamadas se realizan en tiempo de compilación. Las tareas ofrecen la posibilidad de permitir parámetros de entrada y/o salida usando para ello nodos declarados en el módulo que realiza las llamadas. Las tareas:

- Se definen en el módulo en el que se utilizan, si bien pueden estar definidas en un fichero aparte y ser incluidas mediante la directiva include de Verilog.
- Pueden incluir retardos del tipo #delay, posedge o negedge.
- Pueden tener cualquier número de entradas/salidas.
- La definición de entradas y/o salidas marcan el orden en que éstas deben pasarse a la tarea.
- Las variables que se declaran dentro de una tarea son locales a dicha tarea.
- Las tareas pueden usar y/o asignar valores a cualquier señal declarada como global en el diseño.
- Una tarea puede llamar a otra tarea o función.
- Pueden utilizarse para modelar tanto lógica combinacional como secuencial.
- La llamada a una tarea no se puede realizar dentro de una expresión.

11.1 Sintaxis y llamada a una tarea

La sintaxis de una tarea es la que se muestra en la siguiente figura.

```
//Nombre de la tarea
task <name>
                                               task logic_oper;
inputs;
               //Entradas
                                               input [7:0] numa;
outputs;
               //Sal i das
                                               input [7:0] numb;
                                               output [7:0] out_and;
<i nternal >;
              //Variables internas
                                               output [7:0] out_or;
begi n
                                               begi n
                                                 out_and = numa & numb;
 código de la tarea;
end
                                                 out_or = numa | numb;
endtask
                                               end
                                               endtask
```

■ Figura 11-1 Descripción de una tarea. Ejemplo de definición de una tarea.

La Figura 11-2 muestra una posible llamada a la función declarada en el ejemplo anterior.

```
modul e operador(a, b);
i nput [7:0] a, b;
reg [7:0] aandb;
reg [7:0] aorb;
...
al ways @( a or b)
l ogi a_oper(a, b, aandb, aorb);
...
```

endmodul e

■ Figura 11-2 Ejemplo de llamada a una tarea.

12 Funciones en Verilog

Una función en Verilog se asemeja a una tarea con las siguientes salvedades:

- No pueden incluir elementos de retardo.
- Pueden tener cualquier número de entradas pero sólo una salida.
- Solo se pueden utilizar para modelar lógica combinacional.
- Una función puede llamar a otra función pero no a una tarea.

12.1 Sintaxis y llamada a una función

La sintaxis de una función es la que se muestra en la siguiente figura.

```
function <name> //Nombre de la función
i nputs; //Entradas i nput [7:0] numa;
i nput [7:0] numb;
<internal>; //Variables internas begin
código de la función;
end
endfunction

function logic_oper;
i nput [7:0] numb;
begin
logic_oper = numa & numb;
end
endfunction
```

■ Figura 12-1 Descripción de una función. Ejemplo de definición de una función.

La Figura 12-2 muestra una posible llamada a la función declarada en el ejemplo anterior.

```
modul e operador(a, b);
i nput [7:0] a, b;
wi re [7:0] aandb;
...
assi gn aandb = l ogi a_oper(a, b);
...
endmodul e
```

■ Figura 12-2 Ejemplo de llamada a una función.