2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores Tema 4

Lección 13. Procesamiento VLIW

Material elaborado por los profesores responsables de la asignatura: Julio Ortega - Mancia Anguita

Licencia Creative Commons @ 060









Bibliografía

AC A PTC

Fundamental

➤ Capítulo 5. J. Ortega, M. Anguita, A. Prieto. *Arquitectura de Computadores*. Thomson, 2005. ESIIT/C.1 ORT arq

Complementaria


Sima and T. Fountain, and P. Kacsuk.
Advanced Computer Architectures: A Design Space
Approach. Addison Wesley, 1997. ESIIT/C.1 SIM adv

Contenido de la Lección 13

AC SO PIC

- Características generales y motivación (ILP hardware vs. ILP software)
- Planificación estática
- Procesamiento especulativo

Características generales de los procesadores VLIW II



Motivación: ILP Hardware vs ILP Software



ILP intensivo en Hardware

- Capaz de tener en cuenta los eventos que se producen dinámicamente durante la ejecución
- Mayor portabilidad de los códigos entre plataformas y mejor aprovechamiento de la memoria

ILP intensivo en Software

- Capaz de aprovechar la mayor visibilidad del código que tiene el compilador
- Mayor simplicidad en el hardware y menor consumo de energía



Los procesadores VLIW representan la tendencia hacia el uso de un hardware lo más sencillo posible y la responsabilidad del compilador en la extracción del máximo ILP

Contenido de la Lección 13

AC MATC

- Características generales y motivación (ILP hardware vs. ILP software)
- > Planificación estática
- Procesamiento especulativo


El papel del Compilador



de saltos....

Planificación estática
Necesita asistencia del compilador, que
puede realizar renombrados,
reorganizaciones de código, etc., para
mejorar el uso de los recursos
disponibles, el esquema de predicción

Planificación dinámica
Requiere menos asistencia del
compilador pero más coste hardware.
Facilita la **portabilidad** del código entre
la misma familia de procesadores



El compilador construye paquetes de instrucciones (ventanas de emisión) sin dependencias, de forma que el procesador no necesita comprobarlas explícitamente.

Planificación Estática I



```
for (i = 1000 ; i > 0 ; i = i - 1)
 x[i] = x[i] + s;
```



```
loop: Id f0, 0(r1) ; r1=i, f4<-M[0+r1]
addd f4, f0, f2 ; f2=s, f4<-f0+f2
sd f4, 0(r1) ; M[0+r1]<-f4
subui r1, r1, #8 ; r1<-r1-8
bne r1, loop ; salto si no 0
```

Existen dependencias RAW entre cada dos instrucciones consecutivas, y además existe una instrucción de salto que controla el final del bucle:

Parece que no se puede aprovechar mucho ILP

Planificación Estática II

AC MATC

Suponiendo que hay suficientes unidades funcionales para la suma, y que **cuando hay dependencias de tipo RAW** (las de tipo WAW y WAR las puede evitar el compilador mediante renombrado) los retardos introducidos


Co.	Lat.
FP	3
St	2
FP	1
St	0
Br	1
_	1
	FP St FP St

Instr. que produce el resultado	Instr. que usa el resultado	Latencia
Operación FP	Operación FP	3
Operación ALU	Store	2
Load	Operación FP	1
Load	Store	0

	Opción 1 (Sin desenrollar)	Opción 2 (Sin desenrollar)	Ciclos
loop	ld f0,0(r1)	Id f0,0(r1)	1
	<u>1</u>	z subui r1,r1,#8 √ ¹ ; r1<-r1-8	2
	addd f4,f0,f2	addd f4,f0,f2	3
			4
	/2	bne r1,loop 2	5
	sd f4,0(r1) ; f4<-M[0+r1]	sd f4,8(r1) 1; f4<-M[8+r1]	6
	subui r1,r1,#8		7
	<u>+</u> 1		8
	bne r1,loop		9
	<i>\frac{1}</i>		10

Planificación Estática III





FX/BR FP L/S
Instrucción VLIW

La arquitectura VLIW no ganaría nada frente a la opción 2 del bucle sin desenrollar. Además, se necesitarían 12 palabras en el código VLIW frente a las 5 que se utilizaría en la codificación escalar.

Pr.	Co.	Lat.
FP	FP	3
ALU	St	2
Ld	FP	1
Ld	St	0
Fx	Br	1
Br	-	1

Planificación estática local y global


AC A PTC

Planificación local:

actúa sobre un bloque básico (mediante desenrollado de bucles y planificación de las instrucciones del cuerpo aumentado del bucle).

Planificación global:

actúa considerando bloques de código entre instrucciones de salto.



Planificación Estática Local

AC N PTC

Desenrollado de bucles:


- Al desenrollar un bucle se crean bloques básicos más largos, lo que facilita la planificación local de sus sentencias
- > Además de disponer de más sentencias, éstas suelen ser independientes, ya que operan sobre diferentes datos

Segmentación software (software pipelining):


- Se reorganizan los bucles de forma que cada iteración del código transformado contiene instrucciones tomadas de distintas iteraciones del bloque original
- > De esta forma se separan las **instrucciones dependientes** en el bucle original entre **diferentes iteraciones** del bucle

Planificación Estática con Desenrollado de Bucles I











Existen dependencias RAW entre cada dos instrucciones consecutivas, y además existe una instrucción de salto que controla el final del bucle: Parece que no se puede aprovechar mucho ILP

```
loop:
          ld
                    f0, 0(r1)
                    f6, -8(r1)
          ld
          ld
                    f10, -16(r1)
          ld
                    f14, -24(r1)
                    f18, -32(r1)
          ld
                    f4, f0, f2
          addd
                    f8, f6, f2
          addd
          addd
                    f12, 10, f2
          addd
                    f16, f14, f2
          addd
                    f20, f18, f2
                    f4, 0(r1)
          sd
                    f8, -8(r1)
          sd
                    f12, -16(r1)
          sd
                    f16, -24(r1)
          sd
                    f20, -32(r1)
          sd
          subui
                    r1, r1, #40
                    r1, loop
          bne
```

El desenrollado pone de manifiesto un mayor paralelismo ILP

Planificación Estática con Desenrollado de Bucles II


AC	9	PT	C
----	---	----	---

	Instrucción Entera	a Instrucción FP	Load/Store	Ciclo
loop			ld f0, 0(r1)	1
		1/	7 ld f6, 0(r1)	2
		addd f4, f0, f2	ld f10, −16(r1)	3
		addd f8, f6, f2	ld f14, -24(r1)	4
		addd f12, f10, f2	ld f18, –32(r1)	5
		addd f16, f14, f2	sd f4, 0(r1)	6
	subui r1, r1, #40	addd f20, f18, f2	sd f8, –8(r1)	7
	1		sd f12, 24(r1)	8
	bne r1, loop		sd f16, 16(r1)	9
	1 1		sd f20, 8(r1)	10
	Slot 1	Slot 2	Slot 3	


Se tardarían 10x(1000/5)=2000 ciclos, frente a los 10x1000=10000 ó 6x1000=6000 ciclos del bucle sin desenrollar.


Planificación Estática con Segmentación Software I











nuevo bucle

loop:	sd	f4, 16(r1)	
	addd	f4, f0, f2	
	ld	f0, 0(r1)	
	subui	r1, r1,#8	
	bne	r1, loop	



bucle original

pucie orig	IIIai	
Iter. i:	ld addd sd	f0, 16(r1) f4, f0, f2 f4, 16(r1)
Iter. i+1:	ld addd sd	f0, 8(r1) f4, f0, f2 f4, 8(r1)
Iter. i+2:	<i>Id</i> addd sd	f0, 0(r1) f4, f0, f2 f4, 0(r1)

Planificación Estática con Segmentación Software II



	Instrucción Ente	ra Instrucción FP	Load/Store	Ciclo
loop		addd f4,f0,f2	sd f4,16(r1)	1
	subui r1,r1,#8		ld f0,0(r1)	2
	1			3
	bne r1,loop			4
	1			5
	Slot 1	Slot 2	Slot 3	

- Se tardarían 5x1000=5000 ciclos (algunos más si se consideran las instrucciones previas al inicio del bucle con segmentación software y las posteriores al final del bucle).
- Si se desenrolla este bucle ya segmentado, se pueden mejorar mucho más las prestaciones.

Pr.	Co.	Lat.	
FP	FP	3	
ALU	St	2	
Ld	FP	1	
Ld	St	0	
Fx	Br	1	
Br	-	1	
escalar			

Planificación Estática con Segmentación Software II



	Instrucción Ente	ra Instrucción FP	Load/Store	Ciclo
loop	subui r1,r1,,#8	addd f4,f0,f2	sd f4,16(r1)	1
	<u>'</u> 1		ld f0, <mark>8</mark> (r1)	2
	bne r1,loop			3
	i 1			4
				5
	Slot 1	Slot 2	Slot 3	

- Se tardarían 5x1000=5000 ciclos (algunos más si se consideran las instrucciones previas al inicio del bucle con segmentación software y las posteriores al final del bucle).
- Si se desenrolla este bucle ya segmentado, se pueden mejorar mucho más las prestaciones.

Pr.	Co.	Lat.
FP	FP	3
ALU	St	2
Ld	FP	1
Ld	St	0
Fx	Br	1
Br	-	1
escalar		


Planificación estática global

AC SO PIC

- La planificación global mueve código a través de los saltos condicionales (que no correspondan al control del bucle)
- Se parte de una estimación de las frecuencias de ejecución de las posibles alternativas tras una instrucción de salto condicional
- > Apoyo para facilitar la planificación global:
 - Instrucciones con predicado y
 - > Especulación

Instrucciones de Ejecución Condicional







bnez r1, L ; r1 es A add r2, r3, 0 ; r3=T -:



cmovz r2, r3, r1

Si se verifica la condición en el último operando (r1=0 en este caso) se produce el movimiento entre los otros dos operandos (r2 ← r3)



$$r2 \leftarrow r1$$

 $r2 \leftarrow -r1$ (condicional a que $r1 < 0$)

Ej cmov

Instrucciones con Predicado I

AC A PIC

Ejemplo de Ejecución VLIW (con dos slots

if (a && b)
$$j = j + 1$$
;
else if (c) $k = k + 1$;
else $k = k - 1$;
 $i = i + 1$;



ts)	a && b == 1?	no
si	si de ==	= 1? no
j = j + 1	k = k + 1	k = k - 1
	i = i + 1	

Slot 1	Slot 2
[1]	[2]
[3]	[4]
[5]	[10]
[7]	[6]
[8]	[9]



Se eliminan todos los saltos. Las dependencias de control pasan a ser dependencias de datos



[1]	P1, $P2 = cmp (a==0)$	
[2]	P3 = cmp (a!=a)	(pone P3 a 0)
[3]	P4 = cmp (a!=a)	(pone P4 a 0)
[4]	P5 = cmp (a!=a)	(pone P5 a 0)
[5] <p2></p2>	P1, $P3 = cmp (b==0)$	(Si a=1)
[6] <p3></p3>	add j, j, 1	(Si a=1 y b=1)
[7] <p1></p1>	P4, P5 = cmp (c!=0)	(Si a=0 ó b=0)
[8] <p4></p4>	add k, k, 1	(Si c=1)
[9] <p5></p5>	sub k, k, 1	(Si c=0)
[10]	add i, i, 1	

Cerrojo simple en Itanium (consistencia de liberación) con Compare&Swap

```
AC NATC
  lock:
                                  //lock(M[lock])
                                                                        Compare&Swap
                                 // cmpxchg compara con ar.ccv
    mov ar.ccv = 0
                                 // que es un registro de propósito específico
    mov r2 = 1
                                 // cmpxchg utilizará r2 para poner el cerrojo a 1
                                 // se implementa espera ocupada
  spin:
    ld8 r1 = [lock] ;;
                            // carga el valor actual del cerrojo en r1
    cmp.eq p1,p0 = r1, r2; // si r1=r2 entonces cerrojo está a 1 y se hace p1=1
    (p1) br.cond.spnt spin ;; // si p1=1 se repite el ciclo; spnt indica que se
                           // usa una predicción estática para el salto de "no tomar"
    cmpxchg8.acq r1 = [lock], r2;; //intento de adquisición escribiendo 1
                           // IF [lock]=ar.ccv THEN [lock]\leftarrowr2; siempre r1\leftarrow[lock]
    cmp.eq p1, p0 = r1, r2 // \sin r1! = r2 (r1=0) = > cer. era 0 y se hace p1=0
    (p1) br.cond.spnt spin ;; // si p1=1 se ejecuta el salto
                                                                           Consistencia
                                                                           de liberación
                                //unlock(M[lock])
  unlock:
          st8.rel [lock] = r0;; //liberar asignando un 0, en Itanium r0 siempre es 0
```

Instrucciones con Predicado II

AC A PTC

- > Reducen el número de saltos condicionales. Esto es bastante importante, sobre todo si no hay una opción más frecuente que otra en el salto.
- El uso general de predicados es muy útil en planificación global ya que puede eliminar todos los saltos condicionales que no sean de control de bucle (facilita la planificación de traza y la construcción de superbloques)
- Las instrucciones de movimiento condicional de datos son las más utilizadas, aunque pueden ser ineficientes si se dispone sólo de ellas para transformar trozos de código largos que dependen de saltos.
- Instrucciones de movimiento condicional: MIPS, Alpha, SPARC, IA-32 (Pentium)
- Uso generalizado de predicados: IA-64
- Hay arquitecturas que permiten uso general de predicados (full predication): la ejecución de cualquier instrucción está controlada por un predicado. Ej: ARM (es segmentado pero no es VLIW).

Para ampliar ...

AC A PTC

- Páginas Web:
 - http://www.research.ibm.com/vliw (Investigación sobre VLIW en IBM).
- Artículos de Revistas:
 - ➤ Fisher, J.A.: "Very Long Instruction Word Architectures and ELI-512". Proc. 10th Symp. On Computer Architecture, pp.140-150, 1983. (Aparece el término VLIW).
 - > Rau, B.R.; et al.: "The Cydra 5 departamental supercomputer: design philosophies, decisions, and tradeoffs". IEEE Computers, pp.22-34, 22:1, 1989.

Para ampliar ...

AC A PTC

Páginas Web:

- http://www.cs.ucsd.edu/classes/sp00/cse231/mdes.pdf (artículo sobre compiladores para VLIW y EPIC)
- http://www.compilerconnection.com/index.html
 (página bastante completa con información relativa a compiladores: compañías, investigación, grupos de noticias,...)

Artículos de Revistas:

- ➤ Lam, M.: "Software Pipelining: An effective scheduling technique for VLIW processors". Proc. ACM SIGPLAN Conf. Prog. Lang. Design and Implementation, pp.318-328, 1988.
- Wilson, R.P.; Lam, M.: "Efficient context-sensitive pointer analysis for C programs". Proc. ACM SIGPLAN Conf. Prog. Lang. Design and Implementation, pp.1-12, 1995.
- Mahlke, S.A., et al.: "Sentinel Scheduling for VLIW and superscalar processors". Proc. 5th Conf. On Architectural Support for Prog. Languages and Operating Systems, pp.238-247, 1992.