

2º curso / 2º cuatr.  
Grado en  
Ing. Informática

# Arquitectura de Computadores

## Tema 3

### Lección 9. Consistencia del sistema de memoria

Material elaborado por los profesores responsables de la asignatura:  
Mancia Anguita – Julio Ortega

*Licencia Creative Commons*



ugr

Universidad  
de Granada

ETSIIT

Escuela Técnica Superior  
de Ingenierías Informática  
y de Telecomunicación



ATC

Departamento de Arquitectura  
y Tecnología de Computadores  
UNIVERSIDAD DE GRANADA



# Lecciones

- Lección 7. Arquitecturas TLP
- Lección 8. Coherencia del sistema de memoria
- Lección 9. Consistencia del sistema de memoria
  - Concepto de consistencia de memoria
  - Consistencia secuencial
  - Modelos de consistencia relajados
- Lección 10. Sincronización

# Objetivos Lección 9

- Explicar el concepto de consistencia.
- Distinguir entre coherencia y consistencia.
- Distinguir entre el modelo de consistencia secuencial y los modelos relajados.
- Distinguir entre los diferentes modelos de consistencia relajados.

# Bibliografía Lección 9

## ➤ Fundamental

- Secc. 10.2. J. Ortega, M. Anguita, A. Prieto. “Arquitectura de Computadores”. ESII/C.1 ORT arq

# Contenido Lección 9

- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados

# Consistencia de memoria

Modelo de consistencia de memoria Software

C con PThread

C con OpenMP

HPF

Herramientas de programación

Lenguaje ensamblador

Modelo de consistencia de memoria Hardware

Sistema de memoria

- Especifica (las restricciones en) **el orden** en el cual las **operaciones de memoria** (lectura, escritura) deben **parecer** haberse realizado (operaciones a las mismas o distintas direcciones y emitidas por el mismo o distinto proceso/procesador)
- La coherencia sólo abarca operaciones realizadas por múltiples componentes (proceso/procesador) en una misma dirección

# Contenido Lección 9


- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados

# Consistencia secuencial (SC)

- SC es el modelo de consistencia que espera el programador de las herramientas de alto nivel
- SC requiere que:
  - Todas las operaciones de un único procesador (thread) parezcan ejecutarse en el orden descrito por el programa de entrada al procesador (**orden del programa**)
  - Todas las operaciones de memoria parezcan ser ejecutadas una cada vez (**ejecución atómica**) -> serialización global



# Consistencia Secuencial




- SC presenta el sistema de memoria a los programadores como una **memoria global** conectada a todos los procesadores a través un **conmutador central**

# Consistencia Secuencial


<p>Inicialmente <math>k1=k2=0</math></p> <p><b><u>P1</u></b>  <math>k1=1;</math>          if (<math>k2=0</math>) {              Sección crítica          };</p>		<p><b><u>P2</u></b>  <math>k2=1;</math>          if (<math>k1=0</math>) {              Sección crítica          };</p>	<p>1</p> <p>¿Qué espera el programador?</p>
<p><b><u>P1</u></b>  <math>A=1;</math></p>	<p>Inicialmente</p> <p><b><u>P2</u></b>          if (<math>A=1</math>)              <math>B=1;</math></p>	<p><math>A=B=0</math></p> <p><b><u>P3</u></b>          if (<math>B=1</math>)              <math>reg1=A;</math></p>	<p>2</p> <p>¿Qué espera el programador que se almacene en reg1 si llega a ejecutarse <math>reg1=A</math>?</p>
<p>Inicialmente <math>A=0</math></p> <p><b><u>P1</u></b>  <math>A=1;</math>  <math>k=1;</math></p>		<p><b><u>P2</u></b>          while (<math>k=0</math>) {};          copia=A;</p>	<p>3</p> <p>¿Qué espera el programador que se almacene en copia?</p>

# Ejemplo de Consistencia Secuencial



# ¿Qué puede ocurrir en el computador?

3



No se garantiza el orden  $W \rightarrow W$

# Contenido Lección 9

- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados

# Modelos de consistencia relajados

- Difieren en cuanto a los requisitos para garantizar SC que relajan (los relajan para incrementar prestaciones):
  - Orden del programa:
    - Hay modelos que permiten que se relaje en el código ejecutado en un procesador el orden entre dos acceso a distintas direcciones ( $W \rightarrow R$ ,  $W \rightarrow W$ ,  $R \rightarrow RW$ )
  - Atomicidad:
    - Hay modelos que permiten que un procesador pueda ver el valor escrito por otro antes de que este valor sea visible al resto de los procesadores del sistema
- Los modelos relajados comprenden:
  - Los órdenes de acceso a memoria que no garantiza el sistema de memoria (tanto órdenes de un mismo procesador como atomicidad en las escrituras).
  - Mecanismos que ofrece el hardware para garantizar un orden cuando sea necesario.

# Ejemplos de modelos de consistencia hardware relajados

Modelo	Orden relajado			Lec. anticipada		Mecanismos (instrucciones) para garantizar orden global
	W→R	W→W	R→RW	de_otro	propia	
<b>TSO</b>	Si				Si	lect-modif.-escrit. atómica (l-m-e)
<b>PC</b>	Si			Si	Si	Inst. serialización, l-m-e
<b>PSO</b>	Si	Si			Si	l-m-e, STBAR
<b>WO</b>	Si	Si	Si		Si	sincronización
<b>RCsc</b>	Si	Si	Si		Si	Adquisición, liberación, l-m-e
<b>RCpc</b>	Si	Si	Si	Si	Si	Adquisición, liberación, l-m-e
<b>Alpha</b>	Si	Si	Si		Si	MB, WMB
<b>RMO</b>	Si	Si	Si		Si	MEMBAR
<b>PowerPC</b>	Si	Si	Si	Si	Si	SYNC, ISYNC
<b>Itanium</b>	Si	Si	Si		Si	LD.ACQ, ST.REL, MF, l-m-e

Sigue la tabla de Adve y Gharachorloo en (biblioteca ugr) <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=546611&isnumber=11956>

# Consistencia secuencial

<p>Inicialmente <math>k1=k2=0</math></p> <p><b><u>P1</u></b>  <math>k1=1;</math>          if (<math>k2=0</math>) {              Sección crítica          };</p>		<p><b><u>P2</u></b>  <math>k2=1;</math>          if (<math>k1=0</math>) {              Sección crítica          };</p>	<p>NO se comporta como SC los que relajan el orden <math>W \rightarrow R</math></p> <p>1</p>
<p><b><u>P1</u></b>  <math>A=1;</math></p>	<p>Inicialmente</p> <p><b><u>P2</u></b>          if (<math>A=1</math>)              <math>B=1;</math></p>	<p><math>A=B=0</math></p> <p><b><u>P3</u></b>          if (<math>B=1</math>)              <math>reg1=A;</math></p>	<p>NO se comporta como SC los que no garantizan atomicidad</p> <p>2</p>
<p>Inicialmente <math>A=0</math></p> <p><b><u>P1</u></b>  <math>A=1;</math>  <math>k=1;</math></p>		<p><b><u>P2</u></b>          while (<math>k=0</math>) {};          copia=A;</p>	<p>NO se comporta como SC los que relajan el orden <math>W \rightarrow W \text{ o } R \rightarrow R</math></p> <p>3</p>



# Modelo que relaja W->R

- Permiten que una lectura pueda adelantar a una escritura previa en el orden del programa; pero evita dependencias RAW
  - Lo implementan los sistemas con buffer de escritura para los procesadores (el buffer evita que las escrituras retarden la ejecución del código bloqueando lecturas posteriores)
  - Generalmente permiten que el procesador pueda leer una dirección directamente del buffer (leer antes que otros procesadores una escritura propia)
- Para garantizar un orden correcto se pueden utilizar instrucciones de serialización
- Hay sistemas en los que se permite que un procesador pueda leer la escritura de otro antes que el resto de procesadores (acceso no atómico)
  - Para garantizar acceso atómico se puede utilizar instrucciones de lectura-modificación-escritura atómicas

# Modelo que relaja $W \rightarrow R$ y $W \rightarrow W$


- Tiene buffer de escritura que permite que lecturas adelanten a escrituras en el buffer
- Permiten que el hardware solape escrituras a memoria a distintas direcciones, de forma que pueden llegar a la memoria principal o a caches de todos procesadores fuera del orden del programa.
- En sistemas con este modelo se proporciona hardware para garantizar los dos órdenes. Los sistemas con Sparc implementa un modelo de este tipo.
- Este modelo no se comporta como SC en el siguiente ejemplo:

<b><u>P1</u></b> A=1; k=1;	<b><u>P2</u></b> while (k=0) {}; copia=A;
----------------------------------	---

# Modelo de ordenación débil


- Relaja W→R, W→W y R→RW
- Si S es una operación de sincronización (liberación o adquisición), ofrece hardware para garantizar el orden:
  - S→WR
  - WR→S
- PowerPC implementa un modelo basado en ordenación débil

```
for (i=iproc ; i<n ; i=i+nproc) ①  
    sump = sump + a[i];  
lock(k);  
    sum = sum + sump;    /* SC */ ②  
unlock(k);  
... ③
```



# Consistencia de liberación

- Relaja  $W \rightarrow R$ ,  $W \rightarrow W$  y  $R \rightarrow RW$
- Si SA es una operación de adquisición y SL de liberación, ofrece hardware para garantizar el orden:
  - **SA**->**WR** y **WR**->**SL**
- Sistemas con Itanium implementan un modelo de consistencia de liberación



# Para ampliar ...

## ➤ Artículos en revistas

- Adve, S.V.; Gharachorloo, K.; , "Shared memory consistency models: a tutorial," *Computer* , vol.29, no.12, pp.66-76, Dec 1996. Disponible en (biblioteca ugr):  
<http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=546611&isnumber=11956>