
### ARM - Cortex M

# 2.4. Pamäťový model

Cortex-M3 procesor je štandardizované mikropočítačové jadro a ako také má dobre definovaný pamäťový model. Má 32 bitovú adresnú zbernicu. Tým je daná veľkosť pamäte, ktorú môže procesor používať. (1 adresa adresuje 1 Byte)

32 bitov => 
$$2^{32}$$
 adries =>  $2^{32}$ B =  $2^{2}.2^{10}.2^{10}.2^{10}$ B =  $2^{2}.2^{10}.2^{10}$ KB =  $2^{2}.2^{10}$ MB = $2^{2}$ GB = 4GB

Obsahuje 4GB adresovateľného pamäťového priestoru.



Obrázok 12: Pamäťový model

Programovanie 3. ročník 11 Spracovala: Anna Csóková

### ARM – Cortex M

4GB pamäťového priestoru má určené oblasti pre kód, SRAM, periférie, externú pamäť a periférie a pre Cortex systémové registre. Tento pamäťový model je spoločný pre všetky zariadenie s jadrom Cortex.

**CODE** region – 0,5GB – oblasť vykonateľného programového kódu. Môžu tu byť vkladané aj data – napr. konštanty. V tejto časti pamäte modelu býva interná FLASH pamäť.

**SRAM** region – 0,5GB – oblasť pre spracovávané dáta.

**Peripheral** region – 0,5 GB – všetky užívateľské periférie poskytnuté výrobcom mikropočítačového systému sú zaradené do tejto oblasti.

SRAM aj Peripheral region obsahujú 1MB bitovo adresovateľnej pamäte používanej techniku, ktorú nazývame bit-banding.

External RAM region – 1GB –externú RAM pamäť – oblasť, ktorá je určená pre dáta.

Vykonávaný programový kód môže byť uložený v CODE, SRAM aj v External RAM, ale odporúča sa ho ukladať v oblasti CODE, pretože procesor má oddelené zbernice, ktoré umožňujú vyberať inštrukcie a pristupovať k dátam súčasne. Teda program vykonávaný zo SRAM alebo external RAM regionu beží pomalšie, lebo inštrukcie sa prenášajú inou zbernicou.

Private Peripheral Bus – obsahuje NVIC, systémový časovač a systémový riadiaci blok.

# 2.4.1. Pamäťové regióny, typy a atribúty

Z obrázka pamäťového modelu vidieť, že pamäť je rozdelená do jednotlivých regiónov. Každý región má definovaný typ pamäte a niektoré regióny majú prídavné pamäťové atribúty.

#### Typy pamätí:

- Normal procesor môže preusporiadať poradie transakcií z dôvodu efektivity alebo vykonať špekulatívne čítanie ( používa sa pre programový kód a dáta)
- Device procesor zachováva porade transakcií relatívne voči iným transakciám do Device
- Strongly-ordered procesor zachováva porade transakcií vzhľadom na všetky ostatné transakcie

Atribút Execute Never (XN) – procesor zabráni načítaniu inštrukcií z regiónu XN.

## **ARM – Cortex M**

Table 13. Memory access behavior

mane ter memer, messes membres.			
Memory region	Memory type	XN	Description
Code	Normal <sup>(1)</sup>	-	Executable region for program code. Can also put data here.
SRAM	Normal <sup>(1)</sup>	-	Executable region for data. Can also put code here. This region includes bit band and bit band alias areas, see <i>Table 14 on page 31</i> .
Peripheral	Device <sup>(1)</sup>	XN <sup>(1)</sup>	This region includes bit band and bit band alias areas, see Table 15 on page 31.
External RAM	Normal <sup>(1)</sup>	-	Executable region for data.
External device	Device <sup>(1)</sup>	XN <sup>(1)</sup>	External Device memory
Private Peripheral Bus	Strongly- ordered <sup>(1)</sup>	XN <sup>(1)</sup>	This region includes the NVIC, System timer, and system control block.
Memory mapped peripherals	Device <sup>(1)</sup>	XN <sup>(1)</sup>	This region includes all the STM32 standard peripherals.
	region  Code  SRAM  Peripheral  External RAM  External device  Private Peripheral Bus  Memory mapped	region type  Code Normal <sup>(1)</sup> SRAM Normal <sup>(1)</sup> Peripheral Device <sup>(1)</sup> External RAM Normal <sup>(1)</sup> External device Device <sup>(1)</sup> Private Peripheral Bus Strongly-ordered <sup>(1)</sup> Memory mapped Device <sup>(1)</sup>	region         type         XN           Code         Normal <sup>(1)</sup> -           SRAM         Normal <sup>(1)</sup> -           Peripheral         Device <sup>(1)</sup> XN <sup>(1)</sup> External RAM         Normal <sup>(1)</sup> -           External device         Device <sup>(1)</sup> XN <sup>(1)</sup> Private Peripheral Bus         Strongly ordered <sup>(1)</sup> XN <sup>(1)</sup> Memory mapped         Device <sup>(1)</sup> XN <sup>(1)</sup>

# 2.4.2. Bit Banding


V prípade, že potrebujeme zmeniť len 1 bit v údaji, nasleduje proces načítania, maskovania a modifikácie bitu a následný zápis upraveného údaju.



Tento proces nastavenia alebo nulovania 1 bitu je zdĺhavý, a trvá viac cyklov. Pre urýchlenie manipulácie s bitmi bola použitá technológia Bit Banding.

Bit Banding umožňuje v SRAM a v Peripheral mapovať každé slovo z Bit Band Alias na jednotlivé bity z Bit Band Region.

### ARM - Cortex M



Obrázok 13: Bit Banding


Bit Band Region obsadzuje 1MB (t.j. 1MB x 8b=8Mb, pre každý bit je určený 32 bitov (4B) v Alias t.j 8Mb x 4B = 32MB) a teda Bit Band Alias obsadzuje 32 MB.

Figure 9. **Bit-band mapping** 32MB alias region 0x23FFFFFC 0x23FFFFF8 0x23FFFFF4 0x23FFFFF0 0x23FFFFEC 0x23FFFFE8 0x23FFFFE4 0x23FFFFE0 0x2200001C 0x22000018 0x22000014 0x22000010 0x2200000e 0x22000008 0x22000004 0x22000000 1MB SRAM bit-band region 0 7 4 3 2 5 0x200FFFFC 0x200FFFFF 0x200FFFFE 0x200FFFFD 5 4 3 2 1 5 4 3 2 4 3 2 1 7 0 6 3 2 4 0x20000003 0x20000002 0x20000001 0x20000000

Obrázok 14: Bit Band mapovanie

Z obrázku je vidieť, že 1 Byte z Bit Band Alias je mapovaný na príslušný bit v Bit Band Regione. Do budúcna je počítané, že sa budú mapovať až 4B na 1 bit a teda je vytvorená rezerva (viď adresy).

# **ARM - Cortex M**



Obrázok 15: Adresa v Bit Band Alias = @Vbase + N x 32 (8b x 4B) + poradie bitu v registri x 4B

