

附件 3 信道编码、交织与译码方案及仿真分析

面向低速电文与高速电文的编码设计

1. 编制目的

本附件面向类星导航信号体制中的低速导航电文和高速导航电文，提出信道编码、交织与译码设计方案。方案以电文设计中的典型电文长度为输入，围绕 BCH 码、卷积码和 5G NR LDPC 码三类编码开展码长、码率、译码复杂度和适用场景对比，为后续全数字仿真、半实物样机实现和测试验证提供依据。

本方案不以单一编码覆盖全部业务，而采用分场景配置思路：低速电文仅采用 BCH 码并重点评估不同码长设计在不同信道下的性能；高速电文采用卷积码或 5G NR LDPC，重点评估两类编码在不同码长设计和不同信道下的性能。交织不作为某一种编码的固定组成部分，而作为独立测试项评估其对突发错误的改善效果。

2. 电文设计输入与编码约束

根据电文设计，系统存在两类典型电文长度：一类为 200 bit 级电文，另一类为 300 bit 级电文。低速电文按照 200 bit 和 300 bit 两类长度进行 BCH 码长设计对比；高速电文只保留 300 bit 长度条件，围绕 300 bit 电文评估卷积码和 5G NR LDPC 两类方案。

电文类型	典型长度	编码设计含义
短电文	约 200 bit	可采用整块编码；在需要统一处理流程、降低单块译码复杂度或单独评估交织影响时，也可采用分块编码
中等长度电文	约 300 bit	可采用整块编码；在实时性要求较高、编码器资源受限或需适配连续发送时，可采用分块编码
高速电文	约 300 bit	仅保留 300 bit 长度条件；卷积码可根据时隙内比特长度分块并采用滑窗译码，5G NR LDPC 不分块、只评估 300 bit 整块短码适配

约束项	设计要求
总码长	单个编码块编码后总码长不超过 1000 bit
码长兼容	低速电文支持约 200 bit 和约 300 bit；高速电文只保留约 300 bit 长度条件
码率兼容	覆盖 1/2、2/3、3/4、4/5 附近码率，根据业务可靠性和吞吐需求配置
译码时延	低速电文优先稳健，高速电文优先实时；5G NR LDPC 替换方案需评估迭代译码时延
仿真输出	BER、FER、译码成功率、译码时延、编码增益、交织抗突发错误改善量和复杂度评估

3. 总体编码框架

统一处理流程为：电文组帧、校验生成、码长适配、信道编码、调制映射、信道传输、软/硬判决解调、信道译码、校验判决和电文恢复。在交织影响测试中，在信道编码之后、调制映射之前插入交织环节，并在译码前执行去交织。BCH、卷积码和 5G NR LDPC 三种编码

均纳入统一仿真框架，但业务适用范围不同：低速电文只评估 BCH，高速电文评估卷积码和 5G NR LDPC。

适配手段	适用编码	用途
缩短	BCH、5G NR LDPC	由母码生成更贴近 200 bit 或 300 bit 电文长度的短码
打孔	卷积码、5G NR LDPC	提高码率，支持高速电文吞吐需求
填充	三类编码均适用	对不足分组长度的电文补零，译码后去除
分块	BCH、卷积码	低速 BCH 用于分块主推方案与整块对比；高速卷积码可按时隙内比特长度分块并滑窗译码；5G NR LDPC 不采用分块
交织	独立测试项	不作为编码方案的固定组成部分；用于评估块交织、行列交织、伪随机交织对突发错误的改善效果；5G NR LDPC 方案不配置交织

4. 低速电文 BCH 编码方案

低速电文以接收稳健性、低复杂度和低实现代价为优先目标，本方案低速电文只采用 BCH 码。其中 BCH(15,11,1)作为低速电文主推方案，原因是码长短、译码结构简单、硬件和软件实现复杂度低，适合低速电文分块保护。与此同时，为避免方案单一，本附件设置整块缩短 BCH 作为对比方案，通过仿真比较 BCH(15,11,1)分块方案与整块 BCH 方案在不同信道条件下的性能差异。

低速电文场景	推荐 BCH 码型	信息位 k	编码后码长 n	近似码率	说明
低速主推分块方案	BCH(15, 11, 1)	11/组	15/组	0.733	主推方案；实现复杂度低，适合将 200 bit 或 300 bit 电文分组保护
200 bit 整块对比	缩短 BCH(255, 207)	200	248	0.806	作为 200 bit 电文整块编码对比方案
300 bit 整块对比	缩短 BCH(511, 421)	300	390	0.769	作为 300 bit 电文整块编码对比方案

低速电文优先采用 BCH(15,11,1)分块方案，并与整块缩短 BCH 方案进行对比。分块方案的优势是实现简单、译码时延低、单组纠错逻辑清晰；整块方案的优势是编码块组织更集中、冗余分配更灵活。两类方案均纳入不同信道条件下的误码率、误帧率和译码时延评估。

BCH 编码算法采用系统码结构。对每个信息块 $m(x)$ ，先根据选定 BCH 码型确定生成多项式 $g(x)$ 和校验位长度 $n-k$ ；编码时将信息多项式左移 $n-k$ 位，计算 $x^{(n-k)} m(x)$ 除以 $g(x)$ 得到余式 $r(x)$ ，最终输出码字 $c(x)=x^{(n-k)}m(x)+r(x)$ 。对于 BCH(15,11,1)，生成多项式采用 $g(x)=x^4+x+1$ ，信息位按 11 bit 分组，不足一组时补零，译码后依据原始电文长度去除填充位。

BCH 编码步骤	处理内容	输出
----------	------	----

1. 分组与填充	将低速电文按 BCH 信息位长度分组；BCH(15, 11, 1) 按 11 bit 分组，整块 BCH 按 200 bit 或 300 bit 输入	信息块 m
2. 多项式除法	计算 $x^{(n-k)}m(x) \bmod g(x)$ ，得到校验余式 r(x)	校验位
3. 系统码拼接	将原始信息位与校验位拼接，形成系统 BCH 码字	码字 c
4. 输出记录	记录码型、填充长度、分块序号和原始电文长度	编码参数

BCH 译码算法设置两类对比。对于 BCH(15,11,1)短分组，优先采用综合校验查表译码：接收 15 bit 码字后计算伴随式/综合校验值，根据综合校验值查找对应错误图样，完成单比特纠错或无错判决。对于整块缩短 BCH，采用 BM/BK 代数译码流程：先计算多个综合校验值，再求错误位置多项式，随后通过搜索确定错误位置并翻转纠错。

BCH 译码算法	适用码型	主要流程	对比指标
综合校验查表译码	BCH(15, 11, 1) 短分组	计算综合校验值；查表得到错误位置或错误图样；翻转纠错；输出 11 bit 信息位	查表规模、译码时延、误纠率
BM/BK 代数译码	整块缩短 BCH	计算综合校验序列；求错误位置多项式；搜索错误位置；执行纠错和校验	纠错能力、复杂度、译码时延

5. 高速电文卷积码编码方案

高速电文以实时性、连续处理能力和工程成熟度为优先目标，推荐采用卷积码。卷积码可在连续电文流中稳定工作，支持 Viterbi 硬判决和软判决译码，并可通过打孔实现码率兼容，是高速电文的工程基线方案。对于 300 bit 高速电文，可根据时隙内可承载比特长度进行分块编码，接收端采用滑窗译码方式恢复连续电文。

参数项	建议配置
母码率	1/2
约束长度	K=7
生成多项式	G1=171(oct)，G2=133(oct)
译码方式	Viterbi 译码，优先支持软判决输入
码率兼容	以 1/2 母码为基础，通过打孔支持 2/3、3/4 等码率
终止方式	整块编码可采用尾比特清零；按时隙分块时采用连续编码和滑窗译码，降低分块边界带来的效率损失

输入信息长度	1/2 码率输出	2/3 码率输出	3/4 码率输出	说明
300 bit	约 612 bit	约 459 bit	约 408 bit	适合整块编码，也可按业务时序拆分为多个编码块
300 bit 按时隙分块	按时隙内比特长度线性变化	按打孔比例变化	按打孔比例变化	由 300 bit 高速电文按时隙承载能力拆分，接收端采用滑窗译码

高速电文默认采用 1/2 码率卷积码作为稳健配置；在信道条件较好或吞吐优先时，可采用 2/3 或 3/4 打孔卷积码。卷积码仿真同时覆盖 300 bit 整块编码和按时隙比特长度分块编码

两种组织方式，并对滑窗译码窗口长度、回溯深度和译码时延进行统计。所有候选输出码长均显著低于 1000 bit，满足总码长约束。

卷积码编码算法采用约束长度 $K=7$ 、母码率 $1/2$ 的移位寄存器结构。每输入 1 bit 信息，编码器根据生成多项式 $G1=171(\text{oct})$ 、 $G2=133(\text{oct})$ 输出 2 bit 编码比特。对于 300 bit 整块编码，可在电文末尾加入 $K-1$ 个尾比特使寄存器回零；对于按时隙内比特长度分块的高速电文，可采用连续编码结构，在接收端通过滑窗 Viterbi 译码降低分块边界损失。

卷积码编码环节	算法设计	说明
母码编码	$K=7$, $G1=171(\text{oct})$, $G2=133(\text{oct})$, 1 bit 输入对应 2 bit 输出	形成 $1/2$ 母码
打孔码率兼容	按预设打孔图样删除部分输出比特	支持 $2/3$ 、 $3/4$ 等码率
整块编码	300 bit 电文后加入尾比特清零	译码边界清晰，时延略增加
按时隙分块	依据时隙内可承载比特长度拆分 300 bit 电文，采用连续编码	适合实时发送
参数记录	记录码率、打孔图样、分块长度、尾比特或连续状态	保证接收端一致译码

卷积码译码采用 Viterbi 算法，并设置硬判决和软判决两种模式。硬判决 Viterbi 使用汉明距离作为分支度量，输入为解调后的 0/1 判决比特；软判决 Viterbi 使用 LLR 或量化软信息构造分支度量，能够保留更多信道可靠性信息。滑窗译码时，接收端以固定窗口长度进行路径度量更新，并按照回溯深度输出已稳定的信息比特。

卷积码译码算法	输入	关键参数	输出与评价
硬判决 Viterbi	0/1 判决比特	约束长度 K 、回溯深度、打孔图样	恢复电文、BER/FER、译码时延
软判决 Viterbi	LLR 或多比特软信息	软信息量化位宽、回溯深度、路径度量饱和策略	编码增益、复杂度、实时性
滑窗 Viterbi	连续接收软/硬判决序列	窗口长度、滑动步长、回溯深度	连续输出比特、边界误码率、处理时延

6. 高速电文 5G NR LDPC 替换方案

LDPC 码仅用于高速电文场景，作为卷积码基线方案的替换方案和性能对比方案。本项目建议采用 5G NR LDPC 的准循环结构思想，只针对 300 bit 高速电文进行整块短码长适配。考虑 LDPC 码长过短时性能优势下降，本方案不对 300 bit 高速电文进行 LDPC 分块编码，也不配置交织，而是通过 LDPC 自身校验矩阵结构和软判决迭代译码获得纠错增益。

高速电文场景	推荐 LDPC 码型	信息位 k	码长 n	码率	说明
300 bit 整块编码	5G NR LDPC 短块适配	300	576	0.521	作为卷积码 $1/2$ 方案的替换对比，适合高速电文整块编码
300 bit 较高码率	5G NR LDPC 短块适配	300	480	0.625	作为卷积码 $2/3$ 附近方案的替换对比
300 bit 整块扩展对比	5G NR LDPC 短块适配	300	≤ 640	可配置	仅作为整块短码长扩展对比，不进行 LDPC 分块

5G NR LDPC 译码可采用置信传播 BP 算法或归一化最小和 NMS 算法，支持最大迭代次数 10、20、30 次配置，并支持校验方程满足后的提前停止。仿真中需同时统计平均译码时延和最大译码时延，避免只依据误码曲线判断工程可用性。

5G NR LDPC 编码算法采用 BG2 准循环校验矩阵进行短块适配。300 bit 高速电文先进行必要的 CRC 或校验字段拼接，再通过填充/缩短方式适配选定提升因子 Z 和基图列数，形成系统位和校验位。编码过程按准循环矩阵的稀疏结构计算校验位，随后通过速率匹配得到目标码长，如 480 bit、576 bit 或不超过 640 bit 的整块扩展对比码长。

5G NR LDPC 编码环节	算法设计	说明
基图选择	采用 5G NR LDPC BG2 思路进行短块适配	适合较短信息块和中低码率场景
提升因子选择	根据信息长度和目标码长选择 Z，并进行填充/缩短	适配 300 bit 整块输入
校验位生成	利用准循环稀疏校验矩阵计算校验位	降低编码复杂度
速率匹配	通过选择、缩短或打孔得到 480/576/≤640 bit 输出	满足高速电文对比仿真
参数记录	记录基图、Z、填充长度、速率匹配方式和输出码长	保证接收端一致译码

5G NR LDPC 译码算法设置 BP 和 NMS 两类对比。BP 译码基于校验节点和变量节点之间的置信消息迭代更新，性能作为基准；NMS 译码以最小和算法为基础，引入归一化因子修正校验节点输出，降低乘加和非线性计算复杂度。两类算法均设置最大迭代次数和提前停止机制，当所有校验方程满足时提前输出译码结果。

LDPC 译码算法	主要流程	关键参数	对比指标
BP 译码	变量节点和校验节点交换 LLR 消息，按置信传播规则迭代更新	最大迭代次数、LLR 量化位宽、提前停止条件	FER、平均迭代次数、译码时延
NMS 译码	校验节点采用最小值近似并乘以归一化因子，降低复杂度	归一化因子、最大迭代次数、量化位宽	性能损失、复杂度下降、实时性

7. 译码算法对比

除编码码长和码率外，译码算法直接影响误码性能、计算复杂度和实时性。本方案分别设置 BCH、卷积码和 5G NR LDPC 的译码算法对比，形成与编码方案相匹配的算法选型依据。

编码类型	译码算法对比	对比重点
BCH	BM 代数译码、综合校验查表译码	BM 算法适合较长 BCH 整块码，查表译码适合 BCH(15, 11, 1)短分组；对比纠错能力、存储量和实现复杂度
卷积码	Viterbi 硬判决、Viterbi 软判决	硬判决实现简单，软判决性能更优；对比 BER/FER、度量量化位宽、回溯深度和译码时延
5G NR LDPC	BP 译码、NMS 译码	BP 性能基准较高，NMS 复杂度较低；对比迭代次数、归一化因子、误帧率和平均/最大译码时延

8. 交织抗突发错误影响测试

交织作为独立测试项设置，不作为低速 BCH、高速卷积码或 5G NR LDPC 编码方案的固定组成部分。其测试目标是量化块交织、行列交织、伪随机交织等方式在突发错误、多径深衰落、短时遮挡或信道突变条件下对误帧率和译码成功率的改善效果。5G NR LDPC 方案不配置交织，仅作为无交织编码方案参与对比。

测试对象	交织设置	测试目的
低速电文+BCH	无交织、块交织、行列交织、伪随机交织	评估不同交织深度和交织方式对低速电文突发错误容忍度的改善
高速电文+卷积码	无交织、短深度块交织、伪随机交织	评估交织对高速电文突发错误的改善，同时统计附加时延
高速电文+5G NR LDPC	不配置交织	作为高速电文替换方案，仅评估 LDPC 自身编码和迭代译码性能

9. 三类编码综合对比

对比项	BCH	卷积码	LDPC
推荐定位	低速电文唯一编码类型	高速电文候选方案	高速电文候选方案
典型信息长度	200 bit、300 bit 整块或分块	300 bit 整块或按时隙分块	300 bit 整块
推荐码长	15/组、248、390、426 等	约 408 至 612 等	480、576 及 ≤640 整块扩展对比
码率兼容	通过母码选择和缩短实现	通过打孔实现 2/3、3/4	通过校验矩阵、缩短和打孔实现
译码方式	BM 代数译码/查表译码	Viterbi 硬判决/软判决，支持滑窗译码	BP/NMS 软判决迭代译码
译码复杂度	低	中	中至高
译码时延	低	低至中	中至高，取决于迭代次数
弱信号条件下性能	中	较好	较优，但需评估迭代译码时延
工程成熟度	高	很高	高，但需短码优化

10. 仿真场景设计

场景编号	场景名称	输入条件	对比方案	输出指标
S1	低速电文 BCH 码长设计仿真	200 bit、300 bit 低速电文；BCH(15, 11, 1) 分块与整块 BCH 对比	BCH(15, 11, 1)、缩短 BCH(255, 207)、缩短 BCH(511, 421)、缩短 BCH(511, 385)	BER、FER、译码成功率、译码时延
S2	低速电文不同信道仿真	AWGN、多径、频偏、短时遮挡、突发错误信道；不引入其他编码	不同码长 BCH 方案	信道适应性、误帧率、突发错误敏感性
S3	高速电文卷积码码长设计仿真	300 bit 高速电文；整块编码和按时隙比特长度分块；不同卷积码码率和滑窗译码参数	卷积码 1/2、2/3、3/4	有效吞吐、BER、FER、滑窗译码时延
S4	高速电文 5G NR LDPC 码长设计仿真	300 bit 高速电文整块编码；不同 LDPC 短块适配码长；不进行 LDPC 分块	5G NR LDPC(576, 300)、5G NR LDPC(480, 300)、≤640 整块扩展对比	编码增益、误帧率、平均/最大译码时延

S5	高速电文不同信道对比仿真	AWGN、多径、频偏、多普勒、短时遮挡、突发错误信道	卷积码候选方案、5G NR LDPC 候选方案	不同信道下的 BER/FER、译码时延和鲁棒性
S6	译码算法对比仿真	固定码长和信道条件，分别替换译码算法	BCH: BM/查表；卷积码：硬判决/软判决；LDPC: BP/NMS	BER、FER、译码复杂度、平均/最大译码时延
S7	交织抗突发错误影响仿真	固定 BCH 或卷积码方案，设置不同突发错误长度和交织深度；LDPC 不配置交织，仅保留无交织基线对照	无交织、块交织、行列交织、伪随机交织、5G NR LDPC 无交织基线	突发错误容限、FER 改善、附加时延

仿真结果应以曲线和表格两种形式给出。曲线包括不同信道条件下的 BER 和 FER 曲线；表格包括编码后码长、有效码率、平均译码时延、最大译码时延、交织设置及推荐适用场景。交织结果单独汇总，不与基本编码性能混在同一结论中。