

信道编码、交织与译码方案技术报告

待补

2026 年 8 月 13 日

目录

第一章 编制目的与任务要求	13
1.1 编制目的	13
1.2 业务对象与设计范围	13
1.3 电文输入与编码约束	13
1.4 S1-S7 仿真任务及其目的	14
1.5 评价指标与成果形式	15
1.6 本章小结	15
第二章 设计输入与总体方案	16
2.1 总体设计思路	16
2.2 数据对象与长度关系	16
2.3 Common 与编码模块的职责分工	16
2.4 低速 BCH 处理路径	17
2.5 高速卷积码处理路径	18
2.6 高速 LDPC 处理路径	18
2.7 统一通信与仿真链路	18
2.8 本章小结	19
第三章 统一仿真方法	20
3.1 Common 公共仿真基础	20
3.2 帧结构与长度定义	20
3.3 实际码率定义	21
3.4 BPSK 离散符号模型	21
3.5 E_b/N_0 下的 AWGN 实现	21
3.6 E_s/N_0 正式绘图口径	21
3.7 硬判决与软信息	22
3.8 BER、FER 与译码状态	22
3.9 确定性随机噪声与公平比较	22
3.10 帧池和噪声池	23
3.11 仿真停止控制	23

3.12 时延统计口径	24
3.13 本章小结	24
第四章 BCH 编码方案与仿真分析	25
4.1 BCH 低速电文编码设计目标	25
4.2 BCH 编码组织方案	25
4.2.1 分组 BCH 方案	25
4.2.2 整块缩短 BCH 方案	26
4.2.3 两类方案结构与参数比较	26
4.3 BCH 编译码实现	27
4.3.1 系统编码与码长适配	27
4.3.2 分组 BCH 查表译码	27
4.3.3 整块 BCH 代数译码	28
4.3.4 译码结果判定	28
4.4 AWGN 条件下的 BCH 方案选择	29
4.4.1 仿真条件	29
4.4.2 200 bit 方案	29
4.4.3 300 bit 方案	30
4.4.4 可靠性、码长与软件译码时间权衡	31
4.5 不同信道条件下的 BCH 适应性	31
4.5.1 多信道仿真设置	31
4.5.2 固定多径条件	32
4.5.3 频偏引起的帧内相位累积（累计 30° ）	33
4.5.4 连续遮挡条件	33
4.5.5 连续突发错误条件	33
4.5.6 不同错误形态对 BCH 性能的影响	34
4.6 BCH 方案选择结论	35
第五章 卷积码方案与仿真分析	36
5.1 高速电文卷积码设计目标	36
5.2 卷积编码结构与码长设计	37
5.2.1 约束长度与生成多项式	37
5.2.2 零尾终止与实际编码长度	37
5.2.3 打孔与实际码率	38
5.3 Viterbi 译码与连续处理机制	38
5.3.1 网格状态、路径度量与回溯	38
5.3.2 硬判决与软判决	39
5.3.3 整块、有限回溯与滑窗译码	39

5.4	码率与判决方式性能分析	40
5.4.1	仿真条件	40
5.4.2	不同码率可靠性分析	40
5.4.3	硬判决与软判决性能分析	42
5.5	回溯深度与软信息量化	43
5.5.1	回溯深度对可靠性的影响	43
5.5.2	回溯深度对时延、存储和软件处理的影响	43
5.5.3	不同量化位宽的完整 FER 性能	44
5.5.4	量化性能损失与位宽选择	44
5.6	滑窗译码参数分析	46
5.6.1	窗口长度影响	46
5.6.2	滑动步长影响	46
5.6.3	回溯深度影响	47
5.6.4	滑窗参数综合选择	47
5.7	时隙组织与连续译码性能	48
5.7.1	连续编码与时隙组织方式	48
5.7.2	硬判决下的时隙可靠性	48
5.7.3	浮点软判决下的时隙可靠性	48
5.7.4	不同时隙组织的输出时延	48
5.7.5	不同时隙组织的有效吞吐率	50
5.7.6	时隙组织选择	50
5.8	卷积码方案选择结论	50
第六章	LDPC 方案与仿真分析	52
6.1	高速电文 LDPC 设计方案	52
6.2	BG2 短块编码结构与参数	52
6.3	BP 与 NMS 分层译码	53
6.4	NMS 归一化因子性能分析	54
6.5	仿真条件与评价指标	55
6.6	误码性能分析	56
6.7	迭代次数与软件译码时间	57
6.8	译码复杂度与错误合法码字特性	59
6.9	不同码长及编码增益分析	61
6.10	LDPC 方案选择	64
第七章	高速电文不同信道下卷积码与 LDPC 对比	66
7.1	对比方案与系统级评价指标	66
7.2	多信道仿真模型与公平比较条件	66

7.3	AWGN 基准性能	68
7.4	多径与频偏条件下的可靠性	68
7.4.1	固定多径信道	69
7.4.2	固定频偏信道	70
7.4.3	多普勒频移模型	72
7.5	连续遮挡与突发干扰条件下的可靠性	73
7.5.1	已知 5% 短时遮挡	73
7.5.2	未知 5% 突发干扰	74
7.6	相对 AWGN 信道损失与鲁棒性	75
7.7	软件译码时间与 LDPC 迭代特性	76
7.8	多信道综合比较与高速电文方案结论	78
第八章	译码算法对比	83
8.1	对比目标与统一仿真条件	83
8.1.1	译码算法对比目标	83
8.1.2	统一仿真条件	83
8.1.3	复杂度与时延定义	84
8.2	BCH 不同译码实现方案对比	85
8.2.1	比较对象与公平性边界	85
8.2.2	BER 与 FER	85
8.2.3	计算结构与操作统计	85
8.2.4	存储与软件译码时间	87
8.2.5	BCH 工程结论	87
8.3	卷积码硬判决与软判决 Viterbi 对比	87
8.3.1	正式配置与判决定义	87
8.3.2	BER、FER 与门限差异	90
8.3.3	复杂度、存储与软件时间	90
8.3.4	卷积码工程结论	90
8.4	LDPC BP 与 NMS 译码对比	93
8.4.1	正式配置与配对条件	93
8.4.2	BER 与 FER	93
8.4.3	迭代与提前停止行为	94
8.4.4	复杂度、存储与软件译码时间	94
8.4.5	LDPC 工程结论	94
8.5	三类译码实现的工程特征综合	94
8.6	本章结论	95

第九章 交织抗突发错误影响仿真	100
9.1 交织抗突发错误实验设计	100
9.2 固定编码配置、突发错误信道与交织方法	100
9.2.1 固定编码方案	100
9.2.2 突发错误信道模型与正式仿真条件	101
9.2.3 BCH 交织方法	102
9.2.4 卷积码交织方法与跨度定义	102
9.3 分块 BCH 交织抗突发错误结果	102
9.3.1 不同交织方法总体 BER 与 FER	102
9.3.2 两种突发长度的影响	103
9.3.3 FER 改善与突发错误容限	104
9.3.4 突发位置敏感性	104
9.3.5 错误跨 BCH 子块分散	105
9.3.6 缓冲需求与软件处理时间	106
9.4 卷积码交织抗突发错误结果	106
9.4.1 不同交织配置总体 BER 与 FER	106
9.4.2 两种突发长度的影响	107
9.4.3 突发位置敏感性	109
9.4.4 短深度参数与等跨度受控比较	109
9.4.5 FER 改善与突发错误容限	110
9.4.6 缓冲需求与软件处理时间	111
9.5 LDPC 无交织近码率基线	111
9.6 交织收益与工程代价综合分析	112
9.7 本章结论	113
第十章 综合方案推荐与结论	115
10.1 综合选型原则	115
10.2 低速电文 BCH 综合推荐	115
10.3 高速电文卷积码推荐	116
10.4 高速电文 LDPC 综合推荐	116
10.5 高速电文卷积码与 LDPC 场景化选择	117
10.6 译码、连续处理与交织配置	118
10.7 最终推荐方案	118
10.8 全文主要结论	118
附录 A 完整参数表	120
A.1 Common 长度与码率字段	120
A.2 Common 调制、噪声与停止参数	120

A.3 Pool、Schema 和时延字段	120
A.4 BCH 母码与长度适配参数	121
A.5 LDPC 正式参数	122
附录 B 补充结果图	123
B.1 BCH 在 AWGN 下的 BER	123
B.2 卷积码时隙组织的 BER	123

插图

2.1	总体编码与仿真架构图	18
4.1	BCH 分组编码与整块缩短编码结构	27
4.2	分组 BCH 与整块 BCH 译码流程	28
4.3	200 bit 电文的 AWGN 帧错误率	30
4.4	300 bit 电文的 AWGN 帧错误率	30
4.5	AWGN 条件下各 BCH 方案的软件译码时间	31
4.6	BCH 多信道适应性仿真链路	32
4.7	固定实数多径与 MMSE 均衡后的帧错误率	32
4.8	频偏引起的帧内相位累积 (累计 30°) 条件下的帧错误率	33
4.9	约 10% 连续符号置零遮挡下的帧错误率	34
4.10	无 AWGN、无交织条件下的连续突发错误帧错误率	34
5.1	整块与滑窗 Viterbi 译码流程	40
5.2	不同码率浮点软判决的帧错误率	41
5.3	硬判决与浮点软判决的帧错误率比较	42
5.4	不同回溯深度下的卷积码帧错误率	43
5.5	不同回溯深度下的软件译码时间	43
5.6	有限回溯深度的可靠性与资源权衡	44
5.7	不同软信息量化位宽下的卷积码帧错误率	44
5.8	软信息量化位宽的 FER=0.1 性能损失	45
5.9	不同窗口长度对滑窗译码 FER 的影响	46
5.10	不同滑动步长对滑窗译码 FER 的影响	46
5.11	不同回溯深度对滑窗译码 FER 的影响	47
5.12	高速电文按时隙连续编码与滑窗译码流程	48
5.13	不同电文组织的硬判决帧错误率	48
5.14	不同电文组织的浮点软判决帧错误率	49
5.15	不同间隙组织的浮点软判决输出时延	49
5.16	不同电文组织的浮点软判决归一化有效吞吐率	50
6.1	300 bit 高速电文 BG2 短块 LDPC 编码结构	52

6.2	BP 与 NMS 分层迭代译码流程	53
6.3	LDPC 仿真链路与软件译码时间统计位置	55
6.4	不同 LDPC 码长及 BP/NMS 译码的误码性能	57
6.5	BP 与 NMS 译码迭代特性	58
6.6	BP 与 NMS 软件译码时间	59
6.7	BP 与 NMS 译码计算规模	60
6.8	BP 与 NMS 错误合法码字率	61
6.9	BP 译码下不同 LDPC 方案的相对编码增益	62
6.10	NMS 译码下不同 LDPC 方案的相对编码增益	63
7.1	不同近似码率组在 AWGN 信道下的误帧性能	69
7.2	常规信道下两组候选的 FER 汇总	70
7.3	常规信道下两组候选的 BER 汇总	71
7.4	固定多径与实轴 MMSE 接收处理下的误帧性能	71
7.5	帧内 $0^\circ \rightarrow 30^\circ$ 固定频偏相位漂移下的误帧性能	72
7.6	多普勒频移下的误帧性能	72
7.7	连续遮挡与突发干扰条件下两组候选的 FER	74
7.8	连续遮挡与突发干扰条件下两组候选的 BER	75
7.9	LDPC 在六类信道下的平均迭代次数	79
7.10	近 2/3 码率组单方案跨六信道 FER	80
7.11	近 1/2 码率组单方案跨六信道 FER	81
8.1	S6 译码算法比较统一仿真流程	85
8.2	BCH 两类实现的 BER 与 FER	86
8.3	BCH 译码计算结构与操作统计	88
8.4	BCH 译码器存储开销	89
8.5	BCH 译码时间统计	89
8.6	卷积码硬判决与浮点软判决的 BER 和 FER	91
8.7	卷积码 Viterbi 译码的操作规模与存储开销	92
8.8	卷积码 Viterbi 译码的软件时间与流式输出时延	96
8.9	LDPC BP 与 NMS 译码的 BER 和 FER	97
8.10	LDPC BP 与 NMS 的迭代和提前停止行为	98
8.11	LDPC BP 与 NMS 的计算结构、存储和软件时间	99
9.1	分块 BCH 在两档突发长度下的误帧率	103
9.2	5% 突发条件下 BCH 交织的 FER 改善	104
9.3	5% 突发条件下 BCH 位置统计结果	105
9.4	5% 突发条件下 BCH 突发位置敏感性	105
9.5	BCH 高工作点全起点 FER 热力图	105

9.6	5% 突发条件下 BCH 错误分散机理证据	106
9.7	BCH 交织配置的结构缓存量	107
9.8	卷积码在两档突发长度下的误帧率。LDPC 曲线为无突发 AWGN 近码率 基线，不表示 LDPC 经历突发错误	107
9.9	5% 突发条件下卷积码不同交织配置的误码率。LDPC 曲线为无突发 AWGN 近码率基线	108
9.10	5% 突发条件下卷积码位置统计结果	109
9.11	5% 突发条件下卷积码突发位置敏感性	109
9.12	卷积码短深度与等跨度交织比较	110
9.13	5% 突发条件下卷积码交织的 FER 改善	110
9.14	卷积码交织配置的结构缓存量	111
9.15	卷积码与 LDPC 无交织、无突发 AWGN 软件译码 CPU 时间参考	112
B.1	200 bit 电文的 AWGN 比特错误率	123
B.2	300 bit 电文的 AWGN 比特错误率	124
B.3	不同电文组织的硬判决比特错误率	124
B.4	不同电文组织的浮点软判决比特错误率	124

表格

1.1	主要设计约束及报告处理方式	14
1.2	S1-S7 仿真任务、控制变量与用途	14
1.3	评价指标的工程含义与使用边界	15
2.1	数据对象、长度符号及附加位关系	17
2.2	Common 与三类编码任务的职责分工	17
2.3	三类编码处理路径的主要组织差异	19
3.1	长度字段及附加位对各长度的影响	20
3.2	译码器声明与 payload 结果的联合状态	23
3.3	Common 基础时延字段、实际计时边界和限制	24
4.1	两类 BCH 编码方案的结构与参数	26
4.2	AWGN 条件下的 BCH 方案比较设置	29
4.3	BCH 多信道适应性仿真设置	32
4.4	BCH 方案的阶段性工程建议	35
5.1	卷积码基础编码参数	37
5.2	不同打孔方案的实际编码长度与码率	38
5.3	基础性能仿真参数	41
5.4	不同码率的 FER=0.1 工作点	41
5.5	软判决相对硬判决的 FER=0.1 性能收益	42
5.6	不同回溯深度的可靠性、资源与时延比较	44
5.7	软信息量化实现参数	45
5.8	代表性软信息精度的 FER=0.1 性能损失与用途	45
5.9	滑窗控制变量试验摘要	47
5.10	不同码率和目标下的滑窗参数推荐	47
5.11	不同时隙组织的浮点软判决输出时延	49
5.12	卷积码主要参数选择结论	51
5.13	卷积码五类系统级推荐	51
6.1	300 bit 高速电文 LDPC 编码参数	53

6.2	BP 与 NMS 译码运算结构	54
6.3	NMS 归一化因子关键性能比较	54
6.4	软件译码时间统计范围与运行环境	55
6.5	LDPC 性能仿真参数	56
6.6	不同方案典型 FER 工作点	56
6.7	相同 FER 条件下的 BP/NMS 迭代与软件时间比较	58
6.8	BP/NMS 复杂度与错误合法码字关键结果	61
6.9	三码长平均相对编码增益	64
6.10	不同 LDPC 码长方案工程取舍	64
6.11	BP 与 NMS 译码工程比较	64
7.1	高速电文正式比较方案	66
7.2	六类信道模型与接收处理	67
7.3	多信道正式仿真公共参数与公平性条件	68
7.4	六类信道目标 FER 门限估计	73
7.5	相对各方案自身 AWGN 基线的信道损失	76
7.6	六类信道下的软件译码时间统计	77
7.7	LDPC 在六类信道下的迭代行为	78
7.8	六信道综合比较结论	82
8.1	S6 译码算法对比的控制变量与变化变量	83
8.2	S6 译码算法比较的公共仿真条件	84
8.3	本章译码复杂度与时延指标定义	84
8.4	BCH 两类译码实现及比较边界	85
8.5	BCH 可靠性、资源与软件时间汇总	87
8.6	卷积码硬判决与浮点软判决的可靠性门限	90
8.7	硬判决与浮点软判决 Viterbi 的计算结构和实现代价	92
8.8	S6 LDPC 译码算法比较配置	93
8.9	LDPC BP 与 NMS 的可靠性、复杂度和时间指标	94
8.10	三类译码实现的工程特征汇总	95
9.1	S7 统一仿真条件	101
9.2	S7 固定编码方案	101
9.3	BCH 正式交织方案定义	102
9.4	卷积码正式交织方案定义	102
9.5	BCH 代表性 FER 改善 ($E_s/N_0 = 10$ dB)	103
9.6	BCH 错误分散机制 ($E_s/N_0 = 10$ dB, 5% 突发)	106
9.7	卷积码代表性 FER 改善 ($E_s/N_0 = 10$ dB)	108
9.8	卷积码短深度与等跨度受控比较 ($E_s/N_0 = 10$ dB)	110

9.9	卷积码与 LDPC 无交织近码率基线	112
9.10	交织缓存与软件 CPU 处理时间（仅 2% 和 5% 行加权）	113
9.11	高工作点突发错误容限（最坏位置 FER）	113
9.12	S7 工程配置建议	113
10.1	综合选型判据与证据来源	115
10.2	低速 BCH 最终推荐矩阵	116
10.3	卷积码系统级最终配置矩阵	117
10.4	LDPC 最终推荐配置	117
10.5	高速电文场景化方案选择矩阵	118
10.6	译码与交织联合配置	118
10.7	最终方案总表	119
A.1	Common 长度、附加位和码率参数	120
A.2	Common 基础仿真参数	121
A.3	Common pool 及结果身份参数	121
A.4	BCH 正式方案的完整长度参数	121
A.5	LDPC 正式配置摘要	122

第一章 编制目的与任务要求

1.1 编制目的

本研究面向类星导航信号体制中的低速导航电文和高速导航电文，分析电文从有效信息输入到接收端恢复之间的信道编码、译码与交织方案。研究范围及基本参数依据项目任务说明文件确定，涵盖两类业务、三类编码和七组验证任务：低速电文采用 BCH 码，高速电文比较卷积码与 5G NR LDPC 两类码。

不同业务对冗余、可靠性和处理时延的容忍度不同，因而需要灵活调整使用的码型。低速电文更强调接收稳健性、实现简单和译码时延可控；高速电文除可靠性外，还要考虑连续处理、有效吞吐、软判决收益以及迭代译码造成的时间波动。

多信道、译码算法和交织分别回答不同问题。多信道试验检查既定码型遇到 AWGN、多径、频偏、遮挡或突发错误时的性能变化；译码算法对比关注同一码字条件下的纠错能力、运算量、存储量和时间；交织试验只考察错误离散化对 BCH 或卷积码的改善，并记录额外缓冲和时延。

1.2 业务对象与设计范围

研究对象分为低速电文与高速电文两类。这里的“低速”和“高速”表示业务分类；

低速电文包含 200 bit 和 300 bit 两种原始有效长度，只研究 BCH。BCH 码的设计同时保留分组和整块两种组织方式：分组方案把一帧电文拆成若干短 BCH 信息块，整块方案把完整信息比特适配为较长的缩短 BCH 码字。比较内容包括两种编码方式的可靠性、不同信道下的稳健性、实现复杂度和译码时间。

高速电文只保留 300 bit 信息比特。卷积码承担连续处理和 Viterbi 译码方案，5G NR LDPC 是短块迭代译码的候选方案；两者在接近码率、相同信息比特和明确的信道条件下比较实时性、冗余和译码代价。

1.3 电文输入与编码约束

表 1.1 列出输入规模、候选码型和结果形式等设计约束，并说明相应处理口径；

码率中的“附近”意味着短块适配后允许与目标的码率存在微小的差异。BCH 缩短、卷积码尾比特和打孔、LDPC filler 或速率匹配都会改变最终长度。

表 1.1: 主要设计约束及报告处理方式

项目	要求	处理方式
输入长度	低速电文约 200 bit、300 bit；高速电文只保留约 300 bit（第 1 页）	统一按 payload 记录，附加位另列
总码长	单个编码块编码后总码长不超过 1000 bit（第 1 页）	逐任务核对编码块输出和实际发送长度，不用母码参数代替
码率	覆盖 1/2、2/3、3/4、4/5 附近码率（第 1 页）	报告 $K_{\text{payload}}/N_{\text{encoded}}$ 的实际值
BCH	分组短码与整块缩短 BCH 对比（第 2–3 页）	用于 S1、S2、S6、S7 的低速候选
卷积码	硬/软 Viterbi，整块及按时隙处理（第 3–4 页）	用于 S3、S5、S6、S7 的高速候选
LDPC	BG2 短块，BP/NMS，迭代及提前停止（第 4–5 页）	用于 S4、S5、S6；Direct 实现边界单列
交织	独立测试；LDPC 不配置交织（第 6 页）	基础曲线默认无交织，仅在 S7 突发错误场景启用
输出	BER、FER、成功率、平均/最大时延、复杂度等曲线与表格（第 7 页）	保存原始统计、参数表、图源字段及适用场景

1.4 S1–S7 仿真任务及其目的

七项任务构成由码内筛选到专题验证的顺序。表 1.2 列的是各任务的控制变量和输出用途，不预写尚未在对应章节审计的性能结论。

表 1.2: S1–S7 仿真任务、控制变量与用途

任务	输入和候选	主要控制变量	输出	任务目的
S1	200/300 bit BCH，分组与整块	码长、码率、分组数、纠错能力	BER、FER、成功状态、时延	在 BCH 内部筛选低速候选，供 S2、S6、S7 使用
S2	S1 保留的 BCH	AWGN、多径、频偏、遮挡、突发错误	信道损失、FER、突发敏感性	检查低速候选的信道适应性
S3	300 bit 卷积码	码率、硬/软判决、量化、回溯、滑窗、时隙组织	BER、FER、有效吞吐、首输出及译码时间	筛选高速卷积码候选
S4	300 bit BG2 Direct LDPC	目标码长、BP/NMS、迭代上限、提前停止	BER、FER、迭代、复杂度、时延	筛选高速 LDPC 候选
S5	S3/S4 高速候选	接近码率、相同 payload、不同信道	BER、FER、时延和鲁棒性	比较卷积码与 LDPC 的场景适用性
S6	固定码长与信道的三类码	只替换译码规则	性能、操作计数、存储、平均/最大时间	分离译码算法本身的收益和代价
S7	固定 BCH 或卷积码方案	交织器、交织深度、突发长度	突发容限、FER 改善、附加时延	评价交织；LDPC 仅作无交织基线

S1、S3、S4 先在各自码型内部减少候选数量，避免把未经筛选的参数组合全部带入跨方案比较。S2 和 S5 随后施加多信道条件，分别检验低速 BCH 和高速候选。S6 固定编码与信道条件后只比较译码器，S7 固定编码方案后只改变交织配置。这样可以把码型选择、信道适应性、译码实现和交织收益拆成可解释的四类差异。

1.5 评价指标与成果形式

表 1.3: 评价指标的工程含义与使用边界

类别	指标	注意
可靠性	BER、FER、译码成功率、误纠、BER/FER	只统计恢复信息比特；译码失败
传输效率	编码后长度、发送长度、实际码率、有效吞吐	附加位不进入信息比特；打孔后长度必须按实现解释
实现代价	操作计数、平均迭代次数、存储量、量化位宽	不用单一 CPU 时间替代算法复杂度
时延	平均、P95/P99、最大观测、首输出、结构时延、交织附加时延	仅在任务实际提供相应字段时报告；软件最大值不是硬件上界
场景表现	多信道损失、编码增益、交织改善、适用场景	比较点说明目标误码率、插值范围和共同控制条件

研究成果包括正式 BER/FER 主图、参数表、时延和复杂度表、场景说明以及可复现性记录。信噪比条件下的 BER、FER 曲线和表格以 E_s/N_0 (符号信噪比) 为正式主图横轴。

1.6 本章小结

研究内容可归纳为四个相互关联的问题：码型和码长筛选、信道适应性、译码实现代价，以及交织对突发错误的改善。BCH、卷积码和 LDPC 分别完成码内候选筛选，再进入多信道、译码器和交织章节的比较。

第二章 设计输入与总体方案

2.1 总体设计思路

系统采用“公共仿真基础、可替换编码模块、场景化信道与统计配置”的组织方式。公共仿真模块（Common）位于三类编码模块之外，提供公共数据结构、BPSK、基础AWGN、硬判决与LLR、帧样本池、噪声样本池、信息比特的误码统计、停止控制、断点状态保存、分片合并及公共结果字段。该模块不生成BCH、卷积码或LDPC校验关系，也不执行三类码的核心译码。

BCH、CC和LDPC模块接收相同类型的信息比特和公共控制信息，但各自负责码长适配、编码、译码、信息比特恢复、算法状态以及任务专用指标。多径、频偏、遮挡和突发错误等扩展信道也由具体任务配置。

2.2 数据对象与长度关系

一帧电文经过适配、编码、调整和恢复时会出现多个长度。表2.1给出报告中的统一名称。

Filler 用于把短的信心比特补到编码结构要求的输入规模，不增加码率；CRC 用于检错或停止判断，也不属于信息比特；卷积码 tail 把编码器状态终止到约定状态，会增加编码输出长度；puncturing 从母码输出中删除部分比特，使实际码率提高；shortening 则把已知的信息位从发送序列中省略，接收端译码前按约定恢复这些位置。相同的 K_{payload} 因此可能对应不同的 $K_{\text{codec input}}$ 、 N_{encoded} 和 $N_{\text{transmitted}}$ 。

2.3 Common 与编码模块的职责分工

表2.2按数据流列出 Common 和编码任务的边界。公共接口的存在表示三类码可以接入同一处理框架，不表示具体任务已经使用完全相同的信道、统计字段或停止参数。

表 2.1: 数据对象、长度符号及附加位关系

符号	数据对象	含义	附加位关系
K_{payload}	原始有效电文	用户需要恢复并用于 BER/FER 的比特	不含附加位
$K_{\text{codecinput}}$	编码器输入	编码器实际接收的信息侧序列	可含 filler、CRC 或适配位
N_{encoded}	编码输出	Common 码率分母对应的最终编码长度	含校验、尾比特等
$N_{\text{transmitted}}$	实际发送序列	映射到 BPSK 并进入信道的比特数	不含未发送缩短位和打孔位
N_{received}	接收观测	进入硬判决或软信息计算的有效观测数	受接收处理影响
$K_{\text{recovered}}$	恢复的信息比特	去除附加位后提交统计的比特序列	应等于 K_{payload}

表 2.2: Common 与三类编码任务的职责分工

环节	Common	编码任务
信息比特的输入	确定性生成或从 Frame Pool 按帧索引读取	选择 200/300 bit 业务长度
码长适配	提供长度结构和公共字段	实现 filler、CRC、shortening、tail、puncturing
编码	提供编码器接口	实现 BCH、卷积码或 BG2 Direct LDPC
调制	固定实值 BPSK, 0 映射 +1, 1 映射 -1	通常直接复用
信道	AWGN 实现和信道接口	增加多径、频偏、遮挡、突发错误等
解调	硬判决和未量化 LLR	设置量化、裁剪、饱和或补偿
译码	提供输入/输出接口	实现查表、代数、Viterbi、BP 或 NMS
信息比特的恢复	提供统计入口和长度校验	去除 filler、CRC、tail 等附加位
统计	BER/FER、基础成功率、平均和最大时间	增加误纠、声明成功、迭代、复杂度、分位数等

2.4 低速 BCH 处理路径

低速路径从 200 bit 或 300 bit 信息比特开始。分组方案先按 BCH 信息位长度切分，不足一组时补入填充；整块方案把完整信息比特映射到较长 BCH 母码并执行缩短。编码产生一个或多个系统 BCH 码字，S7 可在编码后加入交织，随后进行 BPSK 和信道传输。接收端先硬判决，再在启用交织时去交织，之后执行查表或代数 BCH 译码，删除补入或缩短对应的非信息比特位置，最后提交固定长度的恢复结果。

分组方案会产生多个短码字，一帧 FER 的判定取决于所有子块恢复后的信息比特：只要任一信息比特位错误，整帧计为错误帧。整块方案的纠错边界、缩短位置和误纠状态由 BCH 章节结合实际实现说明。

2.5 高速卷积码处理路径

高速卷积码输入固定为 300 bit 信息比特。整块组织可在电文末尾加入零尾，使移位寄存器回到约定状态；按时隙处理可保留连续状态，并通过滑窗 Viterbi 降低等待完整电文的时间。项目以 $1/2$ 母码为基础，通过打孔形成接近 $2/3$ 、 $3/4$ 的发送码率。

接收端可将符号硬判为 0/1，也可把实值观测转换为 LLR 或量化值。硬、软 Viterbi 共用相同码字和接收符号时，差异主要来自分支度量；回溯深度、滑窗长度、软值位宽和饱和策略会同时影响存储、首输出和译码时间。整块零尾、连续状态和时隙分块还会改变结构时延。

2.6 高速 LDPC 处理路径

LDPC 路径只处理 300 bit 整块信息比特。编码模块依据 BG2 短块结构选择提升因子和使用的子矩阵，通过 filler 或 shortening 适配编码输入，并由 Direct QC-LDPC 编码器生成校验位。接收端计算软信息后，分别使用 Layered BP 和 Layered NMS 迭代译码；两者设置最大迭代次数，并在校验方程全部满足时允许提前停止。恢复阶段删除 filler 等非信息比特位置，只把原始 300 bit 范围交给公共统计。

本研究采用基于 5G NR BG2 结构的短块实现，其适用范围不包含完整的 5G NR 物理层传输链。

2.7 统一通信与仿真链路

三类码共享的上层数据流为：信息比特、码长适配、编码、可选交织、BPSK 调制、信道、硬判决、去交织、译码、信息比特恢复和统计，如图2.1所示。




图 2.1: 总体编码与仿真架构图

结果整理保留内部 ebN0Db 和实际码率，并按每个点的码率计算正式横轴符号信噪比。该处理只增加展示坐标，不改动接收符号、错误计数或停止结果。下层控制信息通过帧索引、样本池身份和配置标识与各仿真点关联。

表 2.3: 三类编码处理路径的主要组织差异

项目	BCH	卷积码	BG2 Direct LDPC
业务输入	200/300 bit 低速	300 bit 高速	300 bit 高速
组织	分组或整块缩短	整块零尾或时隙连续	整块短块适配
码率调整	码型选择、缩短、填充	母码、尾比特、打孔	提升因子、filler、Direct 结构
译码输入	硬判决	硬比特或量化软信息	LLR 或量化软信息
译码状态	无错、纠错、失败、误纠	路径输出及任务状态	校验满足、迭代上限等
交织	S7 可选	S7 可选	禁止配置
关键时延	子块处理与整帧完成	首输出、回溯、滑窗	迭代次数和尾部时间

2.8 本章小结

总体方案将公共数据与控制链同三类编译码实现分离：公共仿真模块固定可复用的基础调制、AWGN、随机样本、统计和一致性机制，编码模块负责码长适配、编译码及专用状态。低速 BCH、高速卷积码和高速 LDPC 因组织方式不同保留独立长度和时延字段；S1-S7 依次完成码内筛选、场景检验、实现代价比较和交织分析。

第三章 统一仿真方法

3.1 Common 公共仿真基础

公共仿真模块（Common）为三类编码提供一致的仿真基础，不参与 BCH 生成多项式计算、卷积码状态转移或 LDPC 校验矩阵迭代。该模块提供统一类型和接口，固定实值 BPSK、基础 AWGN、硬判决和未量化 LLR 的定义，并通过帧样本池（Frame Pool）、噪声样本池（Noise Pool）、停止控制、断点状态保存（checkpoint）、分片合并和结果身份字段约束实验输入与输出。

公共实现解决的是“相同环节如何用同一种方式执行和记录”，不替代任务级说明。BCH、卷积码和 LDPC 的 filler、CRC、tail、puncturing、shortening、量化、译码状态、复杂度字段及扩展信道仍由各任务实现。

3.2 帧结构与长度定义

K_{payload} 是原始有效信息长度，也是 BER 分母中每帧贡献的比特数。 $K_{\text{codec_input}}$ 是编码器实际输入，可在信息比特之外包含 filler、CRC 或其他适配位。 N_{encoded} 是 Common 中计算码率所使用的编码输出长度；具体任务需要说明该字段是否已经完成打孔或速率匹配。 $N_{\text{transmitted}}$ 是实际映射到 BPSK 并进入信道的比特数， $K_{\text{recovered}}$ 是去除附加位后的恢复长度。

Shortening 对应的已知位不进入发送序列；打孔位从母码输出中删除。

表 3.1: 长度字段及附加位对各长度的影响

项目	是否属于 payload	影响编码器输入	影响编码输出/发送	统计处理
filler	否	增加	可能增加	恢复后删除
CRC	否	通常增加	增加	可用于状态判断，不计 BER
tail	否	改变卷积码输入过程	增加输出	不计 payload BER
puncturing	否	不改变	删除部分母码比特	记录打孔后长度
shortening	否	逻辑上补已知位	已知位不发送	译码前恢复约定位置
parity	否	不属于信息侧	构成编码冗余	不直接计 payload BER

3.3 实际码率定义

码率统一定义为：

$$R = \frac{K_{\text{payload}}}{N_{\text{encoded}}}. \quad (3.1)$$

分子不包含 filler、CRC 或 tail；分块方案的分母使用所有子块最终编码长度之和；打孔后若任务把打孔结果记为编码后的长度，分母使用打孔后长度。

3.4 BPSK 离散符号模型

Common 的 BPSK 调制按逐比特实值映射：

$$x_i = 1 - 2c_i, \text{quad} c_i \in \{0, 1\}, \quad x_i \in \{+1, -1\}. \quad (3.2)$$

式 (3.2) 把比特 0 映射为 +1，把比特 1 映射为 -1，每个实际编码比特对应一个实值符号。

3.5 E_b/N_0 下的 AWGN 实现

`computeAwgnSigma` 的输入字段为 `ebN0_dB`。函数先完成 dB 到线性量的转换：

$$\gamma_b = 10^{(E_b/N_0)_{\text{dB}}/10}. \quad (3.3)$$

式 (3.3) 完成 dB 到线性量的转换；随后调用式 (3.1) 计算实际码率，并返回标准差

$$\sigma = \sqrt{\frac{1}{2R\gamma_b}}, \quad \sigma^2 = \frac{1}{2R\gamma_b}. \quad (3.4)$$

式 (3.4) 中的 σ 进入下列接收模型：

$$y_i = x_i + \sigma z_i, \text{quad} z_i \sim \mathcal{N}(0, 1). \quad (3.5)$$

式 (3.5) 由 `applyAwgn` 实现；该函数要求符号向量和标准高斯向量等长，并拒绝非有限或非正的 σ 。这里的 σ 是标准差；Noise Pool 保存的是标准高斯 z_i ，不是已经按某个 SNR 缩放的噪声。

上述闭式适用于调用 Common `computeAwgnSigma` 和 `applyAwgn` 的实值 BPSK-AWGN 处理链。

3.6 E_s/N_0 正式绘图口径

信噪比条件下的 BER、FER 正式主图采用符号信噪比 E_s/N_0 作为横轴，同时保留仿真输入 `ebN0Db`。在一编码比特对应一个 BPSK 符号且使用式 (3.1) 时，线性关系为

$$\gamma_s = R\gamma_b. \quad (3.6)$$

式 (3.6)对应的 dB 换算为

$$(E_s/N_0)_{\text{dB}} = (E_b/N_0)_{\text{dB}} + 10 \log_{10} R. \quad (3.7)$$

式 (3.7)的换算只增加 `esN0Db` 展示字段，原始 E_b/N_0 、噪声样本、 σ 、BER、FER、处理帧数和错误计数均保持不变。

3.7 硬判决与软信息

Common 的硬判决在零点明确归入 bit 0:

$$\hat{c}_i = \begin{cases} 0, & y_i \geq 0, \\ 1, & y_i < 0. \end{cases} \quad (3.8)$$

式 (3.8)给出硬判决；实值 BPSK-AWGN 的未量化对数似然比为

$$L_i = \ln \frac{\Pr(c_i = 0 \mid y_i)}{\Pr(c_i = 1 \mid y_i)} = \frac{2y_i}{\sigma^2}. \quad (3.9)$$

由式 (3.9)可知，正 LLR 倾向 bit 0，负 LLR 倾向 bit 1，绝对值表示可靠性。Common 基础接口不执行裁剪、定点量化或饱和；CC 和 LDPC 对软值的位宽、缩放、裁剪和溢出处理必须在任务章节说明。BCH 使用硬判决输入。

3.8 BER、FER 与译码状态

公共错误统计只比较原始的信息比特和恢复后的信息比特：

$$\text{BER} = \frac{N_{b,\text{err}}}{N_{b,\text{payload}}}, \quad (3.10)$$

$$\text{FER} = \frac{N_{f,\text{err}}}{N_{f,\text{processed}}}, \quad (3.11)$$

$$S_{\text{payload}} = \frac{N_{f,\text{correct}}}{N_{f,\text{processed}}} = 1 - \text{FER}. \quad (3.12)$$

式 (3.10)和式 (3.11)分别按信息比特比特与帧计数。Common-04 `SummaryRow` 中的 `successRate` 对应式 (3.12)，即信息比特无误帧比例，不是译码器声明成功率。

3.9 确定性随机噪声与公平比较

Common 的每个标准高斯样本由完整 `NoiseKey` 决定：

$$\mathcal{K}_{\text{noise}} = (s_{\text{master}}, g_{\text{noise}}, f, i, v_{\text{policy}}), \quad (3.13)$$

表 3.2: 译码器声明与 payload 结果的联合状态

译码器声明	信息比特的结果	统计解释
成功	正确	true success, 同时可计入 declared success
成功	错误	miscorrection 或 undetected error, 不能计入 payload success
失败	错误	decoder failure, 同时是 frame error
失败	正确	需由任务状态字段解释, 基础 SummaryRow 不单列

式 (3.13) 的五个分量依次表示主噪声种子、噪声组、帧索引、符号索引和策略版本, 对应源码中的 NoiseKey 字段。固定完整键产生相同样本, 不依赖随机函数调用顺序。源码使用 SplitMix64 派生均匀字, 并用 Box-Muller 变换生成标准高斯值。

snrIndex 和 Eb/N0 不直接进入 NoiseKey。不同 SNR 点通过式 (3.4) 改变 σ ; 是否跨 SNR 复用同一标准高斯底噪, 取决于 noiseGroupId 及任务配置。不同 frameIndex 仍生成不同帧噪声, 跨 SNR 复用不等于所有帧复用一条噪声。

卷积码的硬、软 Viterbi 的比较共享信息比特、母码输出和打孔结果, 并采用相同的接收符号 (receivedSymbols)。两种方案仅替换译码输入和分支度量。LDPC BP/NMS 共同接入、码字、校验矩阵、噪声和 LLR, 只替换校验节点更新规则。共享随机样本使结果差异不再同时混入另一组 Monte Carlo 噪声。

3.10 帧池和噪声池

Noise Pool 保存未缩放的标准高斯样本, 格式为 float64 little-endian, 生成算法标识为 splitmix64_box_muller_v1。每个二进制分片含版本化头字段, 包括首帧、帧数、每帧符号数、主种子、噪声组和策略版本。manifest 要求连续帧范围、分片 SHA-256 和 overall hash, noisePoolId 取 overall hash 的前 16 个十六进制字符; 读取时同时复核文件 hash 和头字段。

3.11 仿真停止控制

Common 的正式停止配置包含三项参数。最少帧数为 minFrames=1000, 目标错误帧数为 targetFrameErrors=200, 每点最大帧数为 maxFrames=50000。evaluateStop 的实际判断顺序如下:

```
if processedFrames >= maxFrames:
    MAX_FRAMES
elif processedFrames < minFrames:
    CONTINUE
```

```

elif frameErrors >= targetFrameErrors:
    TARGET_FRAME_ERRORS
else:
    CONTINUE

```

最小帧数防止在错误较多的点过早停止；达到最小帧数后，目标错误帧数提供基本的错误事件数量；最大帧数限制高 SNR 点或低错误率点的计算量。

3.12 时延统计口径

表 3.3: Common 基础时延字段、实际计时边界和限制

指标	Common-04 identity pipeline 实际边界	提供	限制
avgEncodeTimeUs	信息比特生成/Frame Pool 读取、编码、BPSK	是	不是纯编码时间
avgChannelTimeUs	噪声生成/Noise Pool 读取及 AWGN 叠加	是	包含池读取或生成
avgDecodeTimeUs	硬判决，或 LLR 计算后按符号判决	是	identity 基线不是码译码器
maxDecodeTimeUs	单帧上述 decode 阶段最大观测值	是	软件观测最大值
avgRecoveryTimeUs	从 decoded 序列截取 payload	是	具体码型恢复更复杂
avgTotalTimeUs	单帧主链路起点至恢复完成	是	受平台与调度影响
maxTotalTimeUs	单帧 total 最大观测值	是	不等于硬件确定上界

Common-01 将理想算法计时定义为不包含帧池和噪声文件读取；Common-04 identity pipeline 的实际函数边界包含这些操作。

3.13 本章小结

公共仿真模块固定了 payload/encoded 码率、实值 BPSK、Eb/N0 驱动的 AWGN、硬判决、LLR、payload BER/FER、确定性随机样本、正式停止控制以及基础断点状态、分片和结果身份。正式图按每个点的实际码率将内部 Eb/N0 转换为 Es/N0，原始统计保持不变。第 4 章以后的各编码与专题分析补充发送长度、附加位、扩展译码状态、量化、专用时延、复杂度和特殊信道信息，并逐项说明与公共定义的对应关系。

第四章 BCH 编码方案与仿真分析

4.1 BCH 低速电文编码设计目标

本章针对长度为 200 bit 和 300 bit 的低速二进制电文，研究 Bose–Chaudhuri–Hocquenghem (BCH) 码的编码组织、软件实现和信道适应性。此类电文的数据量较小，但通常要求整帧正确交付；只要任一信息比特恢复错误，该帧就不能作为有效业务电文使用。因此，方案评价以帧错误率 (Frame Error Rate, FER) 为主，以比特错误率 (Bit Error Rate, BER)、发送长度、实际码率和软件译码时间为辅助指标。

设计工作围绕两条路线展开。第一条路线把原始电文划分为若干 11 bit 信息组，各组独立采用 BCH(15,11) 编码，主要特点是结构简单、单组译码开销小。第二条路线把一帧信息装入较长的 BCH 母码，通过缩短获得与业务长度相适应的码字，利用较大的整块纠错能力提高可靠性。两条路线采用相同的二进制相移键控 (Binary Phase Shift Keying, BPSK) 调制和硬判决条件，使比较重点落在编码组织与纠错能力本身。

除加性高斯白噪声 (Additive White Gaussian Noise, AWGN) 基准外，本章还考察固定多径、频偏造成的帧内相位累积、连续遮挡以及连续突发翻转。研究目标不是给出脱离使用条件的单一“最优码”，而是回答三个工程问题：在相同信息长度下，冗余和纠错能力如何影响可靠性；简单查表译码与长码代数译码需要付出多大软件代价；当错误从分散形态转为局部集中形态时，单纯增强 BCH 码是否仍然有效。

4.2 BCH 编码组织方案

4.2.1 分组 BCH 方案

分组方案以 11 bit 为一个信息组，逐组采用可纠正单个错误的 BCH(15,11) 系统码。若最后一组不足 11 bit，则在信息尾部加入已知零作为填充位；接收端译码并拼接各组信息后，再删除填充位，得到原始电文。200 bit 电文被划分为 19 组，加入 9 个填充位，发送长度为 285 bit；300 bit 电文被划分为 28 组，加入 8 个填充位，发送长度为 420 bit。

对每个信息组，系统编码可写为

$$c(x) = x^{n-k}m(x) + r(x), \quad (4.1)$$

其中， $m(x)$ 为信息多项式， $r(x)$ 为 $x^{n-k}m(x)$ 除以生成多项式所得的余式。信息位在码

字中保持可见，便于检查编码与译码接口。由于每个子码字只能保证纠正 1 bit 错误，整帧包含的子块越多，任一子块出现多错并导致整帧错误的机会也越大；另一方面，错误被限制在局部子块内，译码器只需处理 15 bit 短码字，软件实现直观且耗时较低。

4.2.2 整块缩短 BCH 方案

整块方案首先选择信息容量不小于原始电文长度的 BCH 母码，再在母码信息区前端补入已知零。完成母码系统编码后，发送端删除这些已知零对应的位置；接收端在相同位置补回零，再按完整母码进行译码。该过程称为缩短。缩短不改变母码的设计纠错能力 t ，但减少了实际发送位数，实际码率应按

$$R = \frac{K_{\text{info}}}{N_{\text{tx}}} \quad (4.2)$$

计算，其中 K_{info} 为原始信息比特数， N_{encode} 为实际编码码长。

对于 200 bit 电文，候选母码包括 BCH(255,207)、BCH(511,421) 和 BCH(511,385)，相应保证纠错能力分别为 6、10 和 14 bit。对于 300 bit 电文，BCH(511,421) 和 BCH(511,385) 均可采用单个缩短码字；BCH(255,207) 的信息容量不足以容纳整帧的 bit 长度，因而把电文平均分为两个 150 bit 子块并分别编码。双块方式仍属于长码代数译码，但每个子块独立承担错误，帧错误率由两个子块的联合恢复结果决定。

图4.1概括两类编码组织，标示信息分组、填充位、缩短零前缀、校验位和最终发送序列，从接口层面区分“末组补齐”与“母码缩短”两种码长适配方法。

4.2.3 两类方案结构与参数比较

表4.1给出八种编码方案的业务参数。表中不使用程序内部索引，编码长度即进入 BPSK 调制器的比特数。“填充”发生在分组方案的信息尾部，“缩短”则是在长母码信息区加入并删除已知零，两者不能混为同一操作。

表 4.1: 两类 BCH 编码方案的结构与参数

信息长度	编码组织	母码	块数	填充/缩短	发送长度	码率	纠错能力	译码方法
200	200 bit 分组方案	(15,11)	19	填充 9	285	0.7018	每块 1	综合查表
200	200 bit 整块方案	(255,207)	1	缩短 7	248	0.8065	6	代数译码
200	200 bit 整块方案	(511,421)	1	缩短 221	290	0.6897	10	代数译码
200	200 bit 整块方案	(511,385)	1	缩短 185	326	0.6135	14	代数译码
300	300 bit 分组方案	(15,11)	28	填充 8	420	0.7143	每块 1	综合查表
300	300 bit 双块方案	(255,207)	2	每块缩短 57	396	0.7576	每块 6	代数译码
300	300 bit 整块方案	(511,421)	1	缩短 121	390	0.7692	10	代数译码
300	300 bit 整块方案	(511,385)	1	缩短 85	426	0.7042	14	代数译码

200 bit BCH(255,207) 整块方案的发送长度最短、码率最高，但纠错能力低于两个 511 bit 母码方案；BCH(511,385) 整块方案以较多校验位换取 $t = 14$ 。300 bit BCH(511,421) 整块方案只发送 390 bit，比双块 BCH(255,207) 方案还少 6 bit，同时把纠错范围扩展到




图 4.1: BCH 分组编码与整块缩短编码结构

整个码字；BCH(511,385) 整块方案进一步把 t 提高到 14，但发送长度增至 426 bit。由此可见，码长、码率和纠错能力共同变化，不能只根据母码长度判断性能。

4.3 BCH 编译码实现

4.3.1 系统编码与码长适配

编码器首先检查输入长度及二进制取值。分组方案补齐末组后逐块计算校验位；整块方案构造“已知零前缀 + 原始信息比特”的母码信息区，完成系统编码后删除零前缀。接收端执行相反的长度适配，只把去除填充位或缩短前缀后的原始信息区交给统计模块。BCH(255,207) 在 $GF(2^8)$ 上运算，两个 511 bit 母码在 $GF(2^9)$ 上运算，有限域表示、生成多项式和码字位序在编码器与译码器之间保持一致。

4.3.2 分组 BCH 查表译码

对 BCH(15,11)，接收子码字先计算综合。综合为零时直接输出信息位；综合非零时，以综合值查询预先建立的单错位置表，翻转对应比特并再次校验。由于 $t = 1$ 且码长很短，查表法避免了迭代求错误定位多项式，核心操作只是有限域计算、数组访问和一次候选翻转，适合低复杂度软件或逻辑电路实现。

若一个 15 bit 子块内出现两个及以上错误，译码结果可能有两种表现：译码器找不到满足条件的错误位置并声明失败，或者接收向量落入另一合法码字的判决区域，译码器虽然声明成功，却恢复出错误的信息。这也是为什么整帧统计不能只读取译码器状态。

4.3.3 整块 BCH 代数译码

整块译码先补回缩短位置，再计算 $2t$ 个综合；随后采用 Berlekamp–Massey (BM) 算法求取错误定位多项式，并用 Chien 搜索遍历母码位置寻找根。仅当根数与定位多项式次数一致、根不落在已删除的缩短前缀中、翻转候选错误后综合重新归零时，译码器才声明成功。最后去除校验区与缩短前缀，恢复原始电文。

代数译码的主要开销来自综合计算、BM 迭代和对 255 或 511 个母码位置进行 Chien 搜索。随着 t 和母码长度增加，有限域乘法次数明显高于 15 bit 子块的查表路径；其收益是能够在整个长码字范围内联合处理更多分散错误。图4.2概括两类译码流程，并呈现长度适配、综合计算、错误定位、后验校验和信息提取的差异。




图 4.2: 分组 BCH 与整块 BCH 译码流程

4.3.4 译码结果判定

BCH 码的保证纠错能力满足

$$t = \left\lfloor \frac{d_{\min} - 1}{2} \right\rfloor, \quad (4.3)$$

但该式只给出不超过 t 个错误时的保证，并不承诺错误数超过 t 后一定能被检测出来。为避免把误纠计为成功，仿真采用两级判定：第一级记录译码器是否声明完成纠错，第二级将恢复后的原始信息比特与发送电文逐位比较。只有两者一致，才记为实际正确恢复；声明完成但信息仍错误的帧记为误纠，不能形成有效输出的帧记为译码失败。FER 最终按完整电文是否正确计算，因此分组方案中任一子块造成的信息错误都会使整帧计错。

4.4 AWGN 条件下的 BCH 方案选择

4.4.1 仿真条件

AWGN 比较采用统一 BPSK 调制、实值高斯噪声和硬判决译码。为了在瀑布区获得足够错误样本，同时控制高信噪比点的运行时间，各信噪比点设置最少帧数、目标错误帧数和最大帧数三重停止条件。表4.2列出正文需要的仿真条件，随机种子和原始数据列名等复现信息集中列于附录??。

表 4.2: AWGN 条件下的 BCH 方案比较设置

项目	设置
输入电文	200 bit、300 bit 独立等概率二进制序列
候选编码	表4.1所列 8 种分组、单块缩短和双块缩短方案
调制与信道	BPSK；实值 AWGN；硬判决
横轴范围与步长	$E_s/N_0 = -3.0103 \sim 14.9897$ dB，步长 0.5 dB
停止条件	每点至少 1000 帧，累计 200 个错误帧后可停止，每点最多 50000 帧
结果判定	恢复的原始信息比特与发送电文逐位比较
主要指标	FER；同时统计 BER 和软件译码时间

对幅度为 ± 1 的实值 BPSK，噪声方差定义对应的横轴统一换算为符号能量与噪声功率谱密度之比 E_s/N_0 。

4.4.2 200 bit 方案

图4.3显示，200 bit BCH(511,385) 整块方案在所考察的 AWGN 范围内可靠性最好，其后依次为 BCH(511,421) 整块方案、BCH(255,207) 整块方案和 BCH(15,11) 分组方案。为给工程选型提供易比较的量化位置，在相邻两个非零统计点之间对 $\log_{10}(\text{FER})$ 作线性插值。FER 为 10^{-2} 时，四种方案所需 E_s/N_0 约为 2.95、3.52、4.39 和 5.98 dB。

BCH(511,385) 整块方案通过 326 bit 发送长度和更高代数译码开销取得最靠左的曲线；BCH(255,207) 整块方案只发送 248 bit，但 $t = 6$ 限制了低错误率区域的收益；分组方案虽然单块译码简单，却要连续正确恢复 19 个子块，因此整帧 FER 较高。实际选择需要同时考虑链路余量、占用时长和处理资源。




图 4.3: 200 bit 电文的 AWGN 帧错误率

4.4.3 300 bit 方案

图4.4给出 300 bit 电文结果。FER 为 10^{-2} 时, BCH(511,385) 整块方案、BCH(511,421) 整块方案、双块 BCH(255,207) 方案和 BCH(15,11) 分组方案的插值位置约为 3.46、4.03、4.27 和 6.18 dB。390 bit BCH(511,421) 整块方案比 396 bit 双块 BCH(255,207) 方案略靠左, 说明在当前分散噪声条件下, 把 $t = 10$ 作用于整个码字获得的联合纠错收益, 抵消了二者很小的码率差异。




图 4.4: 300 bit 电文的 AWGN 帧错误率

426 bit BCH(511,385) 整块方案相对 390 bit 方案把 FER 为 10^{-2} 的位置改善约 0.57 dB, 但多发送 36 bit, 并增加代数译码运算。双块方案的两个子码字各自具有 $t = 6$, 如果错误恰好分散到两块, 它可能获得局部并行纠错的机会; 然而整帧需要两个子块都正确, 且当前软件按顺序完成两次代数译码。

4.4.4 可靠性、码长与软件译码时间权衡

图4.5给出同一批 AWGN 仿真中的每帧平均软件译码时间。按全部信噪比点累计译码时间除以累计帧数, 200 bit 四类方案从分组 BCH(15,11)、BCH(255,207)、BCH(511,421) 到 BCH(511,385) 约为 12.73、20.54、43.66 和 63.67 μs /帧; 300 bit 对应约为 18.52、28.60、39.00 和 50.96 μs /帧。分组方案虽然需要 19 或 28 次子块译码, 但每次只做短码综合与查表; 长码方案则承担 BM 迭代和完整母码范围的 Chien 搜索。




图 4.5: AWGN 条件下各 BCH 方案的软件译码时间

这些时间反映当前处理器、编译器和串行软件实现。综合可靠性和代价, 200 bit 场景若强调低复杂度, 可采用分组 BCH(15,11); 若可靠性优先, 则 BCH(511,385) 整块方案更有优势。300 bit 场景中, 390 bit BCH(511,421) 整块方案在发送长度、AWGN 可靠性和软件时间之间形成较均衡的基线, 426 bit BCH(511,385) 整块方案适用于愿意增加冗余以换取更低 FER 的场合。

4.5 不同信道条件下的 BCH 适应性

4.5.1 多信道仿真设置

多信道试验沿用表4.1中的八种编码方案。表4.3概括各场景, 图4.6给出编码、BPSK 调制、四类信道支路、相应接收处理、硬判决、BCH 译码和整帧统计之间的关系。

表 4.3: BCH 多信道适应性仿真设置

信道场景	信道模型	关键参数	接收处理	主指标
固定多径	四抽头实数信道叠加 AWGN	归一化多径抽头: 0.80452、0.52294、0、0.28158	已知信道, 线性 MMSE 均衡	FER
帧内相位累积	复基带符号相位线性增长并叠加 AWGN	帧首 0°, 帧末累计 30°	不作频偏补偿, 取实部硬判决	FER
连续遮挡	连续调制符号幅度置零并叠加 AWGN	随机起点, 约占码长 10%	不交织	FER
连续突发错误	连续硬比特人为翻转	随机起点, 0-50 bit, 不环回	无 AWGN, 不交织	FER




图 4.6: BCH 多信道适应性仿真链路

4.5.2 固定多径条件

固定多径信道表示为 $y_i = \sum_{\ell} h_{\ell} x_{i-\ell} + n_i$ 。四个多径抽头经过能量归一化，延迟副本之间的叠加造成码间干扰。接收端已知信道系数，采用线性最小均方误差（Minimum Mean Square Error, MMSE）均衡恢复符号，再作硬判决和 BCH 译码。




图 4.7: 固定实数多径与 MMSE 均衡后的帧错误率

图4.7中的曲线随信噪比提高而继续下降，说明已知信道条件下的 MMSE 均衡能够抑制主要码间干扰，没有形成明显不可消除的平台。与 AWGN 基准相比，下降区间整体后移，其原因是有限长度块均衡仍保留边界失真，同时 MMSE 权衡会带来残余干扰和噪声增强。各方案的相对趋势总体保持：较大的整块纠错能力更能吸收均衡后分散出现的硬判决错误。

4.5.3 频偏引起的帧内相位累积（累计 30°）

频偏会使载波相位随符号时刻持续旋转。试验不施加固定的初始相差，而是令每个编码帧从 0° 开始，相位按符号序号线性增加，并在帧末累计到 30°；因此，“累计 30°”描述的是一个编码帧内由频偏引起的相位增长强度。不同码长方案均在各自帧首和帧末之间完成相同的总相位累积，接收端关闭频偏补偿，只取复基带样值实部进行硬判决。




图 4.8: 频偏引起的帧内相位累积（累计 30°）条件下的帧错误率

对理想 BPSK 符号 ± 1 ，旋转后的实部分量为 $\pm \cos \theta$ 。在帧末 $\theta = 30^\circ$ 时， $\cos 30^\circ \approx 0.866$ ，判决幅度和噪声裕量有所减小，但符号能量并未像遮挡那样被直接删除。因此，随着信噪比提高，各方案的 FER 仍能继续下降，没有出现与 10% 连续置零相同的平台。较强整块码对相位累积造成的分散判决错误仍表现出更好的抵抗能力，分组方案则更容易因某个短子块发生多错而产生整帧错误。

4.5.4 连续遮挡条件

遮挡试验从随机位置选择约占编码帧 10% 的连续调制符号，将其幅度直接置零，遮挡区仍叠加噪声。接收端既不知道受损位置，也没有消除标记或交织处理。因此，该模型不是消除码信道，而是“局部信号缺失后仍按普通硬判决输入 BCH 译码器”的试验。

图 4.9 表现出显著错误现象。提高 AWGN 信噪比只能减小未遮挡区域的噪声，却无法重建被置零的连续符号；当局部损伤产生的错误数超过 BCH 码纠错能力时，继续增加信噪比也难以改善整帧结果。BCH(511,385) 整块方案凭借 $t = 14$ 取得相对较低的 FER，但仍不能消除。该现象与累计 30° 相位旋转形成清楚对比：相位旋转主要压缩实部判决，连续遮挡则直接丢失一段符号信息。

4.5.5 连续突发错误条件

连续突发错误试验不叠加 AWGN，而是在硬判决比特序列中从随机起点连续翻转 0~50 bit，不允许越过帧尾环回，也不采用交织。它是为了隔离“错误集中程度”而设置




图 4.9: 约 10% 连续符号置零遮挡下的帧错误率

的人工模型。




图 4.10: 无 AWGN、无交织条件下的连续突发错误帧错误率

当单个码字内的翻转数不超过 t 时，BCH 译码具有确定的纠错保证；超过 t 后，是否恢复成功还取决于突发起点、码字边界以及错误是否跨入相邻子块。分组方案的每个 15 bit 子块只能保证纠正 1 bit，连续突发很容易在某一子块内超过能力。图中曲线因此是特定边界分布下的统计结果，而不是“突发长度等于纠错能力”的普遍规则。

4.5.6 不同错误形态对 BCH 性能的影响

从错误空间分布看，本章信道可归为两类。第一类以分散错误为主，包括 AWGN 硬判决错误、固定多径均衡后的残余错误以及累计 30° 相位旋转下的判决错误。这些错误可以分布在较长码字范围内，提高 t 通常能够使整块 BCH 方案吸收更多错误，FER 曲线也会随信噪比持续下降。多径中的残余码间干扰可能带有相关性，相位累积又使帧后部的判决裕量更小，但二者在当前条件下仍未表现为连续大段信息完全丢失。

第二类是局部 bit 集中的连续错误，包括调制符号置零遮挡和人为连续翻转。它们可能一次向同一子码字注入超过 t 的错误，因而仅靠增加信噪比或适度增强 BCH 码不足以保证恢复。改善方向包括在编码前交织以重新分散错误、向译码器提供受损位置、利用导频或幅度检测识别遮挡区，以及设计面向连续错误的接收处理。相关结构将在第 9 章结合交织进一步讨论。

4.6 BCH 方案选择结论

表 4.4 把仿真结果转化为可执行的工程建议。

表 4.4: BCH 方案的阶段性工程建议

业务条件	推荐方案	推荐理由	主要代价
200 bit, 低复杂度优先	分组 BCH(15,11)	短码查表路径简单，软件译码时间最低	发送 285 bit; AWGN 可靠性较弱
200 bit, 可靠性优先	BCH(511,385) 整块方案	AWGN 曲线最靠左，集中损伤下相对表现最好	发送 326 bit; 软件译码时间最高
300 bit, 综合平衡	BCH(511,421) 整块方案	390 bit 码长下兼顾 $t = 10$ 、FER 与软件时间	复杂度高于分组方案
300 bit, 可靠性优先	BCH(511,385) 整块方案	AWGN 下 FER 最低，具有 $t = 14$ 纠错能力	比 390 bit 方案多发送 36 bit
强连续错误	不依赖单一 BCH 方案	遮挡平台和突发结果表明局部错误可一次超过 t	需增加交织、位置辅助或结构化接收处理

总体而言，BCH(15,11) 分组方案适合强调实现简单和处理开销的低速链路；较长的缩短 BCH 码通过联合纠正更大范围内的错误，能够显著改善 AWGN 和其他分散错误条件下的整帧可靠性。对于 300 bit 电文，BCH(511,421) 整块方案是较均衡的基准；对于可靠性优先的 200 bit 或 300 bit 业务，BCH(511,385) 整块方案更具优势。若链路存在强连续遮挡或长突发错误，则不应把提高 BCH 纠错能力作为唯一措施，而应把编码与交织、同步、受损位置检测和接收机处理联合设计。

从系统应用角度看，BCH 码适合作为低速控制电文的基础纠错手段：在分散噪声占主导时，可根据允许的发送长度选择 $t = 10$ 或 $t = 14$ 的整块方案；在处理资源受限时，可退回结构清晰的分组方案。

第五章 卷积码方案与仿真分析

5.1 高速电文卷积码设计目标

本章面向长度固定为 300 bit 的高速二进制电文。与上一章讨论的低速电文相比，高速业务不仅要求降低整帧错误率，还要求编码器能够随数据到达连续工作，译码器能够在整帧结束前逐批给出稳定结果，并在发送效率、等待时间和存储资源之间作出可解释的取舍。若只追求最低帧错误率，可以增加冗余并等待完整码字；若只追求短发送时长，又会压缩纠错余量。因而本章不把某一个码率或某一组译码参数预设为唯一答案，而是先建立统一编码结构，再由正式仿真分别筛选可靠性、吞吐、时延、存储和综合平衡方案。

卷积码适合承担这一工程基线。编码输出由当前输入和有限长度历史共同决定，移位寄存器状态可以在数据连续到达时自然延续，不必把每个时隙重新初始化为独立码块。以码率 $1/2$ 母码为基础，还可以通过打孔删除预定位置的编码比特，在不改变主体网格结构和 Viterbi 译码框架的条件下形成约 $2/3$ 和约 $3/4$ 方案。这种做法使可靠性与发送效率的比较具有共同基础，也便于接收端在硬判决和软判决之间切换。

接收侧采用 Viterbi 算法在状态网格中寻找累计路径度量最优的输入序列。整块译码能够利用完整终止边界，适合作为可靠性基准；有限回溯和真滑窗译码则用受控的历史长度、接收窗口和滑动步长换取更早输出与更低存储。对于按时隙到达的高速电文，连续编码与滑窗译码还可把“等待完整 300 bit 后统一处理”改为“边到达、边更新、分批提交”。

因此，本章重点研究以下四个问题：

1. $K = 7$ 、八进制生成多项式 171/133 条件下 300 bit 电文的编码适配方式，以及 612、459 和 408 bit 三种发送长度的形成机制；
2. 不同码率及硬、软判决方式对 BER 和 FER 性能的影响；
3. 回溯深度、软信息量化位宽以及滑窗 $W/S/D$ 参数对译码可靠性与资源开销的影响；
4. 最终码流保持不变时，不同时间隙组织方式对 BER/FER 一致性及输出时延的影响。

下文首先从卷积码编码结构及实际发送码长展开分析。

评价这些问题时，FER 用于回答一封 300 bit 电文能否完整交付，BER 用于观察错误比特的总体密度，发送长度反映占用的调制符号数，首次输出和第 95 百分位决策时延则分别描述最早结果与大多数结果的等待。四类指标不能相互替代：较低 BER 并不必然保证整帧正确，较早出现第一个比特也不代表后续信息均已完成判决，而较高码率只有在给定信道余量下仍满足目标 FER 才具有业务价值。

5.2 卷积编码结构与码长设计

5.2.1 约束长度与生成多项式

编码器采用约束长度 $K = 7$ 的二进制卷积母码。每个输出不仅由当前输入比特决定，还与前 6 bit 历史有关，故记忆长度为 6，状态数为 $2^6 = 64$ 。每输入 1 bit，编码器沿状态网格前进一步并产生两个母码输出比特。两个输出分别由八进制生成多项式 $G_1 = 171$ 和 $G_2 = 133$ 规定；它们对应二进制多项式

$$g_1(x) = x^6 + x^5 + x^4 + x^3 + 1, \quad g_2(x) = x^6 + x^4 + x^3 + x + 1. \quad (5.1)$$

这里的 171 和 133 是八进制表示，不是普通十进制系数。每个多项式标明当前输入和哪些记忆单元参加模 2 加法，两个异或网络由此产生一对编码比特。 $K = 7$ 使网格规模仍可由 64 状态 Viterbi 稳定处理，同时保留足够的路径记忆，是本项目 300 bit 高速电文的统一母码结构。

表 5.1: 卷积码基础编码参数

参数	冻结取值
原始信息长度	300 bit
约束长度、记忆长度	$K = 7$; 记忆长度 6 bit
状态数	64
生成多项式	$G_1 = 171$ 、 $G_2 = 133$ (八进制)
母码率	1/2
尾比特	6 bit 零尾
编码器输入长度	306 个网格步
母码输出长度	612 bit

5.2.2 零尾终止与实际编码长度

整块编码在 300 bit 原始电文后追加 6 bit 零尾，使编码器从任意数据结束状态逐步返回全零状态。编码器实际处理

$$N_{\text{step}} = 300 + 6 = 306 \quad (5.2)$$

个网格步。母码每步输出 2 bit，因此未打孔码长为

$$N_{\text{mother}} = 306 \times 2 = 612 \text{ bit.} \quad (5.3)$$

这 6 个尾步不属于原始业务信息，但为整块 Viterbi 提供已知终止状态。译码器可从零状态反向沿幸存路径回溯，避免把帧末状态当作未知量；恢复后只提交前 300 bit 原始电文。612 bit 远低于 1000 bit 码长上限，也为后续提高码率保留了打孔空间。

零尾是整块组织的终止手段，不等于每个时隙都重新补 6 bit。若把 50、100 或 150 bit 时隙各自独立终止，不仅会反复增加尾比特，还会切断跨时隙状态记忆，形成与本章正式方案不同的多个短卷积码块。连续时隙方案只在整封 300 bit 电文的最后一个时隙追加零尾，具体机制见第 5.7 节。

5.2.3 打孔与实际码率

母码输出按“每个网格步先输出 G_1 、再输出 G_2 ”的顺序排列。打孔器周期性保留或删除这些位置：图样 11 保留全部母码比特；图样 1101 每 4 个母码位置保留 3 个；图样 110110 每 6 个位置保留 4 个。接收端解打孔时，被删除的位置以“无观测”标志送入路径度量计算，并不把它们错误补成判决比特 0。因此，打孔改变的是可用观测数量和冗余，而不是强行引入固定比特。

实际帧级码率统一定义为

$$R = \frac{K_{\text{info}}}{N_{\text{tx}}}, \quad (5.4)$$

其中 $K_{\text{info}} = 300$ ， N_{tx} 是实际发送编码长度。表 5.2 中的“1/2、约 2/3、约 3/4”是母码或目标打孔方案名称；由于 6 个零尾不计入原始信息，实际帧级码率分别为 0.4902、0.6536 和 0.7353，不能直接写成理想分数。

表 5.2: 不同打孔方案的实际编码长度与码率

方案	打孔图样	发送长度/bit	实际码率	工程意义
1/2 母码	11	612	0.4902	冗余最多，可靠性优先
约 2/3 打孔	1101	459	0.6536	可靠性与发送效率折中
约 3/4 打孔	110110	408	0.7353	发送长度最短，吞吐优先

5.3 Viterbi 译码与连续处理机制

5.3.1 网格状态、路径度量与回溯

编码器的 6 bit 记忆内容构成网格状态。每到来 1 bit 输入，当前状态按寄存器移位规则转移到下一状态，并产生一对候选编码输出；这一过程称为一个网格步。每个状态有

两条可能输入分支，连续分支连接成候选路径。接收端根据观测与候选输出的差异计算分支度量，再把它加到前一状态的累计路径度量上。到达同一新状态的多条路径中，仅保留累计度量较小者及其前驱信息，称为幸存路径。

Viterbi 算法并不逐个比特作孤立判决，而是比较完整状态约束下的路径。噪声可能使某一步的局部观测倾向错误分支，但后续观测继续累积后，不符合卷积约束的路径往往付出更大度量而被淘汰。经过足够深度后，从当前优胜状态向前回溯，早期路径通常已经合并，此时才能把对应信息比特作为稳定结果提交。

路径合并也是理解回溯和滑窗参数的关键。若两条候选路径在较早时刻已经进入同一状态，则该状态之前的共同部分不会再被后续输入分开；反之，若多条竞争路径在有限历史内仍保持接近的累计度量，立即输出就可能选错。回溯深度给竞争路径留下继续分化的观察时间，窗口长度提供可用于比较的接收范围，滑动步长决定稳定结果以多大批次被提交。三者分别作用于路径稳定、观察范围和输出节奏，不能把其中一个参数的增大简单视为对另外两个参数的替代。

5.3.2 硬判决与软判决

硬判决先把 BPSK 接收样值量化为 0 或 1，再统计候选编码输出与接收判决之间不一致的位置数，形成汉明型分支度量。该接口简单，每个观测只需 1 bit，但量化后无法区分“接收点刚刚越过判决门限”和“接收点远离门限”这两种可靠性完全不同的情况。

浮点软判决保留 BPSK 接收样值。对每个候选编码输出，先映射到理想符号 +1 或 -1，再累计接收样值与候选符号之间的平方欧氏距离。当前实现不是直接输入对数似然比 (LLR)，而是用连续接收样值中的幅度距离表达可靠性。对于打孔删除的位置，观测标志为 0，该位置不参与硬判决或软判决的分支度量。软判决因此没有改变卷积码和状态网格，只是用更完整的信道信息提高了路径区分能力。

5.3.3 整块、有限回溯与滑窗译码

整块译码接收完整 306 步网格，保存全帧幸存路径，从已知零终止状态回溯并一次输出 300 bit。它最大限度利用完整帧边界，是比较码率和判决方式时的可靠性基准，但需要保存约 306 步的幸存信息，且最早结果必须等到帧末。

有限回溯仍持续更新 64 个状态度量，但只保留最近 D 步路径历史；当路径足够稳定时提交较早比特。增大 D 通常有助于降低过早判决风险，却同步增加存储和等待，并可能带来重复回溯操作。滑窗在此基础上引入接收窗口长度 W 和滑动步长 S ：窗口缓存连续观测，更新路径度量，向前回溯 D 步，每个非最终窗口提交约 S 个稳定信息比特，然后前移 S 继续处理。参数必须满足

$$W > D, \quad S \leq W - D. \quad (5.5)$$

最终窗口利用零终止状态完成剩余输出，并检查 300 bit 是否无遗漏、无重复。这一过程是真正的增量译码，不是先做整帧译码再人为截断结果。图5.1对照整块一次输出与滑窗

分批提交两条流程。



图 5.1: 整块与滑窗 Viterbi 译码流程

5.4 码率与判决方式性能分析

5.4.1 仿真条件

基础性能比较采用 300 bit 独立等概率二进制电文、BPSK 调制和实值 AWGN 信道。横轴为 E_s/N_0 ，单位 dB；幅度为 ± 1 时，噪声方差为

$$\sigma^2 = \frac{1}{2 \times 10^{(E_s/N_0)/10}}. \quad (5.6)$$

若需要换算为 E_b/N_0 ，应对每个方案分别使用 $E_b/N_0 = E_s/N_0 - 10 \log_{10} R$ ，其中 R 取表 5.2 的实际帧级码率，不能对三码率统一平移。

粗网格用于覆盖完整工作区间，密集区数据用于提高瀑布段工作点插值的分辨率。FER=0.1 所需信噪比在相邻非零统计点间对 $\log_{10}(\text{FER})$ 线性插值。

5.4.2 不同码率可靠性分析

图 5.2 在整块浮点软判决条件下比较三码率。提高码率会减少发送冗余和实际码长：约 3/4 方案只发送 408 bit，约 2/3 方案发送 459 bit，1/2 母码发送 612 bit。相应地，在

表 5.3: 基础性能仿真参数

项目	设置
原始电文与编码	300 bit; $K = 7$; 171/133 (八进制); 6 bit 零尾
调制与信道	BPSK; 实值 AWGN
主横轴	E_s/N_0
基础粗网格	-5 ~ 10 dB, 步长 0.5 dB
粗网格停止条件	每点至少 1000 帧; 累计 200 个错误帧后可停止; 最多 50000 帧
密集区用途	每点至少 5000 帧, 用于瀑布区及 FER=0.1 工作点插值
码率方案	1/2 母码、约 2/3 打孔、约 3/4 打孔
判决方式	硬判决、浮点软判决
主要指标	BER、FER; 资源与时延另行统计

相同 E_s/N_0 下, 打孔方案可供路径度量使用的观测更少, 瀑布区依次向右移动。




图 5.2: 不同码率浮点软判决的帧错误率

表 5.4: 不同码率的 FER=0.1 工作点

方案	发送长度/bit	所需 E_s/N_0 /dB	工程解释
1/2 母码	612	-0.709	冗余最多, 可靠性余量最大
约 2/3 打孔	459	0.963	减少 153 bit, 形成折中
约 3/4 打孔	408	1.885	发送最短, 以可靠性换取效率

表5.4量化了这一取舍。相对 1/2 母码, 约 2/3 和约 3/4 方案达到 FER=0.1 分别需要更高的 E_s/N_0 , 其代价对应 204 bit 的码长缩短和更高实际码率, 适用于链路余量充

足、发送占用或吞吐优先的场合。码率选择的实质是在可用信噪比下决定把资源留给冗余还是业务传输。

比较固定的是每个实际发送 BPSK 符号的 E_s/N_0 。1/2 母码、约 2/3 和约 3/4 方案每帧分别发送 612、459 和 408 个符号，故低码率方案不仅冗余更多，整帧占用的发送符号也更多。本节回答的是固定单符号能量条件下的“发送占用—可靠性”权衡，而不是固定每信息比特能量或固定整帧总能量条件下的纯编码增益。

5.4.3 硬判决与软判决性能分析

图5.3显示，对三个码率，浮点软判决瀑布区均明显早于硬判决进入下降段。两种译码器采用相同卷积码、打孔图样和状态转移，差别只在分支度量：硬判决丢弃门限两侧的距离，软判决保留接收点相对 ± 1 理想符号的连续幅度信息，因此能更早排除不可信路径。




图 5.3: 硬判决与浮点软判决的帧错误率比较

表 5.5: 软判决相对硬判决的 FER=0.1 性能收益

方案	E_s/N_0 收益/dB	解释
1/2 母码	2.085	利用幅度可靠性后所需信噪比显著下降
约 2/3 打孔	1.927	打孔观测减少，但软信息优势仍保持
约 3/4 打孔	1.857	在最高码率下仍获得明显收益

在 FER=0.1 处，软判决相对硬判决的 E_s/N_0 收益为 1.857–2.085 dB。它不需要增加发送冗余，而是以更精细的接收输入、路径度量运算和存储精度换取可靠性。因此，后续回溯、量化、滑窗和时隙研究均以软判决作为主要性能路线，同时保留硬判决作为低接口复杂度基准。

5.5 回溯深度与软信息量化

5.5.1 回溯深度对可靠性的影响

完整回溯保存全帧 306 步幸存路径并利用零尾终止状态；有限回溯正式比较 $D = 35, 49, 70, 84, 98, 112$ 。图5.4给出三码率的全部正式 FER 点。随着 D 增加，过早提交尚未合并路径的风险下降，各有限深度曲线逐步逼近完整回溯。




图 5.4: 不同回溯深度下的卷积码帧错误率

5.5.2 回溯深度对时延、存储和软件处理的影响

图5.5是当前处理器、编译器和串行实现上的软件处理时间。符号级首次输出时延则由译码结构决定，是更稳定的算法指标。




图 5.5: 不同回溯深度下的软件译码时间

$D = 112$ 是当前测试集合中第一个通过全工作点 5% 最坏相对 FER 增幅门限的有限深度； $D = 98$ 仍略高于门限。相对完整回溯， $D = 112$ 将译码存储降低约 62.3%，首次输出提前 194 个符号，故通用选择保持 $D = 112$ 。

有限回溯深度的可靠性与资源权衡




图 5.6: 有限回溯深度的可靠性与资源权衡

表 5.6: 不同回溯深度的可靠性、资源与时延比较

D	最坏 FER 增幅	5% 判据	存储/B	首次输出/符号	软件时间/ μs	评价
35	445%	不通过	7744	34	315.919	可靠性损失很大
49	128%	不通过	10432	48	319.674	与完整回溯差距大
70	29.1%	不通过	14464	69	329.360	可靠性继续改善
84	12.5%	不通过	17152	83	334.853	资源较低, 未过门限
98	6.76%	不通过	19840	97	341.030	略高于 5% 门限
112	3.38%	通过	22528	111	/	首个达标有限深度
完整	基准	基准	59776	305	288.388	全帧可靠性基准

5.5.3 不同量化位宽的完整 FER 性能

正式试验覆盖浮点以及 3–8 bit 六种量化输入。图5.7直接展示全部逐点 FER 曲线。

不同软信息量化位宽下的卷积码帧错误率




图 5.7: 不同软信息量化位宽下的卷积码帧错误率

5.5.4 量化性能损失与位宽选择

图5.8在 FER=0.1 处比较量化相对浮点的信噪比差值。

Q8 在三码率上的损失分别为 0.006214、0.008130 和 -0.000741 dB, 已接近统计与

表 5.7: 软信息量化实现参数

项目	解释
位宽含义	Qb 为 b bit 有符号输入码, $q_{\max} = 2^{b-1} - 1$, 使用对称整数区间 $[-q_{\max}, q_{\max}]$
输入与缩放	对解打孔后的实值接收样值量化: 裁剪幅度 Q3-Q6 为 1.5, Q7-Q8 为 2.0; 步长 $\Delta = A/q_{\max}$
舍入与饱和	先按 $\text{lround}(y/\Delta)$ 舍入到最近整数, 再限幅到 $[-q_{\max}, q_{\max}]$
路径度量	量化输入采用平方欧氏分支度量, 累计量为 32 bit 有符号整数; 每个网格步减去最小度量进行归一化
溢出策略	候选值以 64 bit 临时量计算, 超出 32 bit 或 10^9 上限时饱和; 正式结果的两类计数均为 0
研究边界	不仅输入被量化, 量化译码支路的路径度量也为整数; 浮点基准另用浮点软译码器




图 5.8: 软信息量化位宽的 FER=0.1 性能损失

表 5.8: 代表性软信息精度的 FER=0.1 性能损失与用途

精度	三码率相对浮点损失/dB	表示代价	推荐用途
浮点	0 (基准)	输入与度量精度最高	系统级软件基准
Q4	0.103 / 0.081 / 0.061	4 bit 输入与整数度量	存储受限候选
Q6	0.071 / 0.013 / 0.000	6 bit 输入与整数度量	中等位宽候选
Q8	0.006 / 0.008 / -0.001	8 bit 输入与整数度量	量化实现推荐

插值分辨率，因此量化实现推荐仍为 Q8；系统级五类方案仍以浮点软判决为正式比较口径。

5.6 滑窗译码参数分析

5.6.1 窗口长度影响

窗口长度试验取 $W \in \{96, 128, 160, 192\}$ ，固定 $S = 16, D = 70$ 。图5.9表明，在当前控制条件下各曲线已高度接近： W 达到足够观察范围后，继续增加窗口的可靠性收益趋于饱和。




图 5.9: 不同窗口长度对滑窗译码 FER 的影响

5.6.2 滑动步长影响

步长试验取 $S \in \{8, 16, 25, 50\}$ ，固定 $W = 160, D = 70$ 。 S 主要控制输出批量和触发频率：较小 S 触发更频繁、重复计算更多；较大 S 扩大单批提交量并改变等待分布。




图 5.10: 不同滑动步长对滑窗译码 FER 的影响

5.6.3 回溯深度影响

滑窗回溯试验取 $D \in \{35, 49, 70, 84, 98, 112\}$ ，固定 $W = 160, S = 16$ 。




图 5.11: 不同回溯深度对滑窗译码 FER 的影响

表 5.9: 滑窗控制变量试验摘要

变量	正式集合	固定条件	结构统计	工程解释
W	96/128/160/192	$S = 16, D = 70$	首次输出: 170/127/113 符号	观察充分后 FER 收益趋于饱和
S	8/16/25/50	$W = 160, D = 70$	$S = 16$ 时 P95: 260/195/173 符号	控制输出节奏与触发频率
D	35, 49, 70, 84, 98, 112	$W = 160, S = 16$	逐点曲线覆盖六个深度	增深降低过早提交风险并增加等待、存储

5.6.4 滑窗参数综合选择

筛选遵循先满足可靠性、再比较等待、存储和处理量的顺序，不对 $W/S/D$ 机械取最大或最小。

表 5.10: 不同码率和目标下的滑窗参数推荐

码率方案	目标	W	S	D	选择含义
1/2 母码	综合/性能	128	25	70	冗余充足，较浅回溯即可稳定
1/2 母码	时延/存储	96	16	70	缩小缓存并保持可接受可靠性
约 2/3 打孔	综合/性能	128	25	98	以更深回溯补偿观测减少
约 2/3 打孔	时延/存储	128	25	84	在等待与可靠性间折中
约 3/4 打孔	综合/性能	160	25	126	最少冗余需要更长观察与回溯
约 3/4 打孔	时延/存储	128	25	98	接受性能代价以减少资源

不存在跨三码率统一最优的 $W/S/D$ 。打孔越多，竞争路径通常需要更长观察或回溯；目标函数不同，也会在相同码率下给出不同配置。

5.7 时隙组织与连续译码性能

5.7.1 连续编码与时隙组织方式

正式比较包括整块 300 bit，以及 50×6 、 100×3 、 150×2 三种连续时隙组织。连续方案跨时隙保持编码器状态和打孔相位，只有最后一个时隙追加 6 bit 零尾；三种连续组织编码的是同一封 300 bit 电文，而不是多个独立短码块。




图 5.12: 高速电文按时隙连续编码与滑窗译码流程

5.7.2 硬判决下的时隙可靠性

图5.13比较整块与三种连续组织的硬判决 FER。对应 BER 组合图也已按同一正式 CSV 生成，并为控制正文篇幅移至附录B；300 bit 电文的主要交付指标采用 FER。




图 5.13: 不同电文组织的硬判决帧错误率

5.7.3 浮点软判决下的时隙可靠性

图5.14给出浮点软判决 FER。相同码率、判决方式和 E_s/N_0 下， 50×6 、 100×3 和 150×2 三种连续组织的 BER 与 FER 逐点完全重合。原因是最终发送码流、编码器状态、打孔相位、仅末时隙终止、接收序列、噪声、滑窗规则均一致；时隙组织改变的是接收数据何时到达，而不是最终卷积码字。不能据此声称 50×6 纠错更强。

5.7.4 不同时隙组织的输出时延

时延以接收符号计数。首次输出反映最早结果，第 95 百分位反映绝大多数信息比特的等待，整帧最后决策符号反映全部交付时刻。




图 5.14: 不同电文组织的浮点软判决帧错误率




图 5.15: 不同电文组织的浮点软判决输出时延

表 5.11: 不同电文组织的浮点软判决输出时延

码率	组织方式	首次	平均	P95	最大	整帧最后符号
1/2	整块 300	610	311.0	580	610	611
1/2	50 × 6	298	231.0	342	360	611
1/2	100 × 3	398	258.0	430	460	611
1/2	150 × 2	298	285.0	530	560	611
约 2/3	整块 300	457	233.0	435	457	458
约 2/3	50 × 6	223	173.0	256	270	458
约 2/3	100 × 3	298	193.25	322	345	458
约 2/3	150 × 2	223	213.5	397	420	458
约 3/4	整块 300	406	207.0	386	406	407
约 3/4	50 × 6	265	171.17	262	273	407
约 3/4	100 × 3	265	183.5	320	340	407
约 3/4	150 × 2	406	207.0	386	406	407

约 2/3 软判决的 50×6 和 150×2 均在 223 个符号后首次输出，但 P95 分别为 256 和 397 个符号。 50×6 的低时延结论来自整体等待分布，而不是可靠性差异。

5.7.5 不同时隙组织的有效吞吐率

归一化有效吞吐率同时受实际码率与 FER 影响。




图 5.16: 不同电文组织的浮点软判决归一化有效吞吐率

5.7.6 时隙组织选择

在三种连续组织可靠性完全相同的前提下，选择由到达节奏和时延分布决定。 50×6 更频繁地向接收缓存提供新符号，在约 2/3 方案中保持 223 符号的最早首次输出，并把 P95 压缩到 256 符号，因此继续作为低时延推荐。

5.8 卷积码方案选择结论

表5.12把展示本章的结果。300 bit 电文采用 $K = 7$ 、171/133 母码和 6 bit 零尾；通过打孔获得 612、459 和 408 bit 三种发送长度；浮点软判决建立性能基准；有限回溯、量化和滑窗再按资源目标降维；连续时隙在保持可靠性的同时调整交付时延。

五类推荐不是一个“统一最优方案”。可靠性与吞吐方案在固定 E_s/N_0 下比较，时延、存储和综合方案在固定 FER=0.1 下比较；基准不同，不能声称其中某一项全面优于其余方案。类似地，Q8 量化建议回答的是定点输入位宽问题，不改变表5.13以浮点软判决建立的系统级推荐口径。

第 5 章确立的系统级比较配置采用 1/2 母码 612 bit 与约 2/3 打孔 459 bit 整块浮点软判决候选，并使用完整 306 步终止回溯；复杂度与突发错误交织分析沿用相同冻结配置。该配置在码率、可靠性、连续处理和实现代价之间建立了统一的高速卷积码比较基准。

表 5.12: 卷积码主要参数选择结论

设计问题	最终结论	工程原因
可靠性码率	1/2 母码	冗余最多, FER 门限最低
吞吐码率	约 3/4 打孔	408 bit 发送长度, 实际码率最高
判决方式	浮点软判决	FER=0.1 处获得约 1.86-2.08 dB 收益
通用有限回溯	$D = 112$	唯一通过 5% 最坏相对 FER 增幅判据, 存储降约 62.3%
量化实现	Q8	三码率相对浮点损失不超过约 0.008 dB 量级
滑窗配置	按码率和目标分别设置	冗余度改变路径收敛, 时延与存储目标也不同
连续时隙	低时延优先 50×6	可靠性与其他连续组织相同, 第 95 百分位等待更低

表 5.13: 卷积码五类系统级推荐

目标	推荐方案	比较基准	选择理由
可靠性优先	1/2 母码整块浮点软判决	固定 $E_s/N_0 = 2$ dB	共同信噪比下 FER 最低
吞吐优先	约 3/4 打孔滑窗, $W = 160, S = 25, D = 126$	固定 $E_s/N_0 = 2$ dB	实际码率与有效吞吐率最高
时延优先	约 2/3 打孔滑窗, $W = 128, S = 25, D = 84$	固定 FER=0.1	覆盖 FER 门限且首次输出最早
存储优先	1/2 母码滑窗, $W = 96, S = 16, D = 70$	固定 FER=0.1	覆盖 FER 门限且译码存储最低
综合平衡	1/2 母码滑窗, $W = 96, S = 16, D = 70$	固定 FER=0.1	综合四项指标最优

第六章 LDPC 方案与仿真分析

6.1 高速电文 LDPC 设计方案

面向 300 bit 高速二进制电文，LDPC 码可作为卷积码之外的高可靠短块编码方案。本章采用整块编码组织，300 bit 信息在一个 LDPC 码字内完成编码与恢复，不进行 LDPC 分块，也不配置交织。编码器基于 5G NR BG2 准循环结构进行短块构造，比较实际码长 480 bit、560 bit 和 640 bit，并分别采用 BP 与 NMS 软译码器。评价内容包括 BER、FER、编码增益、迭代次数、平均与尾部软件译码时间、最大观测时间以及运算规模。

本章实现主要复用 BG2 结构、提升过程和稀疏校验矩阵构造，不包含完整 5G NR 物理层中的传输块分段、HARQ 与完整速率匹配流程。三种方案共享 300 bit 原始信息、BPSK 调制和 AWGN 信道，使可靠性、传输效率与译码负担之间的差异能够在统一链路条件下比较。

6.2 BG2 短块编码结构与参数

设 BG2 信息列数为 k_b ，选取的基图列数和行数分别为 n_b 与 m_b ，提升因子为 Z_c 。系统信息容量 K_{cap} 、填充位数 F 、实际码长 N 与实际码率 R 为

$$K_{\text{cap}} = k_b Z_c, \quad F = K_{\text{cap}} - 300, \quad N = n_b Z_c, \quad R = \frac{300}{N}. \quad (6.1)$$

300 bit 原始信息放入系统信息区，其余位置填零，再由准循环校验矩阵生成校验位并形成完整码字。该组织方式保留了系统码结构，接收端译码后可直接从信息区恢复 300 bit 电文。




图 6.1: 300 bit 高速电文 BG2 短块 LDPC 编码结构

中间目标码长为 576 bit。BG2 短块构造受到提升因子与校验矩阵可编码条件的共同约束，576 bit 候选未满足本系统的编码条件，因此采用距离目标最近的 560 bit 方案。仿真、码率和性能比较均按 560 bit 实际发送长度计算。

三种构造的差异不仅体现为发送长度变化，还包括提升因子、基图截取范围、填充量和校验约束分布的同步变化。N640 包含 320 个校验位且填充位仅 20 bit；N560 虽然

表 6.1: 300 bit 高速电文 LDPC 编码参数

方案	目标码长	实际码长	Z_c	k_b	n_b	m_b	信息容量	填充位	校验位	实际码率
N480	480	480	48	8	10	2	384	84	96	0.6250
N560	576	560	56	8	10	2	448	148	112	0.5357
N640	≤ 640	640	40	8	16	8	320	20	320	0.4688

发送长度居中，但信息容量达到 448 bit，其中 148 bit 为填充位。完整校验图结构由此成为短块性能分析的重要基础。

6.3 BP 与 NMS 分层译码

BP 译码器采用分层和积更新。每一层先从变量节点后验 LLR 中扣除旧校验消息，校验节点再通过双曲正切与反双曲正切运算形成新消息，并立即更新变量节点后验信息。NMS 译码器保持相同分层顺序，以绝对值、最小值、次小值和符号积近似校验节点计算，并用归一化因子 α 修正消息幅度，其核心形式为

$$L_{c \rightarrow v}^{\text{NMS}} = \alpha s_{c \rightarrow v} \min_{v' \neq v} |L_{v' \rightarrow c}|. \quad (6.2)$$

每轮分层更新结束后，两种译码器均执行硬判决和综合校验。校验方程全部满足时提前输出，否则进入下一轮，最大迭代次数为 32。




图 6.2: BP 与 NMS 分层迭代译码流程

BP 与 NMS 的基础运算类型存在明显差异。BP 校验节点包含双曲正切与反双曲正切等非线性运算，NMS 主要由绝对值、比较、符号判断和缩放乘法构成。因此，消息更新次数表示传播规模，基础运算事件数表示计算事件规模，而软件译码时间进一步反映这些运算在处理器上的综合执行代价。

表 6.2: BP 与 NMS 译码运算结构

项目	BP	NMS
校验节点	双曲正切、乘积、反双曲正切	绝对值、最小值/次小值、符号、缩放
变量节点	外信息形成与后验 LLR 更新	外信息形成与后验 LLR 更新
收敛控制	硬判决、综合校验、提前停止	硬判决、综合校验、提前停止
性能定位	和积软译码基准	低代价近似软译码

6.4 NMS 归一化因子性能分析

NMS 以 α 修正最小和近似产生的消息幅度。较小的 α 会压缩校验消息，使部分帧需要更多迭代才能收敛；较大的 α 提高消息幅度，同时也增强错误信息在图中的传播。归一化因子在 0.60 ~ 1.00 范围内按 0.05 步长比较，表 6.3 列出四个关键取值。平均 FER、平均迭代和平均时间由每个码长的五个扫描点计算；错误合法码字率来自瀑布区末端两个工作点的 600 帧专项分类统计。

表 6.3: NMS 归一化因子关键性能比较

码长	α	扫描 $E_s/N_0/\text{dB}$	平均 FER	平均迭代	平均时间/ μs	错误码字率
480	0.80	2.5 ~ 4.5	0.4707	11.437	90.65	7.33%
480	0.90	2.5 ~ 4.5	0.4427	7.187	58.10	11.00%
480	0.95	2.5 ~ 4.5	0.4273	4.279	35.83	14.17%
480	1.00	2.5 ~ 4.5	0.4200	1.485	13.69	17.33%
560	0.80	2.5 ~ 4.5	0.5047	13.753	120.38	7.17%
560	0.90	2.5 ~ 4.5	0.4753	8.448	77.02	11.50%
560	0.95	2.5 ~ 4.5	0.4673	5.287	49.68	14.67%
560	1.00	2.5 ~ 4.5	0.4613	1.537	16.45	19.50%
640	0.80	-2.5 ~ -0.5	0.3653	15.949	542.20	0
640	0.90	-2.5 ~ -0.5	0.3820	16.611	567.07	0
640	0.95	-2.5 ~ -0.5	0.4153	17.592	604.48	0
640	1.00	-2.5 ~ -0.5	0.4760	19.243	657.36	0

N480 在 $\alpha = 0.90$ 与 0.95 时的平均 FER 分别为 0.4427 和 0.4273，绝对差为 0.0154；N560 对应差值为 0.0080。0.95 使两种码长的平均迭代和软件时间进一步下降，但错误合法码字率均比 0.90 增加 3.17 个百分点。因此，N480 与 N560 在 0.90 ~ 0.95 附近形成可靠性、收敛速度与错误收敛风险之间的综合取舍区间，正式性能比较采用 $\alpha = 0.95$ 。

N640 的变化方向不同： $\alpha = 0.80$ 的平均 FER 为 0.3653，低于 0.90、0.95 和 1.00，对应较优区间向较小系数移动，性能比较采用 $\alpha = 0.80$ 。N480 与 N560 在 $\alpha = 1.00$ 时表现出最低的表面平均 FER 和最短时间，同时错误合法码字率升至 17.33% 和 19.50%。该现象说明较大的消息幅度会使部分错误帧快速进入错误但满足校验方程的码字，较短的迭代过程由此未必对应更可靠的恢复结果。

6.5 仿真条件与评价指标




图 6.3: LDPC 仿真链路与软件译码时间统计位置

表 6.4: 软件译码时间统计范围与运行环境

项目	内容
计时范围	BP/NMS 迭代、校验节点更新、变量节点更新、硬判决、综合校验与提前停止
计时外环节	LDPC 编码、BPSK、AWGN、LLR 生成、BER/FER 汇总、文件 I/O 与绘图
操作系统	Windows 10.0.26200
处理器架构	Intel64 Family 6 Model 191
编译与并行	Release/O3; 6 进程
计时器与单位	<code>std::chrono::steady_clock;</code> μs

运行记录保存了处理器架构信息。

对幅度为 ± 1 的 BPSK 符号，噪声方差与输入译码器的 LLR 为

$$\sigma^2 = \frac{1}{2} 10^{-(E_s/N_0)/10}, \quad L = \frac{2y}{\sigma^2}, \quad (6.3)$$

其中 y 为接收符号。BER 与 FER 基础曲线采用 E_s/N_0 ，用于观察相同符号能量条件下的译码表现。不同实际码率之间的编码增益采用

$$(E_b/N_0)_{\text{dB}} = (E_s/N_0)_{\text{dB}} - 10 \log_{10} R, \quad (6.4)$$

并定义候选方案相对参考方案的增益为

$$G = (E_b/N_0)_{\text{reference}} - (E_b/N_0)_{\text{candidate}}. \quad (6.5)$$

正增益表示候选方案在相同目标误差率下所需 E_b/N_0 更低。

表 6.5: LDPC 性能仿真参数

参数	设置
信息长度与实际码长	300 bit; 480/560/640 bit
调制与信道	BPSK; AWGN
信噪比范围与步长	$E_s/N_0 = -5 \sim 10$ dB; 0.5 dB
仿真帧停止条件	最少 1000 帧; 目标 200 错误帧; 最多 50000 帧
译码控制	最大 32 次迭代; 每个完整迭代后进行综合校验并提前停止
公平比较条件	同一码长、信噪比与帧索引共享信息、码字、噪声样本和 LLR

6.6 误码性能分析

图6.4显示, 三种码长均随 E_s/N_0 提高进入明显瀑布区, N640 的 BER 与 FER 曲线整体位于 N480 和 N560 左侧。表6.6采用相邻非零 FER 点的对数线性插值, 给出统一可靠性目标下所需的 E_s/N_0 ; 全部目标均位于原始采样区间内。


表 6.6: 不同方案典型 FER 工作点

码长	算法	FER= 0.1/ E_s/N_0 /dB	FER= 0.01/ E_s/N_0 /dB	实际码率
480	BP	4.687	5.956	0.6250
480	NMS	4.700	5.975	0.6250
560	BP	4.541	5.866	0.5357
560	NMS	4.577	5.875	0.5357
640	BP	-1.283	-0.678	0.4688
640	NMS	-1.230	-0.663	0.4688


在 FER= 0.1 处, N640 相对 N480 所需 E_s/N_0 分别降低 5.970 dB (BP) 和 5.930 dB (NMS); FER= 0.01 处对应降低 6.634 dB 和 6.638 dB。该优势来自更低实际码率、更多校验约束、不同提升因子、准循环结构以及较小填充占比的共同作用。当前完整 N640 构造由此适合可靠性优先的高速电文。

N560 在 FER= 0.1 处相对 N480 仅降低 0.146 dB (BP) 和 0.123 dB (NMS), FER= 0.01 处仅降低 0.090 dB 和 0.100 dB, 没有形成随发送长度增加而自然增长的中间可靠性收益。N560 的 $Z_c = 56$ 、信息容量 448 bit 和填充位 148 bit 均与 N480 不同, 截取矩阵结构与校验约束分布也同步改变。较大的填充量是影响短块结构与有效约束利用的重要差异之一, 但性能变化由完整校验图共同决定。

同一码长下, BP 与 NMS 的 FER 目标点十分接近: FER= 0.1 时所需 E_s/N_0 差值为 0.013~0.053 dB, FER= 0.01 时为 0.009~0.019 dB。NMS 在适当归一化系数下保持了接近 BP 的可靠性, 并降低了软件计算时间。



(a) BER




(b) FER

图 6.4: 不同 LDPC 码长及 BP/NMS 译码的误码性能


6.7 迭代次数与软件译码时间

低信噪比区域的 LLR 可靠性较弱，校验方程长期未满足，大量帧运行至 32 次迭代上限，平均与 P95 迭代数处于高位。进入瀑布区后，更多帧在较少迭代内通过综合校验，提前停止比例提高，平均迭代次数和软件时间随之快速下降。高信噪比区域的可靠 LLR 使多数帧在 1~2 次迭代内收敛，形成曲线右侧的平台。

在 FER=0.1 的统一可靠性条件下，NMS 平均迭代数比 BP 高 5.3%~31.5%，但平均软件时间分别降低 69.2% (N480)、64.9% (N560) 和 74.5% (N640)；P95 时间分别降低 72.0%、71.0% 和 74.9%。NMS 单次校验节点更新由比较、绝对值、符号和缩放构成，其较低单次计算代价抵消了增加的迭代次数。



(a) 平均迭代次数




(b) P95 迭代次数


图 6.5: BP 与 NMS 译码迭代特性

表 6.7: 相同 FER 条件下的 BP/NMS 迭代与软件时间比较

码长	算法	FER 目标	$E_s/N_0/\text{dB}$	平均迭代	P95 迭代	平均时间/ μs	P95 时间/ μs	最大观测/ μs
480	BP	0.1	4.687	1.418	2.00	103.17	155.03	4200.3
480	NMS	0.1	4.700	1.779	2.00	31.76	43.34	1950.2
560	BP	0.1	4.541	1.508	2.00	82.06	132.49	4068.7
560	NMS	0.1	4.577	1.983	2.00	28.84	38.44	750.6
640	BP	0.1	-1.283	10.205	24.88	2178.41	5869.05	15850.9
640	NMS	0.1	-1.230	10.741	26.59	554.95	1471.03	5185.5



(a) 平均软件译码时间




(b) P95 软件译码时间

图 6.6: BP 与 NMS 软件译码时间


表6.7保留了最大观测软件译码时间。最大值同时受到译码负载与 Windows 任务调度影响，反映观测期间的极端样本；平均值与 P95 对典型软件执行时间的描述更稳定。N640 在相同 FER 目标下仍具有较高迭代和时间负担，源于其 2240 条边和更大的校验图规模，体现了可靠性提升与译码资源之间的交换关系。

6.8 译码复杂度与错误合法码字特性

迭代次数决定消息传播轮数，边消息更新数进一步体现每帧执行了多少次稀疏图消息传播。基础运算事件数加入不同算法的操作项目后，NMS 在 FER=0.1 处的未加权事件数高于 BP；然而 NMS 的平均软件时间仍显著更低。该差异表明基础事件的单次代价



(a) 平均边消息更新次数



(b) 基础运算事件数

图 6.7: BP 与 NMS 译码计算规模

并不相同，BP 的非线性函数计算在当前 CPU 实现中占据了更高成本。

错误合法码字表示译码输出满足全部校验方程，但恢复的 300 bit 信息仍然错误。图6.8呈现出明显的信噪比分区：低信噪比下，大量帧无法进入任何合法码字，错误合法码字比例处于低位；中等信噪比下，部分错误帧能够收敛到错误但合法的码字，N480 与 N560 形成峰值；高信噪比下，正确码字成为主要收敛结果，错误合法码字率随总错误数共同下降。

N480 的峰值为 49.1% (BP, 2.5 dB) 和 64.5% (NMS, 2.0 dB)，N560 对应为 44.9% 和 60.8% (均在 2.5 dB)。N640 仅在 -0.5 dB 附近出现约 2.41×10^{-5} 的极低观测值。归一化因子分析中 N480 与 N560 在 $\alpha = 1.00$ 时错误合法码字增多，与中等信噪比下较强消息幅度引起的错误收敛相吻合。





图 6.8: BP 与 NMS 错误合法码字率


表 6.8: BP/NMS 复杂度与错误合法码字关键结果

码长	算法	FER 工作点	平均迭代	平均边消息更新	基础运算事件数	平均时间/ μs	错误合法码字率
480	BP	0.1	1.418	952.6	3810.5	103.17	10.017%
480	NMS	0.1	1.779	1195.2	7910.8	31.76	9.164%
560	BP	0.1	1.508	1182.5	4730.1	82.06	9.396%
560	NMS	0.1	1.983	1555.0	10290.3	28.84	8.641%
640	BP	0.1	10.205	22859.2	91436.7	2178.41	0
640	NMS	0.1	10.741	24060.3	159431.0	554.95	0

6.9 不同码长及编码增益分析




(a) BER 相对编码增益




(b) FER 相对编码增益

图 6.9: BP 译码下不同 LDPC 方案的相对编码增益



(a) BER 相对编码增益



(b) FER 相对编码增益

图 6.10: NMS 译码下不同 LDPC 方案的相对编码增益

表 6.9: 三码长平均相对编码增益

算法	指标	N560 相对 N480/dB	N640 相对 N480/dB	N640 相对 N560/dB
BP	BER	-0.587	3.462	4.049
BP	FER	-0.576	5.167	5.742
NMS	BER	-0.598	3.591	4.189
NMS	FER	-0.532	5.318	5.849

在 25 个共同目标误差率点上，N560 相对 N480 的平均增益约为 $-0.5 \sim -0.6$ dB。固定 FER 时，N560 在 E_s/N_0 坐标上仅获得 0.09~0.15 dB 改善；换算到每信息比特能量后，其较低码率对应的能量归一化量抵消了这部分改善，平均 E_b/N_0 增益由此为负。N560 的提升因子、信息容量、148 bit 填充量、基图截取范围和校验约束分布同时发生变化，额外发送长度没有转化为同比例的可靠性收益。

N640 相对 N480 的平均 BER 增益为 3.462 dB (BP) 和 3.591 dB (NMS)，平均 FER 增益达到 5.167 dB 和 5.318 dB；相对 N560 的 FER 增益进一步达到 5.742 dB 和 5.849 dB。当前完整 N640 构造具有 0.46875 的实际码率、320 个校验位、20 个填充位、 $Z_c = 40$ 以及 $n_b/m_b = 16/8$ 结构，其优势由更低码率、更多校验约束、不同准循环结构和较小填充占比共同产生。相应代价是 640 bit 发送长度和更大的译码图规模。

6.10 LDPC 方案选择

表 6.10: 不同 LDPC 码长方案工程取舍

方案	码长	实际码率	主要优势	适用场景
N480	480	0.6250	发送最短、码率最高	链路余量充足、传输效率优先
N560	560	0.5357	接近 576 bit 目标	特定码长接口适配；非默认性能折中
N640	640	0.4688	误码性能最强	高速电文可靠性优先

表 6.11: BP 与 NMS 译码工程比较

算法	误码与迭代特性	主要运算	软件时间	工程定位
BP	可靠性基准；迭代数通常较少	双曲正切、反双曲正切与消息更新	同等 FER 下较长	性能基准与高精度软译码
NMS	性能接近 BP；迭代数略高	最小值、比较、符号与缩放	同等 FER 下降约 65%~75%	低计算代价工程实现

N480 以最高码率和最短发送长度满足传输效率优先场景；N640 以更长码字和更大

校验图换取显著可靠性增益，适合链路可靠性优先的高速电文。N560 接近 576 bit 目标，但在当前短块构造中没有形成明显的中间性能优势，其价值主要体现在特定码长接口适配。

BP 提供和积译码性能基准，NMS 在适当归一化系数下维持接近 BP 的 BER 与 FER，同时显著降低平均与 P95 软件译码时间。综合可靠性、软件实时性与实现复杂度，NMS 适合作为工程译码器，BP 适合作为性能参照；码长则依据传输效率与可靠性优先级在 N480 和 N640 之间选择。

以 FER=0.1 为链路设计点时，N480 的 BP/NMS 门限约为 4.69/4.70 dB，N640 约为 -1.28/-1.23 dB，两种完整构造之间形成约 5.9 dB 的 E_s/N_0 余量差。链路可提供较高接收信噪比时，N480 以 160 bit 的码长节省获得更高传输效率；弱信号或衰落余量较小时，N640 用较低实际码率换取更早进入低 FER 区域。N560 的门限仅比 N480 降低约 0.12~0.15 dB，其使用条件更多取决于 576 bit 附近的接口长度需求。

软件实时性进一步区分了译码器选择。在 FER=0.1 处，N640 采用 NMS 时的平均与 P95 译码时间约为 555 μ s 和 1471 μ s，明显低于 BP 的 2178 μ s 和 5869 μ s；N480 与 N560 的 NMS 平均时间均低于 32 μ s。由此，可靠性优先且具有毫秒级软件预算的场景可采用 N640 与 NMS 组合，传输效率和低处理负担优先的场景可采用 N480 与 NMS 组合。

码长由目标 FER、可用 E_s/N_0 与发送长度共同确定，译码算法由软件时间预算和实现资源确定。

第七章 高速电文不同信道下卷积码与 LDPC 对比

7.1 对比方案与系统级评价指标

本章面向 300 bit 高速二进制电文，比较已确定的卷积码与 LDPC 工程候选。比较对象按实际码率组织为两组：近 2/3 码率组由卷积码 R2/3 与 LDPC N480 构成，实际码率分别为 0.6536 和 0.6250；近 1/2 码率组由卷积码 R1/2 与 LDPC N640 构成，实际码率分别为 0.4902 和 0.46875。这样的分组避免将冗余度差异过大的方案直接横向排序，使可靠性、发送开销和软件处理代价具有可解释的比较基础。

卷积码采用约束长度 $K = 7$ 、生成多项式 171/133（八进制）和 6 bit 零尾终止。R2/3 方案由母码输出按 1101 模式打孔，发送长度为 459 bit；R1/2 方案发送完整 612 bit 母码。接收端把信道 LLR 换算为 BPSK 软符号，R2/3 方案先恢复母码域观测掩码，再以软符号与支路参考符号之间的欧氏距离构造整块浮点软判决 Viterbi 分支度量。

LDPC 采用 BG2 Direct QC-LDPC 短块构造和分层归一化最小和译码，N480 与 N640 的归一化系数分别为 0.95 和 0.80，最大迭代次数均为 32。四种方案均不配置交织。

表 7.1: 高速电文正式比较方案

比较组	方案	信息长度/bit	发送长度/bit	实际码率	译码器	关键参数
近 2/3	卷积码 R2/3	300	459	0.6536	整块浮点软判决 Viterbi	$K = 7$, 171/133, 1101 打孔, 6 bit 零尾
近 2/3	LDPC N480	300	480	0.6250	分层 NMS	BG2 Direct, $\alpha = 0.95$, 最多 32 次
近 1/2	卷积码 R1/2	300	612	0.4902	整块浮点软判决 Viterbi	$K = 7$, 171/133, 6 bit 零尾
近 1/2	LDPC N640	300	640	0.46875	分层 NMS	BG2 Direct, $\alpha = 0.80$, 最多 32 次

AWGN 基准、各非 AWGN 信道条件下的 BER/FER 与目标 FER 门限、相对本方案 AWGN 门限的附加 E_s/N_0 ，以及软件译码时间、接收算法时间和 LDPC 迭代负担。绝对门限表征方案在当前信道条件下达到目标 FER 所需的 E_s/N_0 ，相对 AWGN 附加 E_s/N_0 表征该信道相对于方案自身基线引入的额外代价；两类指标描述不同的性能维度。

7.2 多信道仿真模型与公平比较条件

发射端采用 BPSK 映射，信息比特 0 映射为 +1，比特 1 映射为 -1。横轴统一采用 E_s/N_0 ，复基带 AWGN 的同相和正交分量由独立标准高斯样本生成，每一实分量的方差

为

$$\sigma^2 = \frac{1}{2 \times 10^{(E_s/N_0)/10}}. \quad (7.1)$$

除纯 AWGN 基准外，其余五类条件均先施加确定性信道失真或随机干扰，再叠加同一口径的 AWGN。表7.2给出各模型及接收处理条件。

固定多径采用抽头 $[1, 0.65, 0.35]$ 、时延 $[0, 1, 3]$ 的线性卷积，抽头按总能量归一化。接收端已知固定抽头并执行实轴 MMSE 处理；若均衡输出、等效增益和等效方差分别记为 $\hat{x}_k$ 、 g_k 和 v_k ，则软信息为 $L_k = 2g_k\hat{x}_k/v_k$ 。因此，多径结果是“多径信道、已知 MMSE 接收处理和编码方案”的联合系统表现。

固定频偏模型在一帧内部令相位从 0° 线性累积至 30° ，并未把所有符号统一旋转 30° 。为表征多普勒类时变频偏对高速电文的影响，本章另采用线性时变频偏简化模型。对于 $N_{tx} > 1$ ，其瞬时归一化频偏为

$$\epsilon_i = \frac{2}{3(N_{tx} - 1)} \left(\frac{i}{N_{tx} - 1} - \frac{1}{2} \right), \quad \phi_0 = 0, \quad \phi_i = \phi_{i-1} + 2\pi\epsilon_{i-1}, \quad (7.2)$$

即 ϵ_i 随符号索引线性变化，累计相位由逐符号积分形成。固定频偏与线性时变频偏均不执行载波补偿；后者的频偏与相位轨迹还随发送长度变化，因此 459、480、612 和 640 bit 码字经历的轨迹并不完全相同。

局部连续非理想条件包含已知 5% 连续遮挡与未知 5% 突发干扰。遮挡长度取 $\text{round}(0.05N_{tx})$ ，作用在实际发送符号域，接收端知道遮挡位置并将其 LLR 置为 0。未知突发干扰在连续 5% 发送符号上叠加 ISR 为 10 dB 的独立复高斯干扰，接收端不知道出错的位置，仍 AWGN 方差生成 LLR。前者提供可靠度，后者把错误的观测作为有效软信息送入译码器，因而二者对软译码的影响机制不同。

表 7.2: 六类信道模型与接收处理

信道	模型与参数	AWGN 叠加	接收端已知条件	接收处理与软信息
AWGN	无附加信道扰动	是	噪声方差	实轴投影, $L = 2 \text{Re}\{y\}/\sigma^2$
固定多径	归一化三抽头 $[1, 0.65, 0.35]$, 时延 $[0, 1, 3]$	是	固定抽头	实轴 MMSE, $L_k = 2g_k\hat{x}_k/v_k$
固定频偏	帧内相位 $0^\circ \rightarrow 30^\circ$	是	不补偿相位	实轴投影, 按名义 AWGN 方差生成 LLR
时变频偏	瞬时归一化频率线性变化, 相位逐符号累积	是	不补偿频率	实轴投影, 按名义 AWGN 方差生成 LLR
已知遮挡	连续 $\text{round}(0.05N_{tx})$ 个发送符号置零	是	遮挡掩码	遮挡位置 LLR 置 0
未知突发	连续 5% 发送符号叠加复高斯干扰, 是 ISR=10 dB	是	不知道污染掩码	受污染样本仍按名义 AWGN 模型生成 LLR

正式仿真在 $-5 \sim 10$ dB 范围内按 0.5 dB 步长设置 31 个 E_s/N_0 点。每个“比较组—信道—信噪比”任务同时推进两种候选，至少运行 1000 帧；当两种方案都累计到 200 个错误帧时停止，否则最多运行 50000 帧。这种配对停止使同一横向比较点的两种方案具有相同最终帧数，避免某一方案因独立提前停止而获得不同的统计样本量。

相同帧索引下，各方案使用同一 300 bit 电文生成规则。噪声由主种子、噪声组、帧索引、符号索引和噪声策略版本共同确定；由于发送长度不同，四种方案的全部噪声样本并非逐个相同，但相同索引遵循一致的生成规则。连续遮挡与突发干扰使用同一相对起点，再映射到不同 N_{tx} 的发送域，因此绝对起点可以不同而相对位置保持可比。

表 7.3: 多信道正式仿真公共参数与公平性条件

项目	设置
信息与调制	300 bit 高速电文；BPSK，0 映射为 +1、1 映射为 -1
横轴与范围	$E_s/N_0 = -5 \sim 10$ dB，步长 0.5 dB，共 31 点
停止条件	最少 1000 帧；两方案均达到 200 个错误帧后配对停止；最多 50000 帧
比较规模	2 个近码率组、6 类信道、31 个信噪比点，共 372 个配对任务、744 个方案点
电文公平性	相同帧索引使用同一 300 bit 电文生成规则
噪声公平性	共享主种子、噪声组、帧索引和符号索引规则；发送长度不同
局部位置公平性	相同帧索引共享相对起点，再映射至各方案实际发送长度
统计量	BER、FER、译码时间、接收算法时间；LDPC 另统计迭代次数和达到上限的帧比例

7.3 AWGN 基准性能


AWGN 作为相对信道损失的基准。图7.1单独展示两组 FER 瀑布曲线。近 2/3 组中，卷积码 R2/3 达到 FER= 0.1 和 0.01 所需的 E_s/N_0 门限估计分别为 0.912 dB 和 1.857 dB，而 LDPC N480 分别为 4.671 dB 和 6.027 dB，卷积码门限低 3.759 dB 和 4.170 dB。该组的绝对可靠性由卷积码占优，且差异远大于同组 0.0286 的实际码率差。

近 1/2 组呈现相反关系。卷积码 R1/2 达到 FER= 0.1 和 0.01 分别需要 -0.724 dB 和 0.244 dB，LDPC N640 分别需要 -1.241 dB 和 -0.683 dB。N640 所需门限低 0.517 dB 和 0.926 dB，说明在该组冻结的短块构造与译码配置下，增加到 640 bit 码长后，LDPC 的分布式校验约束在 AWGN 中形成了更有利的瀑布区。


AWGN 基准还表明，码型名称不足以单独决定性能排序。N480 在近 2/3 组的两个目标门限分别高于卷积码 3.759 dB 和 4.170 dB，而 N640 在近 1/2 组分别低 0.517 dB 和 0.926 dB；该差异同时受到实际码率、短块校验结构、归一化系数和码长影响。

7.4 多径与频偏条件下的可靠性

图7.2和图7.3汇总 AWGN、固定多径、固定频偏和线性时变频偏四种条件。FER 直接反映 300 bit 高速电文能否整帧正确恢复，BER 补充描述错误帧内部的错误比特密度。



(a) 近 2/3 码率组



(b) 近 1/2 码率组


图 7.1: 不同近似码率组在 AWGN 信道下的误帧性能

固定多径和两类频偏条件均使瀑布区相对 AWGN 右移，并改变同一近码率组内两种方案之间的门限间距。


7.4.1 固定多径信道

固定多径在已知三抽头和实轴 MMSE 处理后仍产生最大的常规信道门限右移。图7.4显示，近 2/3 组中卷积码达到 FER= 0.1/0.01 需要 4.168/6.819 dB，LDPC N480 需要 7.597/9.529 dB；卷积码仍保持更低绝对门限。近 1/2 组中，卷积码需要 1.699/3.871 dB，LDPC N640 只需 0.288/1.040 dB，N640 保持更低门限。

与各自 AWGN 比较时，近 2/3 组卷积码的附加损失为 3.256/4.962 dB，N480 为 2.926/3.502 dB；N480 相对自身基线的退化少 0.330 dB 和 1.459 dB。近 1/2 组卷积码损失为 2.423/3.628 dB，N640 为 1.528/1.722 dB，N640 少 0.895 dB 和 1.905 dB。由此可



(a) 近 2/3 码率组



(b) 近 1/2 码率组

图 7.2: 常规信道下两组候选的 FER 汇总


见，卷积码 R2/3 在多径中的绝对 FER 仍好于 N480，但 N480 从自身 AWGN 基线出发的相对退化更小。

多径曲线反映信道、已知抽头实轴 MMSE 处理与译码器的联合系统性能。MMSE 矩阵同时取决于归一化抽头、码字长度和噪声方差，均衡后的等效增益与方差又参与 LLR 形成。在当前已知抽头条件下，LDPC 两种长度的相对损失均较小；


7.4.2 固定频偏信道

固定频偏使码字内相位从 0° 连续漂移到 30° 。图7.5中，近 2/3 组卷积码与 N480 的 FER=0.1 门限为 1.445 dB 和 5.089 dB，FER=0.01 门限为 2.459 dB 和 6.454 dB；近 1/2 组卷积码与 N640 对应为 $-0.208/-0.848$ dB 和 $0.815/-0.295$ dB。绝对排序与 AWGN 一致：近 2/3 组卷积码占优，近 1/2 组 N640 占优。

相对损失的量级低于固定多径。近 2/3 组卷积码在两个目标处损失 0.533 dB 和 0.603 dB，N480 为 0.418 dB 和 0.427 dB；近 1/2 组卷积码为 0.516 dB 和 0.571 dB，N640 为




(a) 近 2/3 码率组




(b) 近 1/2 码率组

图 7.3: 常规信道下两组候选的 BER 汇总



(a) 近 2/3 码率组



(b) 近 1/2 码率组

图 7.4: 固定多径与实轴 MMSE 接收处理下的误帧性能

0.393 dB 和 0.387 dB。LDPC 在四个对比中的附加代价低 0.115~0.184 dB，属于较小差异。




图 7.5: 帧内 $0^\circ \rightarrow 30^\circ$ 固定频偏相位漂移下的误帧性能

7.4.3 多普勒频移模型

多普勒频移的门限损失约为 0.74~0.90 dB，比固定频偏更大。图7.6中，近 2/3 组卷积码与 N480 达到 FER= 0.1 需要 1.806 dB 和 5.529 dB，达到 0.01 需要 2.753 dB 和 6.905 dB；近 1/2 组卷积码与 N640 对应为 0.120/-0.502 dB 和 1.108/0.075 dB。绝对排序仍与各自 AWGN 基准一致。

近 2/3 组在 FER= 0.1 处的相对损失为 0.894 dB 和 0.858 dB，在 0.01 处为 0.896 dB 和 0.878 dB，两者仅相差 0.036 dB 和 0.018 dB，结果接近。近 1/2 组卷积码损失 0.845/0.864 dB，N640 损失 0.739/0.758 dB，N640 低约 0.106 dB。由于瞬时频偏按符号索引变化，不同发送长度决定完整码字所经历的频偏与相位轨迹，因此该比较同时包含编码结构和发送长度因素。




图 7.6: 多普勒频移下的误帧性能

表7.4汇总六类信道的目标 FER 门限。

表 7.4: 六类信道目标 FER 门限估计

比较组	信道	FER= 0.1 门限/ E_s/N_0 /dB		FER= 0.01 门限/ E_s/N_0 /dB	
		卷积码	LDPC	卷积码	LDPC
近 2/3	AWGN	0.912	4.671	1.857	6.027
	固定多径	4.168	7.597	6.819	9.529
	固定频偏	1.445	5.089	2.459	6.454
	多普勒频移	1.806	5.529	2.753	6.905
	已知 5% 遮挡	N/A	6.331	N/A	N/A
	未知 5% 突发	N/A	N/A	N/A	N/A
近 1/2	AWGN	-0.724	-1.241	0.244	-0.683
	固定多径	1.699	0.288	3.871	1.040
	固定频偏	-0.208	-0.848	0.815	-0.295
	多普勒频移	0.120	-0.502	1.108	0.075
	已知 5% 遮挡	N/A	-0.816	N/A	-0.221
	未知 5% 突发	N/A	3.846	N/A	N/A

注：数值由夹住目标值的相邻非零 FER 实测点在 FER 对数域内插值得到；N/A 表示不具备插值覆盖条件。


7.5 连续遮挡与突发干扰条件下的可靠性

连续遮挡与突发干扰集中作用于一段连续发送符号，编码结构能否利用该区段之外的可靠观测恢复受影响信息成为关键。图7.7和图7.8分别给出 FER 与 BER。FER 衡量整帧成功率，BER 反映错误比特比例；两条曲线在局部连续非理想条件下可能呈现不同的下降速度。


7.5.1 已知 5% 短时遮挡

已知遮挡把连续 5% 发送符号变为擦除式观测，掩码已知且相应 LLR 置 0。两种无交织卷积码在当前正式信噪比范围内均未恢复到 FER= 0.1，因此其 FER= 0.1/0.01 门限和相对 AWGN 损失均为 N/A。

卷积码沿时间方向传播 trellis 状态，连续一段观测可靠度同时消失后，多条竞争路径在局部区间内缺少区分信息；在无交织条件下，连续遮挡不会被分散到不同译码时刻。LDPC 可利用遮挡区段之外的变量节点以及跨区段分布的校验约束进行迭代恢复。近 2/3 组 N480 在 FER= 0.1 处仍有 6.331 dB 门限，相对 AWGN 损失为 1.659 dB，但 FER= 0.01 未覆盖；近 1/2 组 N640 在 0.1 和 0.01 处均可覆盖，门限分别为 -0.816 dB 和 -0.221 dB，相对损失分别为 0.425 dB 和 0.462 dB。该覆盖结论限于已知掩码、5% 遮挡比例和冻结配置。



(a) 近 2/3 码率组




(b) 近 1/2 码率组

图 7.7: 连续遮挡与突发干扰条件下两组候选的 FER


7.5.2 未知 5% 突发干扰

未知突发干扰的影响不仅来自能量增大，还来自可靠度模型失配。接收端不知道连续污染区段，受污染样本仍按 AWGN 方差生成 LLR，错误方向的高置信软信息可能进入 Viterbi 路径度量或 LDPC 消息传播。近 2/3 组两种方案在 $\text{FER} = 0.1$ 和 0.01 处均无覆盖；近 1/2 组只有 N640 达到 $\text{FER} = 0.1$ ，门限为 3.846 dB ，相对自身 AWGN 损失 5.087 dB ，而 $\text{FER} = 0.01$ 仍无覆盖。

BER 曲线表明，提高 E_s/N_0 能够减弱 AWGN，却不能消除固定 ISR 连续干扰带来的错误可靠信息，因而高信噪比区的恢复受限。



(a) 近 2/3 码率组



(b) 近 1/2 码率组

图 7.8: 连续遮挡与突发干扰条件下两组候选的 BER

7.6 相对 AWGN 信道损失与鲁棒性

为分离方案固有 AWGN 基准与信道引入的附加代价，定义目标 FER 为 p 时的相对 AWGN 信道损失

$$L_{\text{ch}}(p) = \gamma_{\text{ch}}(p) - \gamma_{\text{AWGN}}(p), \quad (7.3)$$

其中 $\gamma_{\text{ch}}(p)$ 和 $\gamma_{\text{AWGN}}(p)$ 分别为相应非 AWGN 信道条件与同一方案 AWGN 下达到 p 所需的 E_s/N_0 门限估计。两项均由相邻非零 FER 实测点在对数域内插值得到；任一项没有覆盖时， L_{ch} 记为 N/A。此处鲁棒性定义为方案从 AWGN 基线进入指定非理想信道后的性能保持能力，较小的 L_{ch} 表示在目标 FER 处所需的附加 E_s/N_0 较低。

表7.5显示，三类全帧非理想条件中固定多径的附加代价最大，固定频偏最小，线性

表 7.5: 相对各方案自身 AWGN 基线的信道损失

比较组	信道	FER= 0.1 损失/dB		FER= 0.01 损失/dB	
		卷积码	LDPC	卷积码	LDPC
近 2/3	固定多径	3.256	2.926	4.962	3.502
	固定频偏	0.533	0.418	0.603	0.427
	多普勒频移	0.894	0.858	0.896	0.878
	已知 5% 遮挡	N/A	1.659	N/A	N/A
	未知 5% 突发	N/A	N/A	N/A	N/A
近 1/2	固定多径	2.423	1.528	3.628	1.722
	固定频偏	0.516	0.393	0.571	0.387
	多普勒频移	0.845	0.739	0.864	0.758
	已知 5% 遮挡	N/A	0.425	N/A	0.462
	未知 5% 突发	N/A	5.087	N/A	N/A

注: L_{ch} = 相应非 AWGN 信道条件下的目标 FER 门限 - 同一方案 AWGN 目标 FER 门限; N/A 表示目标未被实测范围覆盖, 未作外推。

时变频偏居中。两组 LDPC 在固定多径下的损失均低于对应卷积码; 在 FER= 0.01 时, N480 和 N640 分别低 1.459 dB 和 1.905 dB。固定频偏下 LDPC 损失低 0.115~0.184 dB; 线性时变频偏下近 2/3 组差异仅 0.018~0.036 dB, 近 1/2 组约 0.106 dB。这些量级分别对应接近、较小差异和较低附加代价, 不构成跨指标的统一排序。

已知遮挡与未知突发体现出不同的覆盖边界。已知遮挡中, N640 的相对损失不足 0.5 dB, 而卷积码没有目标覆盖; 未知突发中, 即使 N640 在 FER= 0.1 处可估计门限, 损失也升至 5.087 dB, 其余多数目标均为 N/A。此处 N/A 本身就是重要结果: 它表明在当前信噪比范围和接收假设下, 目标可靠性没有得到测量支持。

近 2/3 固定多径中, 卷积码的绝对 FER 门限低于 N480, 而 N480 相对自身 AWGN 的附加损失更小。绝对可靠性与相对 AWGN 基线的性能保持能力在该条件下给出不同侧面。

7.7 软件译码时间与 LDPC 迭代特性

软件译码时间从 LLR 或软信息进入译码函数开始, 到 300 bit 电文及译码状态输出为止。它包括卷积码去打孔与 Viterbi 处理, 或 LDPC 分层 NMS 迭代, 但不包括编码、信道扰动构造、AWGN 叠加、均衡、实轴投影、LLR 生成和文件 I/O。接收算法时间则

定义为信道处理时间与译码时间之和。表7.6列出的平均译码时间和 P95 译码时间均先在每个正式信噪比点内统计，再对 31 个 E_s/N_0 工作点等权取算术平均，并非将不同工作点的全部帧直接池化；最大值属于有限样本中的最大观测软件译码时间，不是严格最坏情况时延。

表 7.6: 六类信道下的软件译码时间统计

比较组	信道	平均译码/ μs		平均 P95 译码/ μs		最大观测译码/ μs	
		卷积码	LDPC	卷积码	LDPC	卷积码	LDPC
近 2/3	AWGN	307.7	113.4	419.1	232.3	35726.7	12396.6
	固定多径	317.1	148.8	441.1	317.2	5608.1	5199.8
	固定频偏	313.7	122.1	434.9	253.6	59356.8	14438.7
	多普勒频移	341.5	149.0	483.1	299.0	59989.8	13634.0
	已知遮挡	313.3	124.0	434.3	274.0	1965.7	1692.7
	未知突发	318.8	209.0	442.2	422.0	1807.0	2760.5
近 1/2	AWGN	323.2	364.7	448.5	570.0	36699.3	42686.8
	固定多径	327.1	496.9	461.2	782.6	13418.2	43364.4
	固定频偏	317.5	417.1	441.9	633.7	38679.0	18152.7
	多普勒频移	332.1	435.3	466.2	681.4	34330.9	39922.8
	已知遮挡	313.6	382.1	436.1	592.9	8571.6	3869.7
	未知突发	323.6	596.1	449.5	1407.9	9167.5	5648.2

近 2/3 组中，N480 在六类信道下的平均译码时间均低于卷积码 R2/3：AWGN 下为 113.4 μs ，相对 307.7 μs ；未知突发下迭代负担升高，平均时间增至 209.0 μs ，但仍低于卷积码的 318.8 μs 。该结果表明“迭代译码必然比 Viterbi 慢”的预设并不成立，实际软件时间还受校验图规模、提前停止和实现访存模式影响。

近 1/2 组中，N640 的平均译码时间高于卷积码 R1/2，AWGN 下为 364.7 μs 对 323.2 μs ，固定多径下为 496.9 μs 对 327.1 μs ，未知突发下达到 596.1 μs 且平均 P95 为 1407.9 μs 。N640 提高可靠性的同时增加了软件处理代价，未知突发条件下的平均 P95 比 AWGN 增加 837.9 μs 。多径接收算法时间还包含 MMSE 均衡，因此两种方案均高于相应译码时间。

LDPC 迭代统计覆盖所有帧，不仅统计成功译码帧。表7.7中的平均迭代、P95 迭代和上限迭代帧比例均先在每个正式信噪比点内统计，再对 31 个 E_s/N_0 工作点等权取算术平均；其中平均迭代描述总体计算负担，平均 P95 迭代表示各点尾部迭代值的等权均值，达到 32 次上限的平均帧比例反映迭代耗尽程度。图7.9和表7.7显示，未知突发使 N480 和 N640 的平均迭代升至 21.840 和 14.662 次，平均 P95 均为 32 次，上限迭代帧比例分

表 7.6: 六类信道下的软件译码时间统计（续：平均接收算法时间）

比较组	信道	卷积码/ μs	LDPC/ μs
近 2/3	AWGN	339.1	144.9
	固定多径	496.3	348.5
	固定频偏	349.2	157.7
	多普勒频移	380.4	188.0
	已知遮挡	345.9	156.7
	未知突发	382.0	273.1
近 1/2	AWGN	366.4	408.0
	固定多径	676.2	904.6
	固定频偏	364.4	464.5
	多普勒频移	381.3	485.0
	已知遮挡	356.0	424.9
	未知突发	407.2	681.4

别为 65.75% 和 38.42%，对应 AWGN 下的数值为 35.13% 和 21.95%。


表 7.7: LDPC 在六类信道下的迭代行为

方案	信道	平均迭代	平均 P95 迭代	平均上限迭代帧比例/%
N480	AWGN	12.202	19.129	35.13
	固定多径	15.208	25.129	44.56
	固定频偏	12.930	20.129	37.46
	时变频偏	13.508	21.065	39.36
	已知遮挡	12.689	22.323	36.53
	未知突发	21.840	32.000	65.75
N640	AWGN	8.712	10.452	21.95
	固定多径	11.655	14.000	30.86
	固定频偏	9.481	11.032	24.50
	时变频偏	10.153	11.871	26.58
	已知遮挡	9.524	11.161	24.42
	未知突发	14.662	32.000	38.42


7.8 多信道综合比较与高速电文方案结论

图7.10和图7.11从单一方案视角比较六类信道。近 2/3 组中，卷积码 R2/3 在 AWGN、固定多径、固定频偏和多普勒频移下保持更低绝对 FER 门限，同时其平均软件译码时间约为 308~341 μs ；N480 的绝对门限较高，但平均译码时间更低，并在已知遮挡下保留 FER= 0.1 覆盖。近 1/2 组中，N640 在四类全帧条件和已知遮挡中均具有更低绝对门限，但平均译码和尾部时间高于卷积码 R1/2。

近 2/3 组中，卷积码 R2/3 在 AWGN、固定多径、固定频偏和线性时变频偏下具有较低绝对 FER 门限；N480 在已知遮挡下保留 FER= 0.1 覆盖，且六类信道的平均软件译码时间均低于卷积码 R2/3。近 1/2 组中，N640 在 AWGN、三类全帧非理想条件和已



(a) LDPC N480




(b) LDPC N640

图 7.9: LDPC 在六类信道下的平均迭代次数


知遮挡下具有较低绝对门限，但多种条件下的平均、P95 译码时间和迭代负担高于卷积码 R1/2。

未知 5% 突发干扰对两组候选均造成较大可靠性退化。近 2/3 组两种方案均未覆盖 FER= 0.1/0.01，对应门限与相对 AWGN 损失均为 N/A；近 1/2 组仅 N640 覆盖 FER= 0.1，相对损失为 5.087 dB，而 N640 的 FER= 0.01 及卷积码 R1/2 的两个目标均未覆盖。在无交织、未知掩码和 ISR= 10 dB 的冻结配置下，连续强突发干扰构成两组方案的共同限制。

综合结果形成两类清晰的场景分布：近 2/3 组的卷积码 R2/3 在四类全帧条件下具有较低绝对门限，N480 在已知遮挡下保留目标覆盖且平均软件译码时间较低；近 1/2 组的 N640 在五类已覆盖条件下具有较低绝对门限，同时承担较高的软件时间和迭代代价。




(a) 卷积码 R2/3




(b) LDPC N480

图 7.10: 近 2/3 码率组单方案跨六信道 FER



(a) 卷积码 R1/2



(b) LDPC N640

图 7.11: 近 1/2 码率组单方案跨六信道 FER

表 7.8: 六信道综合比较结论

比较组	信道	比较结论	实测依据与适用边界
近 2/3	AWGN	卷积码 R2/3 绝对门限较低	两个目标 FER 门限分别低 3.759 dB 和 4.170 dB
	固定多径	卷积码 R2/3 绝对门限较低	N480 相对损失较小且平均软件译码时间较低，绝对门限与基线相对保持能力不一致
	固定频偏	卷积码 R2/3 绝对门限较低	N480 附加损失仅低约 0.12~0.18 dB
	多普勒频移	卷积码 R2/3 绝对门限较低	两者相对损失接近；结果包含不同发送长度造成的相位轨迹差异
	已知 5% 遮挡	LDPC N480 保留有限覆盖	卷积码无目标覆盖；N480 覆盖 FER= 0.1 且平均软件译码时间较低
	未知 5% 突发	未形成明确优选方案	两者均未覆盖 FER= 0.1；正式数据不支持基于目标 FER 门限形成单一方案结论
近 1/2	AWGN	LDPC N640 绝对门限较低	两个目标 FER 门限低 0.517 dB 和 0.926 dB，平均译码时间高约 41.5 μ s
	固定多径	LDPC N640 门限与相对损失均较低	接收算法时间高于卷积码 R1/2
	固定频偏	LDPC N640 绝对门限与附加损失均较低	平均软件译码时间高于卷积码 R1/2
	多普勒频移	LDPC N640 绝对门限与相对损失均较低	结论限于冻结轨迹与发送长度
	已知 5% 遮挡	LDPC N640 覆盖两个目标	卷积码均未覆盖；结论限于已知掩码、5% 遮挡比例和冻结配置
	未知 5% 突发	LDPC N640 仅有有限覆盖	仅覆盖 FER= 0.1 且损失 5.087 dB；P95 译码时间和迭代负担上升

第八章 译码算法对比

8.1 对比目标与统一仿真条件

8.1.1 译码算法对比目标

在编码方案已经确定的基础上,固定业务输入、编码配置和加性高斯白噪声(Additive White Gaussian Noise, AWGN)条件,在各编码族内部更换译码实现,以比较译码器对可靠性与实现代价的共同影响。可靠性采用比特错误率(Bit Error Rate, BER)和帧错误率(Frame Error Rate, FER)表征;实现代价分为算法操作规模、译码器存储开销和当前软件平台上的实测译码时间。平均译码时间与最大观测译码时间是本章的主要时间指标,P95、P99、迭代次数、提前停止率、首输出时延和决策时延用于补充描述尾部波动、收敛行为与流式输出特性。

表8.1给出三类比较的控制边界。卷积码硬、软判决是在编码器、码率和码长不变时更换分支度量输入,因而最接近单一译码因素对比;LDPC 的 BP 与归一化最小和(Normalized Min-Sum, NMS)共享逐帧输入及噪声,实现了严格配对;BCH 两条路线同时改变码型、发送长度、纠错能力、分块组织和译码器。

表 8.1: S6 译码算法对比的控制变量与变化变量

编码类型	冻结条件	变化条件	对比对象	主要指标	可比性说明
BCH	200 bit 业务输入、码型、分块、发送长度、纠错能力、硬判决与统计规则	纠错能力及译码器	BCH-S200 与 BCH-B200	BER、FER、操作、内存、时间	完整方案对比
卷积码	300 bit 输入、0.49、相同网络及 Viterbi 骨架	硬判决或浮点软判决;整块或连续组织	8 种组织与判决组合	BER、FER、ACS、回溯、内存、时间与输出时延	数据复用自既有正式试验
LDPC	同一 300 bit 载荷、N560 码字、LLR、图结构、迭代上限与停止规则	校验节点更新算法	分层 BP 与分层 NMS	BER、FER、迭代、操作、内存、时间	逐信噪比共享载荷、码字和 LLR

8.1.2 统一仿真条件

三类结果均采用幅度为 ± 1 的二进制相移键控(Binary Phase Shift Keying, BPSK),以符号信噪比 E_s/N_0 作为横轴。实值 AWGN 方差为

$$\sigma^2 = \frac{1}{2 \times 10^{(E_s/N_0)/10}}. \tag{8.1}$$

各工作点从 -5 dB 到 10 dB，步长为 0.5 dB。每点至少运行 1000 帧，达到目标 200 个错误帧后可停止，最多运行 50000 帧。

表 8.2: S6 译码算法比较的公共仿真条件

项目	设置
调制与信道	BPSK; 实值 AWGN
主信噪比口径	E_s/N_0 , 范围 $-5 \sim 10$ dB, 步长 0.5 dB, 共 31 点
停止条件	每点至少 1000 帧; 目标错误帧数 200; 每点最多 50000 帧
随机与噪声规则	按帧索引确定性生成信息与标准高斯母噪声; 同一编码族的对比译码器共享规定输入。BCH 全局种子为 20260804; 卷积码载荷与噪声种子分别为 2026072001 和 2026072904
可靠性判据	恢复载荷逐比特比较; 任一载荷比特错误即记为错误帧
计时单位	微秒/帧; 计时范围仅覆盖相应 C++ 译码调用
已记录运行环境	Windows 11、Intel Core i5-14400F、GNU C++ 15.2.0、C++17、Release、单线程、 <code>steady_clock</code>

8.1.3 复杂度与时延定义

算法操作规模记录的是译码过程中发生的结构化事件，适合在同一编码族和同一计数口径内比较；存储开销记录的是由类型和缓冲区规模推导的译码器内存模型，不是完整进程驻留集；软件译码时间是当前 C++ 实现、编译配置和处理器上的墙钟测量值，不代表硬件绝对时延。BCH 的异或、有限域运算，卷积码的加比选（Add-Compare-Select, ACS），以及 LDPC 的双曲函数、比较和最小值操作具有不同语义与成本。

表 8.3: 本章译码复杂度与时延指标定义

维度	指标与单位	统计含义	使用限制
算法操作规模	BCH 综合征、查表、BM、Chien 和有限域事件；卷积码 ACS 与回溯；LDPC 消息更新及节点运算，单位为事件/帧	由译码源码中的结构化计数器累计，同族内反映计算结构与工作量	不同操作不能按一次等价成本跨族相加
存储开销	译码器内存与峰值工作区，字节	静态表、对象、消息、路径度量、回溯或工作缓冲的模型值	不含完整进程 RSS，静态表与临时工作区须分开解释
平均译码时间	每点平均值及跨信噪比帧加权平均值， $\mu\text{s}/\text{帧}$	计时器包围译码调用；汇总值按各点帧数加权	依赖处理器、编译器、实现和运行状态
最大时间	P95、P99 和最大观测值， $\mu\text{s}/\text{帧}$	P95/P99 来自相应正式图数据；最大值为全部工作点的观测最大值	最大值反映观测尖峰，不等于硬实时上界
输出时延	首输出和决策时延，符号	由在线调度和窗口结构决定	不是 CPU 译码时间，不能代替平均或最大墙钟时间

译码算法比较的统一仿真流程

随机信息比特 → 冻结编码器 → BPSK → AWGN
→ 共享接收样本 → 译码算法 A/译码算法 B
→ BER、FER、操作规模、存储与软件译码时间

图 8.1: S6 译码算法比较统一仿真流程

8.2 BCH 不同译码实现方案对比

8.2.1 比较对象与公平性边界

BCH-S200 把 200 bit 载荷补入 9 个零后分为 19 组, 每组采用 BCH(15,11,1), 实际发送 285 bit, 码率为 $200/285 = 0.7018$, 译码器按综合征查询单错位置表。BCH-B200 采用缩短 BCH(255,207), 从母码信息区缩短 7 bit, 实际发送 248 bit, 码率为 $200/248 = 0.8065$, 保证纠错能力 $t = 6$, 译码流程由综合征求值、Berlekamp-Massey (BM) 迭代和 Chien 搜索组成。

表8.4明确了因果边界: 两种方案除了译码方法, 还同时改变了码型、分组数、发送长度、码率和纠错能力。

表 8.4: BCH 两类译码实现及比较边界


方案	载荷	BCH 码型	分组数	发送长度	码率	纠错能力	译码器	比较说明
BCH-S200	200	BCH(15,11,1)	19	285	0.7018	每组 1 bit	综合征查表	末组填充 9 bit, 短分组固定结构
BCH-B200	200	缩短 BCH(255,207)	1	248	0.8065	整块 6 bit	BM 与 Chien 搜索	缩短 7 bit, 整块代数译码

8.2.2 BER 与 FER


图8.2表明, 两种方案在低 E_s/N_0 区均处于高错误率区, 进入瀑布区后 BCH-B200 的 BER 和 FER 曲线更早下降。FER 为 0.1 时, BCH-S200 与 BCH-B200 所需 E_s/N_0 分别为 4.667 dB 和 3.612 dB, 完整整块方案节省 1.056 dB; FER 为 0.01 时, 两者分别为 6.040 dB 和 4.369 dB, 差值增至 1.671 dB。高信噪比处的零错误点仅表示有限样本中未观测到错误: S200 有 4 个零 BER/FER 点, B200 有 9 个。

8.2.3 计算结构与操作统计

BCH-S200 对 19 个短子块计算综合征; 综合征非零时执行位测试、查表、候选比特翻转和译后检查。图8.3显示, 其网格均值为每帧 26.92 次综合征计算、296.16 次综合征



(a) 比特错误率



(b) 帧错误率

图 8.2: BCH 两类实现的 BER 与 FER

位测试和 7.92 次查表；后三类纠错相关操作会随信道改善而减少。BCH-B200 每帧固定完成 3060 次综合征求值，随后执行 BM 迭代和 Chien 位置测试，网格均值分别为 8.64 次和 183.07 次，同时伴随约 4117.52 次有限域加法、1143.42 次有限域乘法和 3.64 次有限域除法。该结构解释了整块方案更重的有限域计算负担。

8.2.4 存储与软件译码时间

图8.4中的译码器内存由静态表、对象、输入输出缓冲和工作区按类型与数量建模。BCH-S200 总内存为 1580 byte，峰值工作区 779 byte；BCH-B200 总内存为 2408 byte，峰值工作区 810 byte。整块方案总内存增加 828 byte，即 52.4%，主要来自有限域表和代数译码状态；峰值工作区仅增加 31 byte。

图8.5覆盖平均、P95、P99 和最大观测软件译码时间。按全部信噪比点的帧数加权，S200 与 B200 的平均译码时间分别为 10.217 μs 和 17.415 μs ，整块方案增加 70.5%；最大观测值分别为 25240.3 μs 和 27491.4 μs ，增加 8.9%。逐点 P95 范围分别为 10.90–26.53 μs 和 15.40–33.52 μs 。

表 8.5: BCH 可靠性、资源与软件时间汇总

方案	FER=0.1/dB	FER=0.01/dB	加权平均/ μs	最大观测/ μs	内存/byte	主要计算结构
BCH-S200	4.667	6.040	10.217	25240.3	1580	19 组综合征、查表、翻转和译后检查
BCH-B200	3.612	4.369	17.415	27491.4	2408	综合征、BM、Chien 及有限域运算


8.2.5 BCH 工程结论

在本项目既定实现中，BCH-S200 的短分组、固定查表和较小工作区形成了更低的软件时间与更简单的实现结构，适合资源受限且允许较高链路信噪比的场景。BCH-B200 以 BM、Chien 搜索和有限域表开销换取整块 $t = 6$ 纠错能力，在 FER 为 0.01 时比 S200 节省 1.671 dB，同时平均软件译码时间增加约 70.5%、模型内存增加 52.4%。该权衡属于完整编码组织和译码结构共同变化的结果，不应归因于单一译码算法。


8.3 卷积码硬判决与软判决 Viterbi 对比

8.3.1 正式配置与判决定义


卷积码使用 300 bit 载荷和 6 个终止比特， $R = 1/2$ 不打孔，实际发送 612 bit，实际码率为 0.4902。整块方案一次处理 306 个网格输入步， $D = W = 306$ 、 $S = 300$ ；连续方案按 50×6 、 100×3 和 150×2 三种业务组织输入，均使用回溯深度 $D = 70$ 、窗口长度 $W = 128$ 和滑动步长 $S = 25$ 。硬判决把接收样值阈值化为 0/1 比特，以汉明距离构造分



(a) 分组查表译码操作



(b) 整块代数译码操作



(c) 主要操作结构的网格均值

图 8.3: BCH 译码计算结构与操作统计







图 8.4: BCH 译码器存储开销




(a) 平均时间



(b) P95 时间



(c) P99 时间



(d) 最大观测时间

图 8.5: BCH 译码时间统计

支度量；浮点软判决保留连续 BPSK 接收符号，以接收符号与理想 ± 1 符号之间的欧氏距离平方构造分支度量，并非 LLR 输入。

卷积码证据复用 S3 Stage14 的正式仿真数据并在 S6 中统一整理，S6 没有按相同停止时刻重新执行逐帧 strict pair-stop。因此，本节依据相同配置、信噪比网格和正式统计曲线比较硬、软判决差异，不进行逐帧差分因果推断。该限制不否定已有统计结果，但限定了结论的精度和表达范围。

8.3.2 BER、FER 与门限差异

图8.6显示，整块和三种连续组织下，浮点软判决均比硬判决更早进入低错误率区。整块方案在 FER 为 0.1 时，软、硬判决门限分别为 -0.731 dB 和 1.367 dB，软判决节省 2.098 dB；在 FER 为 0.01 时，两者分别为 0.229 dB 和 2.489 dB，差值为 2.260 dB。三种连续组织的 FER 曲线及门限与整块统计一致，说明在当前终止、窗口和输出组织下，可靠性差异主要由判决信息精度决定，而组织方式主要改变执行与输出时序。

表 8.6: 卷积码硬判决与浮点软判决的可靠性门限

组织方式	判决	FER=0.1/dB	FER=0.01/dB	相对硬判决增益/dB	说明
整块及三种连续组织	硬判决	1.367	2.489	0	1 bit 判决，汉明距离分支度量
整块及三种连续组织	浮点软判决	-0.731	0.229	2.098/2.260	连续符号，欧氏距离平方分支度量


8.3.3 复杂度、存储与软件时间

硬、软 Viterbi 采用相同状态数、候选分支数、ACS 骨架和回溯骨架，因此图8.7中同一组织的 ACS 与回溯计数相同。整块译码每帧 39168 次 ACS 和 306 次回溯操作；连续组织因窗口重复处理，每帧约 143998 次 ACS 和 866 次回溯操作。相同 ACS 计数不表示总计算代价相同：硬判决分支度量以比特比较和汉明距离为主，浮点软判决需要减法、平方和加法。模型内存由组织方式决定，整块为 59776 byte，连续窗口为 26112 byte，判决精度在当前内存模型中没有改变这一数值。


图8.8区分 CPU 软件译码时间、首输出时延和决策时延。整块硬、软判决的帧加权平均译码时间分别为 $339.03 \mu\text{s}$ 和 $524.00 \mu\text{s}$ ，浮点软判决增加 54.6%；最大观测时间分别为 $34231.5 \mu\text{s}$ 和 $65607.2 \mu\text{s}$ 。三种连续组织的硬判决加权平均时间为 $1549.17\text{--}1565.58 \mu\text{s}$ ，软判决为 $1835.82\text{--}1849.69 \mu\text{s}$ ，增加约 18%。连续组织的首输出时延为 298 或 398 个符号，平均决策时延图所示值为 342、430 或 530 个符号。

8.3.4 卷积码工程结论


浮点软判决以更多的分支度量换取约 $2.10\text{--}2.26$ dB 的 FER 门限收益，适合链路可靠性优先、具备浮点或等效定点度量资源的接收机。



(a) 整块译码 BER




(b) 整块译码 FER




(c) 连续组织 FER

图 8.6: 卷积码硬判决与浮点软判决的 BER 和 FER



(a) ACS 与回溯操作



(b) 译码器内存

图 8.7: 卷积码 Viterbi 译码的操作规模与存储开销

表 8.7: 硬判决与浮点软判决 Viterbi 的计算结构和实现代价

判决	分支度量	共同骨架	整块加权平均/ μs	整块最大/ μs	工程特征
硬判决	0/1 比特与汉明距离	相同状态、候选分支、ACS 和回溯	339.03	34231.5	计算精度要求低,可靠性损失较大
浮点软判决	连续符号与欧氏距离平方	相同状态、候选分支、ACS 和回溯	524.00	65607.2	保留幅值可靠性信息,分支度量更重

硬判决降低输入精度和分支度量实现要求，适合资源或实时性更受约束且链路余量足够的场景。连续窗口方案减小模型内存并提供分批输出，但窗口重复计算使当前串行软件时间高于整块方案；

8.4 LDPC BP 与 NMS 译码对比

8.4.1 正式配置与配对条件

S6 采用 BG2 QC-LDPC 的 N560 实例。目标长度为 576 bit，BG2 候选选择器最终映射到实际长度 560 bit，因此本章与图表均称为 N560。载荷为 300 bit，实际码率为 $300/560 = 0.5357$ ，提升因子 $Z_c = 56$ ，信息容量 448 bit，填充 148 bit，校验长度 112 bit，校验子矩阵秩为 112。BP 与 NMS 的最大迭代次数均为 32，均在完成一次完整迭代后计算综合征并提前停止，NMS 归一化系数为 $\alpha = 0.95$ 。

表 8.8: S6 LDPC 译码算法比较配置

项目	数值	项目	数值	说明
实际案例	N560	载荷/码长	300/560 bit	名义目标 576 映射到实际 560
实际码率	0.5357	Z_c	56	BG2 Direct QC-LDPC
填充/校验	148/112 bit	$\text{rank}(H_p)$	112	不使用速率匹配与交织
译码器	分层 BP、分层 NMS	最大迭代	32	完整迭代后综合征提前停止
NMS 系数	$\alpha = 0.95$	配对输入	载荷、码字、LLR	31 个信噪比点哈希一致

BP 和 NMS 共享同一信息比特、码字、噪声、对数似然比（Log-Likelihood Ratio, LLR）、校验图、最大迭代次数和提前停止规则，只改变校验节点消息更新。逐信噪比的载荷、码字和 LLR 哈希均一致，使该对比能够把可靠性与时间差异较严格地归因于校验节点更新结构。

8.4.2 BER 与 FER

图8.9中 BP 与 NMS 曲线在瀑布区基本重合，NMS 表现出轻微性能损失。FER 为 0.1 时，BP 和 NMS 所需 E_s/N_0 分别为 4.541 dB 和 4.577 dB，NMS 损失 0.036 dB；FER 为 0.01 时，两者分别为 5.866 dB 和 5.875 dB，损失 0.010 dB。两种算法各有 4 个零 BER/FER 工作点，零值没有用于门限外推。当前 $\alpha = 0.95$ 配置因此在两个目标 FER 处保留了接近 BP 的可靠性。

8.4.3 迭代与提前停止行为

图8.10表明，低信噪比区的大量帧达到 32 次上限，进入瀑布区后平均迭代数随可靠性提高而下降，提前停止率相应上升。31 点等权网格均值中，BP 和 NMS 平均迭代数分别为 16.44 和 13.11；其逐点范围分别为 1–32 次和 1–28.47 次。

8.4.4 复杂度、存储与软件译码时间

BP 校验节点更新包含双曲正切、反双曲正切及消息更新；NMS 以绝对值、符号、第一/第二最小值、比较和 α 缩放近似非线性更新。图8.11中的网格平均操作计数显示，BP 每帧约 25780.66 次双曲正切和 12890.33 次反双曲正切；

NMS 每帧约 10280.70 次绝对值、20561.41 次比较和 6190.30 次最小值操作，并包含符号与缩放。二者同为一次事件并不意味着处理器代价相同，尤其不能把双曲函数和比较操作作为统一单位相加。

两种译码器的消息与后验缓冲布局相同，模型内存均为 11312 byte。按全部工作点帧数加权，BP 与 NMS 平均译码时间分别为 140.687 μs 和 33.157 μs ，NMS 减少 76.4%，约为 BP 的 23.6%；最大观测时间分别为 34024.9 μs 和 9468.0 μs ，NMS 减少 72.2%。逐点平均时间曲线还表明，低信噪比满迭代区域的 BP 时间可超过 2 ms，而 NMS 保持在 0.5 ms 以内。

表 8.9: LDPC BP 与 NMS 的可靠性、复杂度和时间指标

译码器	FER=0.1/dB	FER=0.01/dB	网格平均迭代	加权平均/ μs	最大/ μs	内存/byte	校验节点主要运算
BP	4.541	5.866	16.44	140.687	34024.9	11312	双曲正切、反双曲正切、消息更新
NMS	4.577	5.875	13.11	33.157	9468.0	11312	绝对值、比较、最小值、符号和缩放

8.4.5 LDPC 工程结论

BP 提供当前实现的可靠性基准，其非线性校验节点更新带来较高软件计算代价。NMS 以最小值近似和归一化系数简化校验节点更新，在 FER 为 0.1 和 0.01 时仅损失 0.036 dB 和 0.010 dB，同时将加权平均和最大观测软件译码时间分别降低 76.4% 和 72.2%，且不增加模型内存。对于本项目 N560、 $\alpha = 0.95$ 和 32 次迭代上限的配置，NMS 形成了可靠性损失很小而软件时间明显下降的工程替代。

8.5 三类译码实现的工程特征综合

表8.10按编码族总结可靠性、计算、存储与时间特征。三类任务的信息比特、码长、图结构和操作语义不同，BCH 的一次有限域乘法、Viterbi 的一次 ACS 与 LDPC 的一

次比较不具有统一成本。软件时间和模型内存虽然使用共同单位，也只反映当前软件环境和各自计时、建模范围，不能直接替代目标硬件评估。

表 8.10: 三类译码实现的工程特征汇总

编码族	译码器	可靠性特征	主要计算结构	存储特征	软件时间特征	适用倾向
BCH	分组查表	当前完整方案门限较高	短综合征、查表、翻转	固定表与小工作区	平均时间较低	结构固定、资源受限
BCH	BM 与 Chien	当前完整方案门限降低	综合征、BM、Chien、有限域运算	有限域表与代数状态增加	平均时间增加	整块纠错能力优先
卷积码	硬判决 Viterbi	损失幅值可靠性信息	汉明度量、ACS、回溯	与同组织软判决相同	分支度量较轻	资源或实时性优先
卷积码	浮点软判决 Viterbi	FER 门限改善约 2.1–2.3 dB	欧氏度量、ACS、回溯	与同组织硬判决相同	CPU 时间增加	可靠性优先
LDPC	分层 BP	可靠性基准	非线性校验节点和消息更新	消息缓冲 11312 byte	当前实现较慢	性能基准与高精度实现
LDPC	分层 NMS	门限损失不超过 0.04 dB	最小值、符号和归一化	消息缓冲 11312 byte	平均时间降低 76.4%	低复杂度软件实现

从同族选择看，BCH 需要在短分组查表的低实现代价与整块代数方案的纠错收益之间权衡；
卷积码需要在软信息带来的约 2 dB 可靠性收益与分支度量开销之间权衡；
LDPC 则体现出 NMS 以很小门限损失换取显著软件加速的特点。


8.6 本章结论

BCH 比较表明，分组综合征查表适合短分组和固定结构，BCH-S200 以较小内存和较低软件时间完成译码；BM 与 Chien 搜索适合较长整块 BCH，BCH-B200 在 FER 为 0.01 时节省 1.671 dB，但平均译码时间和模型内存分别增加 70.5% 和 52.4%。该 BER/FER 差异属于两套完整方案的综合差异。


卷积码比较表明，浮点软判决保留连续接收幅值的可靠性信息，在 FER 为 0.1 和 0.01 时相对硬判决分别获得 2.098 dB 和 2.260 dB 收益；代价是整块加权平均 CPU 译码时间增加 54.6%，分支度量需要浮点减法、平方和加法。硬判决适合计算精度与实时资源更紧、同时链路余量允许可靠性损失的场景。连续方案的首输出和决策时延属于符号调度指标。

LDPC 比较表明，BP 是当前 N560 配置的性能基准，NMS 通过最小值、符号和 $\alpha = 0.95$ 缩放替代非线性校验节点计算。NMS 在两个目标 FER 处的损失均小于 0.04 dB，加权平均和最大观测软件译码时间分别降低 76.4% 和 72.2%，模型内存保持不变。


三类结果共同说明，译码器选择需要同时满足可靠性、计算复杂度、存储和实时性约束。误码曲线回答链路余量问题，操作计数揭示实现结构，平均时间描述常态软件负担，最大观测时间暴露尾部风险。



(a) 平均 CPU 译码时间




(b) 首输出时延




(c) 决策时延

图 8.8: 卷积码 Viterbi 译码的软件时间与流式输出时延




(a) 比特错误率




(b) 帧错误率

图 8.9: LDPC BP 与 NMS 译码的 BER 和 FER




(a) 平均迭代次数




(b) 提前停止率


图 8.10: LDPC BP 与 NMS 的迭代和提前停止行为




(a) 主要操作结构



(b) 译码器内存



(c) 平均译码时间



(d) 最大观测译码时间

图 8.11: LDPC BP 与 NMS 的计算结构、存储和软件时间

第九章 交织抗突发错误影响仿真

9.1 交织抗突发错误实验设计

本章在固定编码器、译码器和调制方式的条件下，研究交织映射对连续突发错误的影响。研究对象包括 200 bit 低速分块 BCH 方案和 300 bit 卷积码方案；前者采用 19 个 BCH(15,11,1) 子块，后者采用终止整帧浮点软判决 Viterbi 译码。实验变量限定为交织方法、交织参数、突发长度和突发位置，编码码本与译码算法均保持不变。因此，本章评价的是交织对错误空间分布以及观测 BER、FER 的影响，而不是编码器理论纠错能力的变化。

编码比特先经过交织和 BPSK 映射，再进入突发错误信道；接收端完成硬判决或软信息形成后，先按逆置换恢复译码顺序，再调用相应译码器。突发错误直接作用于交织后的发送符号序列，因而同一连续信道异常在不同逆置换下会形成不同的译码器输入位置分布。

正式仿真采用成对比较。相同 E_s/N_0 、突发比例和突发位置构成一个公平性组，组内各交织配置共享输入信息、标准母噪声、突发起点和帧序列。BCH 与卷积码合计 1116 个比较组均通过一致性核验，因此组内性能差异可以主要归因于交织映射变化。停止条件同时受最少帧数、目标错误帧数和最大帧数约束，避免不同配置使用不一致的样本边界。

9.2 固定编码配置、突发错误信道与交织方法

9.2.1 固定编码方案

表9.1列出正式展示范围。 E_s/N_0 从 -5 dB 到 10 dB，步长为 0.5 dB。报告只使用 2% 和 5% 两档突发条件：对 285 bit BCH 码字，对应连续 6 bit 和 14 bit；对 612 bit 卷积码码字，对应连续 12 bit 和 31 bit。位置变量覆盖帧首、四分之一、帧中、四分之三、帧尾和固定随机位置。

固定编码方案见表9.2。BCH 链路在 200 bit 有效载荷后填充 9 bit，形成 19 个 11 bit 信息子块，分别编码为 19 个 15 bit 码字，总发送长度 285 bit，实际码率为 $200/285 \approx 0.701754$ 。卷积码链路对 300 bit 有效载荷添加 6 个零尾比特，形成 306 个 trellis step 和 612 个编码比特，实际码率为 $300/612 \approx 0.490196$ 。高速参考采用 LDPC BG2、 $Z = 40$ 、

表 9.1: S7 统一仿真条件

参数	取值	说明
调制方式	BPSK	编码比特 0 映射为 +1, 1 映射为 -1
信道	突发错误信道叠加 AWGN	连续区间极性反转, 全帧叠加高斯噪声
E_s/N_0 范围	-5 ~ 10 dB, 步长 0.5 dB	共 31 个正式点
突发比例	2%、5%	BCH 为 6、14 bit; 卷积码为 12、31 bit
突发位置	帧首、1/4、帧中、3/4、帧尾、随机	作用于交织后的发送序列
停止规则	1000 帧; 200 错误帧; 最多 50000 帧	成对停止与共享帧序列

发送长度 640 bit, 其作用范围限定为无交织、无突发 AWGN 近码率比较。

表 9.2: S7 固定编码方案

方案	有效载荷/bit	填充或尾比特	发送长度/bit	实际码率	结构与译码器
分块 BCH	200	9	285	0.701754	19×BCH(15,11,1), 综合校验查表硬判决
卷积码	300	6	612	0.490196	$K = 7$, $G = (171, 133)_8$, 终止整帧浮点软 Viterbi
LDPC 高速基线	300	20	640	0.468750	BG2, $Z = 40$, layered NMS, $\alpha = 0.80$, 最多 32 次迭代

9.2.2 突发错误信道模型与正式仿真条件

对编码比特 c_i , BPSK 映射定义为

$$x_i = \begin{cases} +1, & c_i = 0, \\ -1, & c_i = 1. \end{cases} \quad (9.1)$$

突发错误信道的接收符号为

$$y_i = h_i x_i + n_i, \quad h_i = \begin{cases} -1, & s \leq i < s + B, \\ +1, & \text{其他位置}, \end{cases} \quad (9.2)$$

其中 s 为突发起点, B 为连续突发长度。全帧噪声满足

$$n_i \sim \mathcal{N}(0, \sigma^2), \quad \sigma^2 = \frac{1}{2 \times 10^{(E_s/N_0)_{\text{dB}}/10}}. \quad (9.3)$$

该模型在长度为 B 的连续区间内反转 BPSK 符号极性, 区间外保持原极性, 同时对全帧叠加 AWGN, 由此形成连续、位置可控且长度可控的突发错误条件。信道输入已经完成

交织，去交织操作位于判决或软信息形成之后，因此交织的直接作用是把连续异常重新映射到译码器输入空间。

9.2.3 BCH 交织方法

表9.3给出 BCH 正式配置。三种交织方案均覆盖完整 285 bit 码字并需要暂存 285 个编码比特，但排列结构不同。子块结构交织利用 19 个 BCH 子块的组织关系；行列交织将全帧按 15 行写入后按列读出；全帧伪随机交织采用固定种子的确定性置换。这里的缓存量只表示结构上的编码比特暂存深度，不表示物理传输时延。

表 9.3: BCH 正式交织方案定义

配置	参数	跨度/bit	缓存/bit	映射特征
无交织	0	1	0	恒等映射
BCH 子块结构交织	$D = 19$	285	285	按 19 个 15 bit 子块组织并列读
全帧行列交织	$R = 15$	285	285	全帧行写列读
全帧伪随机交织	285	285	285	固定种子的全帧确定性置换

9.2.4 卷积码交织方法与跨度定义

卷积码交织在 trellis step 层面保持每个母码输出对，不拆分同一步产生的两个编码比特。短深度块交织参数 D 决定局部窗口规模；本章中的 D 仅表示交织深度，不是 Viterbi 回溯深度。表9.4中， $D = 8$ 覆盖 64 个 trellis step 并缓存 128 个编码比特； $D = 16$ 与局部伪随机 span=128 均覆盖 128 个 trellis step 并缓存 256 个编码比特。因而 $D = 8$ 与伪随机交织属于不同资源规模的工程配置比较。

表 9.4: 卷积码正式交织方案定义

配置	方法	trellis 跨度	编码 bit 跨度	缓存/bit	比较角色
无交织	恒等映射	1	2	0	基线
短深度 $D = 8$	规则块交织	64	128	128	工程配置
短深度 $D = 16$	规则块交织	128	256	256	等跨度受控
全帧伪随机交织	局部伪随机	128	256	256	工程配置及等跨度受控

9.3 分块 BCH 交织抗突发错误结果

9.3.1 不同交织方法总体 BER 与 FER

图9.1比较 2% 和 5% 条件下的 FER 曲线。无交织配置在高信噪比区仍保留明显突发错误平台；子块结构交织和全帧行列交织则随 E_s/N_0 提高进入较低 FER 区。全帧伪随机交织的结果具有较强位置依赖，并未在本组测试中稳定达到两种规则结构交织的水

平。这说明全帧跨度相同并不足以保证相同结果，置换与 19 个 BCH 子块边界的对应关系仍然重要。




图 9.1: 分块 BCH 在两档突发长度下的误帧率

表9.5给出 10 dB 代表点的六位置平均、最坏与最好 FER。2% 条件下，无交织平均 FER 为 0.829613，子块结构交织和行列交织分别降至 3.77×10^{-4} 和 3.33×10^{-4} ；

5% 条件下，无交织 FER 为 1，两种规则交织分别为 8.97×10^{-4} 和 7.63×10^{-4} 。对应平均 FER 相对降低率均超过 99.9%。全帧伪随机交织在 2% 时平均 FER 为 0.427587，在 5% 时为 0.998823，表现出置换结构和突发位置之间的强耦合。

表 9.5: BCH 代表性 FER 改善 ($E_s/N_0 = 10$ dB)

突发	配置	平均 FER	最坏 FER	最好 FER	相对降低/%
2%	无交织	0.829613	1	2.0×10^{-5}	0
2%	子块结构 $D = 19$	3.77×10^{-4}	4.40×10^{-4}	3.20×10^{-4}	99.9546
2%	行列 $R = 15$	3.33×10^{-4}	5.00×10^{-4}	1.80×10^{-4}	99.9598
2%	全帧伪随机	0.427587	0.99998	2.60×10^{-4}	48.4595
5%	无交织	1	1	1	0
5%	子块结构 $D = 19$	8.97×10^{-4}	0.00102	8.20×10^{-4}	99.9103
5%	行列 $R = 15$	7.63×10^{-4}	8.80×10^{-4}	6.20×10^{-4}	99.9237
5%	全帧伪随机	0.998823	1	0.99296	0.1177

9.3.2 两种突发长度的影响

从突发长度看，6 bit 与 14 bit 连续异常对无交织 BCH 均导致严重性能衰退，但规则结构交织后的结果差异较小。10 dB 时，子块结构交织由 2% 条件的 3.77×10^{-4} 上升到 5% 条件的 8.97×10^{-4} ，行列交织由 3.33×10^{-4} 上升到 7.63×10^{-4} ；两者的最坏位置 FER 仍不高于 0.00102。由于 BCH(15,11,1) 只能保证纠正每个子块中的单比特错误，14 bit 异常能否被有效处理取决于逆置换后每个子块获得的错误数，而不是只取决于总错误数。

全帧伪随机配置呈现不同特征。2% 条件下其最好位置 FER 已降到 2.60×10^{-4} ，但最坏位置仍为 0.99998，导致六位置平均 FER 为 0.427587；5% 条件下最好位置也达到

0.99296。该结果表明，固定伪随机置换可能在部分起点形成有利分散，却没有在所有代表位置上保持一致。规则结构交织把连续输入位置映射到可预期的子块关系，对本章 19 子块结构形成更稳定的覆盖。

9.3.3 FER 改善与突发错误容忍

以 FER 不高于 0.1 作为高工作点判据，子块结构 $D = 19$ 和行列 $R = 15$ 在两档已测试突发条件下均满足门限。这里的“容限”只表示离散测试网格中的通过状态：已知 2% 和 5% 两点通过，并不据此估计两点之间或更长突发下的临界比例。无交织和全帧伪随机配置在 2% 最坏位置已经不满足门限，说明只报告平均 FER 会低估位置风险。规则结构交织同时取得较低平均 FER 和较低最坏位置 FER。

行列 $R = 15$ 与子块结构 $D = 19$ 的高工作点结果非常接近：5% 条件下前者平均 FER 低 1.33×10^{-4} ，后者最坏位置 FER 高 1.40×10^{-4} 。这些差值来自相同帧序列和噪声条件下的正式统计，可以用于当前配置排序。两者缓存量相同，软件交织和去交织时间也处于相近范围。

5% 条件下的 FER 绝对改善量和相对降低率见图9.2。两种规则结构交织的收益主要出现在中高信噪比区；低信噪比区由 AWGN 与突发共同作用，所有配置的 FER 均接近 1，交织映射难以形成可分辨收益。进入较高信噪比后，AWGN 造成的分散错误减少，连续突发的空间结构成为主导因素，规则交织的作用随之显现。




图 9.2: 5% 突发条件下 BCH 交织的 FER 改善

9.3.4 突发位置敏感性

图9.3给出六位置平均、最坏和最好 FER，图9.4进一步给出推荐行列配置的六条位置曲线与各配置的位置敏感度。无交织和全帧伪随机配置在最好与最坏位置之间存在较大差异；子块结构交织与行列交织在高信噪比区的三类统计量更接近，表明规则映射降低了特定突发起点与子块边界重合所造成的波动。

全起点扫描为六位置结果提供了更细粒度的验证。图9.5中，2% 与 5% 热力图均保留每个已测试起点的原始 FER，不对未测试位置插值。2% 条件下不同起点的差异更容




图 9.3: 5% 突发条件下 BCH 位置统计结果




图 9.4: 5% 突发条件下 BCH 突发位置敏感性

易分辨；5% 条件下，规则结构交织仍保持较低的高工作点 FER，而无交织与全帧伪随机配置在多数起点上维持高错误率。该结果说明六个代表位置没有掩盖主要的结构性差异。




图 9.5: BCH 高工作点全起点 FER 热力图

9.3.5 错误跨 BCH 子块分散

分块 BCH 的机理可以由受影响子块数与单块最大错误数共同影响。无交织时，连续突发集中落入少量 15 bit 子块，局部子块可能同时包含多个错误，超过 BCH(15,11,1) 的单比特保证纠错范围。交织后，同一连续异常经逆置换分散到更多子块，使单个子块内的最大错误数下降，更多子块处于原有单比特可纠正范围。交织没有改变 BCH 码本或理论纠错能力，而是改善了原有局部纠错能力的利用方式。

图9.6给出行列交织在 5% 条件下的两项诊断量。 $E_s/N_0 = 10$ dB 时，14 bit 突发平均影响约 14 个子块，单块最大错误数为 2。表9.6进一步与其他配置对照：无交织平均只涉及 1 个子块，但单块最大错误数达到 15；全帧伪随机交织涉及约 10 个子块，单块最大

错误数为 4；两种规则结构交织均把错误扩展到约 14 个子块，并把最大值压低至 2。该分布变化与表9.5中的 FER 差异一致。




图 9.6: 5% 突发条件下 BCH 错误分散机理证据

表 9.6: BCH 错误分散机制 ($E_s/N_0 = 10$ dB, 5% 突发)

配置	受影响子块均值	单块最大错误数	纠正子块均值	平均 FER
无交织	1.4778	15	0.5222	1
子块结构 $D = 19$	14.0003	2	14.0003	8.97×10^{-4}
行列 $R = 15$	14.0003	2	14.0003	7.63×10^{-4}
全帧伪随机	10.7210	4	8.9673	0.998823

9.3.6 缓冲需求与软件处理时间

三种 BCH 交织配置均需 285 bit 结构缓存，见图9.7。仅按 2% 和 5% 正式仿真数据进行帧数加权后，无交织、子块结构、行列和全帧伪随机配置的软件交织 CPU 时间分别为 328.4、324.9、325.3 和 325.1 ns/帧；去交织时间分别为 310.5、329.9、322.6 和 324.6 ns/帧。交织函数本身的时间差小于十纳秒量级，译码 CPU 时间约为 8.42 ~ 9.00 μ s/帧。上述数值是 `steady_clock` 包围软件函数得到的处理时间，不包括编码、调制、信道，也不能直接换算为硬件时延。

9.4 卷积码交织抗突发错误结果

9.4.1 不同交织配置总体 BER 与 FER

图9.8给出 2% 和 5% 突发下卷积码 FER。图中的 LDPC 曲线是无交织、无突发 AWGN 近码率基线。2% 条件下，局部伪随机 Pseudo128 和短深度 $D = 8$ 在高信噪比区降低了平均 FER；5% 条件下，各卷积码配置在当前 E_s/N_0 上限附近仍接近 FER 饱和区。




图 9.7: BCH 交织配置的结构缓存量




图 9.8: 卷积码在两档突发长度下的误帧率。LDPC 曲线为无突发 AWGN 近码率基线, 不表示 LDPC 经历突发错误

表9.7给出 10 dB 定量结果。2% 条件下, 无交织 FER 为 1, $D = 8$ 、Pseudo128 和 $D = 16$ 的六位置平均 FER 分别为 0.552654、0.448905 和 0.718629, 相对无交织分别下降 44.73%、55.11% 和 28.14%。5% 条件下, 三种交织配置的平均 FER 均不低于 0.9945, 最坏位置 FER 均为 1。该结果支持交织对较短突发具有可观测收益, 同时也限定了本卷积码配置在 31 bit 连续异常下的能力边界。

9.4.2 两种突发长度的影响

12 bit 突发与 31 bit 突发呈现出不同的可恢复区间。2% 条件下, Pseudo128 和 $D = 8$ 在 10 dB 处分别把平均 FER 降至 0.44 和 0.55, 最好位置 FER 分别达到 0.004 和 0.063, 说明较短连续异常经逆置换后能够减少对相邻路径度量的集中作用。然而两者最坏位置 FER 仍为 0.84 和 0.85, 位置依赖没有消失。 $D = 16$ 在相同工作点的平均 FER 为 0.718,

表 9.7: 卷积码代表性 FER 改善 ($E_s/N_0 = 10$ dB)

突发	配置	平均 FER	最坏 FER	最好 FER	相对降低/%
2%	无交织	1	1	1	0
2%	短深度 $D = 8$	0.552654	0.85	0.063805	44.7346
2%	Pseudo128	0.448905	0.84	0.004165	55.1095
2%	短深度 $D = 16$	0.718629	1	0.498	28.1371
5%	无交织	1	1	1	0
5%	短深度 $D = 8$	1	1	1	0
5%	Pseudo128	0.999667	1	0.998	0.0333
5%	短深度 $D = 16$	0.994500	1	0.984	0.5500

表明更大规则块深度并不自动带来更低 FER。

31 bit 突发覆盖约 15.5 个母码输出对。在当前最高 E_s/N_0 下, $D = 8$ 平均 FER 仍为 1, Pseudo128 和 $D = 16$ 分别为 0.999667 和 0.994500, 且所有配置最坏位置 FER 均为 1。AWGN 继续降低时, 突发造成的连续异常仍足以维持路径竞争错误, 形成高 FER 平台。

FER 与 BER 反映的侧面并不完全相同。图9.9显示 5% 条件下各配置的 BER 曲线; 在 10 dB 时, 无交织、 $D = 8$ 、Pseudo128 和 $D = 16$ 的平均 BER 分别为 0.016864、0.089080、0.069413 和 0.129994。此时交织后的 FER 仍接近 1, 且 BER 没有相对无交织改善, 因此不能只依据局部路径分散机理推断所有误码指标都会同步下降。




图 9.9: 5% 突发条件下卷积码不同交织配置的误码率。LDPC 曲线为无突发 AWGN 近码率基线

9.4.3 突发位置敏感性

图9.10给出 5% 条件下的平均、最坏和最好位置 FER。由于多数曲线处于 FER 饱和区，三类统计量的间距有限；图9.11中的六位置曲线和敏感度仍表明，2% 较短突发下不同起点会显著改变局部路径竞争，尤其在高信噪比区更易形成可见差异。




图 9.10: 5% 突发条件下卷积码位置统计结果





图 9.11: 5% 突发条件下卷积码突发位置敏感性

9.4.4 短深度参数与等跨度受控比较


卷积码的机理不同于 BCH 子块分散。连续异常集中在相邻 trellis step 时，会连续改变多个分支度量并影响局部路径竞争；交织把异常观测映射到更远的 trellis 位置，从而降低连续局部异常同时作用于相邻路径判决的程度。该映射不改变卷积码自由距离，也不改变编码器本身的理论纠错能力。

图9.12区分两类问题。左图比较同一规则块交织方法内部的 $D = 8$ 与 $D = 16$ ，反映深度与跨度变化；右图比较跨度均为 128 trellis step、缓存均为 256 bit 的 $D = 16$ 与伪随机交织，反映相同资源边界下排列方式变化。10 dB、2% 条件下， $D = 16$ 平均 FER 为 0.718629，伪随机交织为 0.448905，当前数据支持伪随机排列在该受控点具有更低 FER。5% 条件下两者均接近饱和，差异不支持稳定的低 FER 排序。

图9.13给出 5% 条件下的 FER 改善量。大部分工作点的改善接近零，且局部可能出现负改善，说明增大交织深度并不保证收益持续增加。当前数据中，Pseudo128 在 2% 高工作点具有较低平均 FER； $D = 8$ 以一半缓存获得可观测 FER 下降； $D = 16$ 虽然增加



(a) 短深度参数比较




(b) 等跨度 128 受控比较

图 9.12: 卷积码短深度与等跨度交织比较


表 9.8: 卷积码短深度与等跨度受控比较 ($E_s/N_0 = 10$ dB)

突发	配置	trellis 跨度	缓存/bit	平均 FER	比较角色
2%	$D = 8$	64	128	0.552654	低缓存工程配置
2%	$D = 16$	128	256	0.718629	等跨度规则排列
2%	Pseudo128	128	256	0.448905	等跨度伪随机排列
5%	$D = 8$	64	128	1	低缓存工程配置
5%	$D = 16$	128	256	0.994500	等跨度规则排列
5%	Pseudo128	128	256	0.999667	等跨度伪随机排列

到相同 256 bit 缓存，但并未形成一致优于 $D = 8$ 或 Pseudo128 的结果。性能随 D 增大并非单调改善，收益取决于突发长度、位置与排列结构。



(a) FER 绝对改善量



(b) FER 相对降低率

图 9.13: 5% 突发条件下卷积码交织的 FER 改善

9.4.5 FER 改善与突发错误容限

卷积码高工作点容限结果显示，2% 条件下各交织配置的最坏位置 FER 均高于 0.1，5% 条件下则均为 1。与此同时，六位置平均 FER 仍能区分 2% 条件下的配置差异：伪随机交织最低， $D = 8$ 次之， $D = 16$ 较高。平均性能与最坏位置门限回答的是不同问题，前者衡量总体配置收益，后者约束对突发起点敏感的业务风险。

在配置选择上， $D = 8$ 以 128 bit 缓存取得 44.73% 平均 FER 下降，伪随机交织以

256 bit 缓存取得 55.11% 下降。增加 128 bit 缓存对应约 10.38 个百分点的平均 FER 相对降低差异，但最坏位置 FER 只从 0.85 变为 0.84。若业务更重视平均帧成功率，可采用伪随机交织；若缓存受限且允许较高平均 FER， $D = 8$ 提供更紧凑的选择。该折中只适用于本章 300 bit、终止整帧软 Viterbi 链路和已测试的 2% 突发条件。

9.4.6 缓冲需求与软件处理时间

卷积码缓存量见图9.14。 $D = 8$ 需要暂存 128 个编码比特； $D = 16$ 和伪随机交织均需要 256 个编码比特。按 2% 和 5% 正式仿真数据重新加权后，三种交织配置的交织 CPU 时间为 737.4、742.7 和 751.8 ns/帧，去交织 CPU 时间为 384.2、426.9 和 390.8 ns/帧，译码 CPU 时间约为 306.6 ~ 307.5 μ s/帧。与无交织配置相比，这些软件函数时间没有形成数量级增长；结构缓存则从 0 增加至 128 或 256 bit。




图 9.14: 卷积码交织配置的结构缓存量

9.5 LDPC 无交织近码率基线

本节只比较无突发 AWGN 条件下的卷积码与 LDPC N640 基线。两者有效载荷均为 300 bit，实际码率分别为 0.490196 和 0.468750，相对码率差约 4.375%。LDPC 采用 BG2、 $Z = 40$ 、layered NMS 译码，归一化系数 0.80，最多 32 次迭代；两种方案均不使用交织。表9.9中的 BER 和 FER 取 $E_s/N_0 = 0.5$ dB 正式点，软件译码时间为各自正式 AWGN 点的帧数加权参考。

图9.15给出相同加权口径的软件译码 CPU 时间参考。卷积码可描述 306 个 trellis step、64 状态及分支度量与加比选过程；LDPC 可描述 N640、边消息更新和平均迭代，

表 9.9: 卷积码与 LDPC 无交织近码率基线

方案	载荷/bit	发送/bit	码率	FER	BER	译码 CPU/ns 每帧	角色
卷积码	300	612	0.490196	0.0048944	7.29×10^{-5}	428650	无交织、无突发 AWGN 参考
LDPC N640	300	640	0.468750	6.0×10^{-5}	1.0×10^{-6}	93743	无交织、无突发 AWGN 近码率参考

但两类操作不能直接相加为统一操作数，也不能把该软件时间直接解释为硬件实现时延。




图 9.15: 卷积码与 LDPC 无交织、无突发 AWGN 软件译码 CPU 时间参考

该基线能够说明：在接近码率和相同有效载荷下，当前 LDPC 实现的 AWGN 误码、误帧结果及软件译码时间可作为高速编码方案参照。它不能说明 LDPC 在 2% 或 5% 突发条件下的性能，也不能给出 LDPC 的交织收益、突发容限或位置敏感性。

9.6 交织收益与工程代价综合分析

表9.10统一列出仅按 2% 和 5% 正式仿真数据加权的软件时间。BCH 三种交织方法均缓存 285 bit，交织与去交织函数合计约 $0.65 \mu\text{s}/\text{帧}$ ；卷积码 $D = 8$ 缓存 128 bit，Pseudo128 和 $D = 16$ 缓存 256 bit，交织与去交织函数合计约 $1.12 \sim 1.17 \mu\text{s}/\text{帧}$ 。软件 CPU 时间不等价于物理链路等待，缓存 bit 数也不等价于时延数值。

高工作点最坏位置 FER 见表9.11。在当前测试网格与 FER 不高于 0.1 的判据下，BCH 子块结构和行列交织均通过 2% 与 5% 条件；无交织和全帧伪随机配置未通过。卷积码四种配置在 2% 和 5% 的最坏位置均未通过该门限。

综合建议见表9.12。对本章 200 bit 分块 BCH 方案，行列 $R = 15$ 在两档突发高工作点均取得最低六位置平均 FER，可作为性能优先配置；子块结构 $D = 19$ 的结果接近，

表 9.10: 交织缓存与软件 CPU 处理时间（仅 2% 和 5% 行加权）

方案	配置	缓存/bit	交织/ns	去交织/ns	译码/ns
BCH	无交织	0	328.4	310.5	8424
BCH	子块结构 $D = 19$	285	324.9	329.9	8998
BCH	行列 $R = 15$	285	325.3	322.6	8886
BCH	全帧伪随机	285	325.1	324.6	8755
卷积码	无交织	0	745.8	404.4	307767
卷积码	短深度 $D = 8$	128	737.4	384.2	307483
卷积码	全帧伪随机交织	256	751.8	390.8	307488
卷积码	短深度 $D = 16$	256	742.7	426.9	306640

表 9.11: 高工作点突发错误容限（最坏位置 FER）

方案	配置	2% 长度/bit	2% 最坏 FER	5% 长度/bit	5% 最坏 FER
BCH	无交织	6	1	14	1
BCH	子块结构 $D = 19$	6	4.40×10^{-4}	14	0.00102
BCH	行列 $R = 15$	6	5.00×10^{-4}	14	8.80×10^{-4}
BCH	全帧伪随机	6	0.99998	14	1
卷积码	无交织	12	1	31	1
卷积码	短深度 $D = 8$	12	0.85	31	1
卷积码	全帧伪随机交织	12	0.84	31	1
卷积码	短深度 $D = 16$	12	1	31	1

并具有与 19 个 BCH 子块直接对应的结构解释。两者缓存相同，软件处理时间差异很小。全帧伪随机置换虽覆盖相同跨度，但位置稳定性和平均 FER 均不足以替代两种规则结构方案。

对 300 bit 卷积码，配置选择需要区分性能与缓存目标。伪随机交织在 2% 高工作点获得最低平均 FER，但需要 256 bit 缓存； $D = 8$ 以 128 bit 缓存获得 44.73% 的平均 FER 下降，可作为缓存优先配置。 $D = 16$ 增加到 256 bit 缓存后未形成稳定增益，说明单纯增加深度的收益趋于不稳定。5% 条件下各配置 FER 接近饱和。

表 9.12: S7 工程配置建议

方案	建议配置	适用目标	证据边界
分块 BCH	行列 $R = 15$	性能优先	两档高工作点平均 FER 最低；仅限本章 200 bit 分块方案
分块 BCH	子块结构 $D = 19$	结构清晰备选	性能接近行列方案；不改变单块理论纠错能力
卷积码	短深度 $D = 8$	缓存优先	128 bit 缓存；与 Pseudo128 不是等跨度纯方法比较
卷积码	Pseudo128	2% 条件 FER 优先	256 bit 缓存；5% 条件下未形成低 FER 工作点

9.7 本章结论

本章在固定编码与译码方案下比较了 2% 和 5% 连续突发错误。对 200 bit 分块 BCH 方案，无交织时错误集中在较少的 15 bit 子块，单块多错误事件频繁；子块结构交织和

至 2，使更多子块落入 BCH(15,11,1) 原有单比特可纠正范围。两种规则结构交织的平均 FER 均由无交织的 1 降至 10^{-3} 以下，其中行列 $R = 15$ 为 7.63×10^{-4} 。

对 300 bit 卷积码，连续异常集中作用于相邻 trellis step 并改变局部路径度量竞争；交织将异常观测映射到更远的 trellis 位置。2% 条件下，10 dB 处 $D = 8$ 和伪随机交织的平均 FER 分别为 0.552654 和 0.448905，均低于无交织的 1；5% 条件下所有配置仍接近 FER 饱和。 $D = 8$ 与伪随机交织是不同跨度和缓存规模的工程配置， $D = 16$ 与伪随机交织才构成 128 trellis step 等跨度受控比较。增大 D 没有形成单调收益，交织也没有改变卷积码自由距离。

工程代价方面，BCH 规则结构交织需要 285 bit 缓存，卷积码 $D = 8$ 与伪随机交织分别需要 128 bit 和 256 bit 缓存。仅按正式展示条件加权的软件交织与去交织时间均远小于对应译码函数时间，但这些 CPU 测量不能替代物理链路时延。LDPC N640 只提供无交织、无突发 AWGN 近码率参考，能够支持高速编码方案的 AWGN 性能与软件实现对照。

第十章 综合方案推荐与结论

10.1 综合选型原则

信道编码方案应首先按业务类型分流。200 bit 与 300 bit 低速电文采用 BCH 候选，300 bit 高速电文采用卷积码或 LDPC 候选；三类编码承载的业务、发送长度和处理机制不同。在业务边界确定后，系统依次检查目标 FER 覆盖、实际发送长度与码率、实时处理和实现资源、信道适应性，最后决定是否配置交织。该顺序延续表4.4、表5.12、表5.13、表6.10和表6.11已经冻结的码族内部结论。

可靠性是进入后续比较的前置条件。方案若在规定信噪比范围内不能覆盖目标 FER，或在目标场景中形成明显错误平台，则不能仅凭较高码率或较短软件 CPU 时间成为主推荐。可靠性满足后，再比较 payload 之外的 tail、filler、shortening 和 puncturing 所形成的实际发送长度。实时性评价同时考虑首次输出、P95、最大观测软件时间、迭代上限、回溯深度和结构缓存；其中 CPU 时间只描述当前处理器、编译器和计时边界，不能直接等同于硬件时延。

信道适应性依据第 7 章的 AWGN、固定多径、固定频偏、线性时变频偏、已知短时遮挡和未知突发结果，近码率横向选择以表7.8为最高优先级证据。交织不是常驻模块，只在连续错误集中出现且已有正式试验支持时启用。表9.12所支持的 BCH 与卷积码配置均受第 9 章具体码型和突发比例约束，LDPC 则保持无交织。

表 10.1: 综合选型判据与证据来源

决策层级	工程问题	核心指标	主要证据章节	使用边界
业务	低速或高速、payload 长度	200/300 bit、业务接口	第 2、4-7 章	禁止跨业务统一排名
可靠性	是否覆盖目标工作点	FER、BER、错误平台	表4.4、7.8	未覆盖目标者不进入效率优选
传输效率	每帧实际占用多少符号	发送长度、实际码率、填充与打孔	表5.12、6.10	固定 E_s/N_0 与固定 E_b/N_0 不可混用
实时性	何时产生稳定输出	首输出、P95、最大观测、迭代与回溯	表5.13、8.10	软件 CPU 时间不等于物理链路时延
实现资源	译码与缓存是否可承受	状态数、图规模、存储、buffer	表8.10	不统一折算异构操作次数
信道适应性	非理想信道下是否保持覆盖	六类信道 FER 门限与损失	表7.8	仅适用于第 7 章规定模型
突发与交织	是否需要重排错误位置	平均/最坏 FER、跨度、缓存	表9.12	仅外推到已验证码型与突发比例

10.2 低速电文 BCH 综合推荐

200 bit 业务形成低复杂度、高可靠性和明显连续突发三条路线。资源受限且信道以分散错误为主时，推荐 $19 \times \text{BCH}(15, 11, 1)$ ：200 bit payload 补 9 bit 后形成 19 个 11 bit

子块，发送 285 bit，实际码率为 $200/285 \approx 0.701754$ ，采用综合校验查表译码。该路线结构短、查表路径直接，在当前软件实现中译码时间较低；代价是 AWGN 可靠性低于较长整块 BCH。

常规信道可靠性优先时，推荐缩短 BCH(511, 385)，发送 326 bit、 $t = 14$ ，实际码率为 $200/326 \approx 0.613497$ ，采用 BM 与 Chien 搜索。该配置以更多发送冗余和较高代数译码开销换取第 4 章正式 AWGN 结果中的较高可靠性。对明显连续突发，结论只适用于上述 200 bit 分块方案：性能优先采用行列交织 R15，结构组织优先可采用 D19；两者均缓存完整 285 coded bits。

300 bit 业务不新增交织路线。综合平衡主推荐缩短 BCH(511, 421)，发送 390 bit、 $t = 10$ ，实际码率 $300/390 \approx 0.769231$ ；可靠性优先采用缩短 BCH(511, 385)，发送 426 bit、 $t = 14$ ，实际码率 $300/426 \approx 0.704225$ 。两者均采用 BM 与 Chien 搜索，选择实质是 90 bit 与 126 bit 冗余之间的可靠性和发送占用取舍。

表 10.2: 低速 BCH 最终推荐矩阵

信息长度	目标/场景	主推荐	译码器/交织	发送长度	实际码率	主要依据	主要代价或边界
200	低复杂度	$19 \times \text{BCH}(15, 11, 1)$	查表/NONE	285	0.701754	短码与最低软件译码时间	AWGN 可靠性低于长整块方案
200	常规可靠性	缩短 BCH(511, 385), $t = 14$	BM+Chien/NONE	326	0.613497	第 4 章 AWGN 可靠性优先	冗余与代数译码开销较高
200	明显连续突发	分块 BCH	查表/R15, D19 备选	285	0.701754	表9.12	仅限 200 bit 分块方案，缓存 285 bit
300	综合平衡	缩短 BCH(511, 421), $t = 10$	BM+Chien/NONE	390	0.769231	表4.4	不含正式交织验证
300	可靠性优先	缩短 BCH(511, 385), $t = 14$	BM+Chien/NONE	426	0.704225	更强纠错能力	发送占用与译码开销增加

10.3 高速电文卷积码推荐

高速卷积码统一采用 300 bit 信息长度、约束长度 $K = 7$ 、八进制生成多项式 171/133、6 bit 零尾和 64 个状态。软判决 Viterbi 为性能主路线。表5.12显示，在 FER= 0.1 处，浮点软判决相对硬判决的 E_s/N_0 收益为 1.857–2.085 dB。

可靠性优先采用 1/2 母码、612 bit 发送和整块浮点软判决；吞吐优先采用约 3/4 打孔、408 bit 发送及 $W = 160, S = 25, D = 126$ ；时延优先采用约 2/3 打孔、459 bit 发送及 $W = 128, S = 25, D = 84$ ；存储优先和综合平衡均采用 1/2 母码与 $W = 96, S = 16, D = 70$ 。

连续时隙需要分批交付时，优先采用 50×6 组织。 50×6 、 100×3 和 150×2 产生相同最终码流，FER 与 BER 不因组织方式改变；选择 50×6 依据的是等待分布和 P95 输出时间，而不是更高可靠性。定点软信息实现优先采用 Q8，第 5 章在 FER= 0.1 处给出的相对浮点损失处于约 0.008 dB 以内量级，但系统性能基准仍以浮点软判决为准。

10.4 高速电文 LDPC 综合推荐

三种 BG2 QC-LDPC 短块配置均承载 300 bit payload，最大迭代次数为 32。N480 发送 480 bit、实际码率 0.6250，适用于传输效率优先；N560 发送 560 bit、实际码率 0.5357，其价值是接近 576 bit 目标的接口适配；N640 发送 640 bit、实际码率 0.46875，适用于

表 10.3: 卷积码系统级最终配置矩阵

工程目标	实际码率	发送长度	译码方式	W	S	D	时隙/软信息	选择理由与边界
可靠性优先	0.4902	612	整块浮点软 Viterbi	–	–	306	整帧/浮点	冗余充分；等待完整码字
吞吐优先	0.7353	408	滑窗软 Viterbi	160	25	126	连续/浮点	发送最短；仅在 FER 余量允许时使用
时延优先	0.6536	459	滑窗软 Viterbi	128	25	84	50×6 /浮点	较早分批输出；可靠性低于 1/2 母码
存储优先	0.4902	612	滑窗软 Viterbi	96	16	70	连续/浮点	覆盖既定 FER 门限且译码存储较低
综合平衡	0.4902	612	滑窗软 Viterbi	96	16	70	50×6 /Q8 优先	Q8 为实现配置，浮点仍是性能基准

可靠性和弱信号优先。归一化系数必须随码长配置：N480 和 N560 取 $\alpha = 0.95$ ，N640 取 $\alpha = 0.80$ 。

工程译码优先采用 layered NMS，BP 保留为性能参考。在第 8 章统一的 N560 对比中，NMS 相对 BP 的目标 FER 性能损失小于约 0.04 dB，同时当前软件处理时间显著下降；更广的第 6 章结果亦表明两者目标 FER 门限接近。该结论只说明当前算法、数据结构和软件环境下 NMS 具有更合适的实现取舍。

表 10.4: LDPC 最终推荐配置

目标	码长	实际码率	译码器	α	最大迭代	主要优势	主要代价与定位
传输效率	480	0.6250	layered NMS	0.95	32	LDPC 候选中发送最短	可靠性低于 N640
接口适配	560	0.5357	layered NMS	0.95	32	接近 576 bit 接口目标	非默认性能折中
可靠性/弱信号	640	0.46875	layered NMS	0.80	32	更完整的低 FER 覆盖	发送与校验图规模较大
性能参考	480/560/640	对应码率	layered BP	–	32	和积算法基准	当前软件时间明显高于 NMS

10.5 高速电文卷积码与 LDPC 场景化选择

近 2/3 组比较卷积码 R2/3（实际码率约 0.6536）与 LDPC N480（0.6250），属于近码率而非完全同码率比较。表 7.8 表明，在 AWGN、固定多径、固定频偏和线性时变频偏下，卷积码 R2/3 的绝对 FER 门限均更低，因而成为常规全帧信道主推荐；在已知 5% 短时遮挡下，N480 保持 FER=0.1 目标覆盖，而 CC 未形成相同覆盖，N480 转为该场景的主候选。未知 5% 突发干扰下，两者均未形成稳定低 FER 结果，当前无已验证的稳定低 FER 主方案。

近 1/2 组比较卷积码 R1/2（约 0.4902）与 LDPC N640（0.46875）。N640 在 AWGN、固定多径、固定频偏和线性时变频偏下具有更低绝对 FER 门限，并在已知 5% 遮挡下形成更完整的目标覆盖，可靠性和弱信号优先时应采用 N640。卷积码 R1/2 仍具有固定 64 状态、无需迭代、可滑窗和可分批输出等实时实现优势，适用于连续处理或可预测等待优先的系统。未知 5% 突发下，N640 只表现出有限 FER=0.1 覆盖且明显退化，卷积码未形成相同低 FER 覆盖，因此不把任一方案写成稳定主推荐。

表 10.5: 高速电文场景量化方案选择矩阵

目标码率组	信道场景	主推荐	备选	可靠性与实现依据	边界
近 2/3	AWGN/固定多径	CC R2/3 软 Viterbi	N480 NMS	CC 绝对 FER 门限更低, 固定 64 状态	近码率比较
近 2/3	固定/时变频偏	CC R2/3 软 Viterbi	N480 NMS	CC 绝对 FER 门限更低	依赖规定帧内相位轨迹
近 2/3	已知 5% 遮挡	N480 NMS	–	N480 保持 FER= 0.1 覆盖	受损位置已知
近 2/3	未知 5% 突发	无已验证稳定低 FER 主方案	–	两者均未形成稳定低 FER 结果	不能强行外推
近 1/2	AWGN/固定多径	N640 NMS	CC R1/2 软 Viterbi	N640 绝对 FER 门限更低	CC 适合实时连续处理
近 1/2	固定/时变频偏	N640 NMS	CC R1/2 软 Viterbi	N640 绝对 FER 门限更低	依赖规定帧内相位轨迹
近 1/2	已知 5% 遮挡	N640 NMS	–	N640 目标覆盖更完整	受损位置已知
近 1/2	未知 5% 突发	无已验证稳定低 FER 主方案	N640 性能参考	N640 仅有限 FER= 0.1 覆盖	两者均明显退化

10.6 译码、连续处理与交织配置

译码器与交织器必须同具体码型和业务条件联合选择。低复杂度 200 bit 分块 BCH 在分散错误下使用查表且不交织, 明显连续突发时配置 R15, D19 作为结构清晰的备选; 整块 BCH 采用 BM 与 Chien 搜索且不交织。卷积码常规链路采用软 Viterbi 并关闭交织, 需要连续输出时按目标选取表 10.3 中的滑窗和时隙参数。

卷积码在 2% 突发下可按资源切换: 缓存优先采用 D8, 跨度 64 trellis steps、缓存 128 coded bits; FER 优先采用伪随机交织, 跨度 128 trellis steps、缓存 256 coded bits。D8 与伪随机交织是不同资源规模的工程配置比较; 只有 D16 与伪随机交织构成相同 128 trellis-step 跨度和 256 coded-bit 缓存下的受控排列比较。5% 突发下全部正式卷积码交织配置仍接近 FER 饱和, 当前未形成满足低 FER 要求的稳定配置。LDPC 始终采用 NONE interleaver 与 NMS。

表 10.6: 译码与交织联合配置

编码方案	常规译码	连续处理	突发配置	结构缓存/bit	适用条件	禁止外推范围
200 bit 分块 BCH	查表	整帧	R15 主、D19 备选	285	明显 2%/5% 连续突发	不扩展到整块或 300 bit BCH
整块 BCH	BM+Chien	整帧	NONE	0	常规分散错误	无正式交织结论
卷积码常规	浮点软 Viterbi, 硬判决备选	滑窗/50 × 6	NONE	0	常规信道与连续输出	参数按具体码率选择
卷积码 2% 突发	软 Viterbi	整帧	D8/缓存优先	128	64 trellis-step 跨度	与伪随机交织非等资源比较
卷积码 2% 突发	软 Viterbi	整帧	伪随机交织/FER 优先	256	128 trellis-step 跨度	5% 下无稳定低 FER 恢复
LDPC	layered NMS, BP 参考	码块迭代	NONE	0	已验证无突发及第 7 章信道	第 9 章不支持突发性能推断

10.7 最终推荐方案

低速业务先按信息比特和复杂度、可靠性或突发目标选择 BCH; 高速业务先按目标码率组与信道场景选择 CC 或 LDPC, 再叠加译码、连续组织与交织配置。高速吞吐优先可采用 CC 约 3/4 与 $W = 160, S = 25, D = 126$ 。

10.8 全文主要结论

本项目形成以下结论。

第一, 低速与高速业务不能使用统一编码方案。低速电文更适合按固定短消息组织

表 10.7: 最终方案总表

业务	信息比特	主要目标/场景	推荐编码	码率/长度	译码与连续组织	交织	备选	适用边界
低速	200	低复杂度	19×BCH(15,11,1)	0.701754/285	查表/整帧	NONE	—	分散错误
低速	200	常规可靠性	BCH(511,385)	0.613497/326	BM+Chien/整帧	NONE	—	发送与计算开销增加
低速	200	明显连续突发	分块 BCH	0.701754/285	查表/整帧	R15	D19	仅限已验证分块码型
低速	300	综合平衡	BCH(511,421)	0.769231/390	BM+Chien/整帧	NONE	—	无正式交织配置
低速	300	可靠性优先	BCH(511,385)	0.704225/426	BM+Chien/整帧	NONE	BCH(511,421)	更长发送占用
高速	300	近 2/3 常规信道	卷积码 R2/3	0.6536/459	软 Viterbi, $W128/S25/D84$	NONE	N480	近码率比较
高速	300	近 2/3 已知遮挡	LDPC N480	0.6250/480	NMS, $\alpha = 0.95$	NONE	—	受损位置已知
高速	300	近 1/2 可靠性	LDPC N640	0.46875/640	NMS, $\alpha = 0.80$	NONE	卷积码 R1/2	迭代与图规模较大
高速	300	连续处理/等待可预测	卷积码 R1/2	0.4902/612	软 Viterbi, $W96/S16/D70, 50 \times 6$	NONE	N640	可靠性边界需复核
高速	300	吞吐优先	卷积码 R3/4	0.7353/408	软 Viterbi, $W160/S25/D126$	NONE	卷积码 R2/3	仅在 FER 余量允许时
高速	300	2% 突发	卷积码按既定码率	对应码率/长度	软 Viterbi	Pseudo128 或 D8	—	FER 优先或缓存优先
高速	300	未知 5% 强突发	无已验证稳定低 FER 主方案	—	—	—	—	需增强链路机制

BCH，高速电文则需要在连续处理卷积码和短块 LDPC 之间按目标码率与信道条件切换。

第二，BCH 形成两条互补路线：短分组方案以查表译码获得较低实现复杂度，较长整块缩短方案以 BM 和 Chien 搜索获得更高常规信道可靠性。对已验证的 200 bit 分块方案，规则结构交织能显著改善集中突发错误，但该结论不属于所有 BCH 结构的固有属性。

第三，卷积码的核心工程价值是固定 64 状态、母码与打孔共用网格、可滑窗处理及按时隙分批输出。软判决应作为性能主路线，Q8(量化的值为 8) 可作为当前定点实现优先配置。

第四，LDPC N640 以较低实际码率和更大校验图换取更完整的低 FER 覆盖，适合近 1/2 可靠性和弱信号优先场景；N480 侧重传输效率，N560 主要承担特定长度接口适配。

第五，NMS 成为当前 LDPC 工程主译码器的原因，是在接近 BP 可靠性的同时显著降低当前软件处理时间；BP 仍是必要的性能参考。

第六，高速近 2/3 和近 1/2 不能统一采用同一码族。常规全帧信道的近 2/3 组偏向 CC R2/3，已知短时遮挡可切换 N480；近 1/2 可靠性优先偏向 N640，连续输出与可预测等待优先可选择卷积码 R1/2。

第七，交织改变的是错误在码字中的空间分布，不改变码本及其冗余。200 bit 分块 BCH 在已验证突发条件下收益明确，卷积码在 2% 突发下可按 FER 或缓存选择配置。

附录 A 完整参数表

本附录列出已经由 Common 文档、源码和任务审计材料确认的公共参数。BCH 参数已随第 4 章冻结；CC、LDPC 及后续任务仍在对应章节完成证据审计后补充，不用规划值代替正式配置。

A.1 Common 长度与码率字段

表 A.1: Common 长度、附加位和码率参数

字段	冻结值或类型	含义
payloadLength	200 或 300 bit	原始有效 payload 长度
codecInputLength	任务确定	编码器实际输入长度
encodedLength	正整数，不超过任务约束	Common 码率分母
transmittedLength	正整数，任务扩展输出	实际进入 BPSK 和信道的长度
filler/crc/tailLength	非负整数	不增加 payload 码率分子
打孔/缩短长度	非负整数	分别记录打孔和缩短规模
codeRate	$K_{\text{payload}}/N_{\text{encoded}}$	由 computeCodeRate 计算
maxCodeBlockLength	1000 bit	教师要求和 Common 配置的单块上限

A.2 Common 调制、噪声与停止参数

A.3 Pool、Schema 和时延字段

基础结果字段包括实验身份、payload/encoded 长度、codeRate、Eb/N0、SNR 索引、处理帧数、payload 总比特、错误计数、成功帧、BER、FER、successRate、基础时延、stopReason、pool ID 和 configHash。transmittedLength、误纠、声明成功率、置信区间、零错误标志、迭代次数、复杂度和交织参数由任务 Schema 扩展。

Common 基础时延覆盖 encode、channel、decode、recovery 和 total 阶段的平均时间，并保存 decode 与 total 的最大观测时间。identity pipeline 的前两项包含 payload 或噪声生成/池读取，不能直接解释为排除 I/O 的纯编码和纯信道算法时间。

表 A.2: Common 基础仿真参数

参数	冻结值	说明
BPSK mapping	$0 \mapsto +1, 1 \mapsto -1$	实值离散符号模型
SNR input	Eb/N0 in dB	<code>computeAwgnSigma</code> 输入
AWGN sigma	$\sqrt{1/(2R10^{\text{EbN0dB}/10})}$	返回标准差
hard decision	$y \geq 0 \mapsto 0; y < 0 \mapsto 1$	零点判 0
LLR	$2y/\sigma^2$	正值倾向 bit 0
masterNoiseSeed	uint64	标准高斯主种子
noiseGroupId	uint64, 默认 0	公平对比组身份
noisePolicyVersion	1	当前噪声策略版本
NoiseKey	seed、group、frame、symbol、不包含 snrIndex version	
formal minFrames	5000	达到前不按目标错误数停止
formal targetFrameErrors	200	达到最小帧数后生效
formal maxFrames	50000	优先级最高的上限判断

表 A.3: Common pool 及结果身份参数

项目	冻结值	说明
Frame Pool schema	manifest v2	完整标识为 common03 frame pool manifest v2; packed bits, LSB-first
Frame generator	splitmix64_payload_v2	payloadPolicyVersion=1
Frame shard size	默认 1000 帧	单片 SHA-256 和 overall hash
Noise Pool schema	manifest v1	完整标识为 common04 noise pool manifest v1; float64 little-endian
Noise generator	splitmix64_box_muller_v1	保存未缩放标准高斯样本
Noise shard size	默认 1000 帧	版本化头、分片 SHA-256
Checkpoint schema	common04.checkpoint.v1	保存身份、进度、计数和累计时间
Result schema	common04.result_summary.v1	基础 SummaryRow
Metadata schema	common04.metadata.v1	createdTime 仅用于运行时元数据
Config hash	SHA-256 canonical config	排除时间和临时路径

A.4 BCH 母码与长度适配参数

表 A.4: BCH 正式方案的完整长度参数

方案	K_p	母码 n	母码 k	t	子块	填充/缩短	输出/说明
K200_S15	200	15	11	1	19	填充 9	285, 逐块查表
K200_M255K207	200	255	207	6	1	缩短 7	248, GF(2 ⁸)
K200_M511K421	200	511	421	10	1	缩短 221	290, GF(2 ⁹)
K200_M511K385	200	511	385	14	1	缩短 185	326, GF(2 ⁹)
K300_S15	300	15	11	1	28	填充 8	420, 逐块查表
K300_M255K207	300	255	207	6	2	每块缩短 57	396, 每块 150 bit
K300_M511K421	300	511	421	10	1	缩短 121	390, GF(2 ⁹)
K300_M511K385	300	511	385	14	1	缩短 85	426, GF(2 ⁹)

BCH(511,421) 与 BCH(511,385) 使用本原多项式表示 0x211; 实际码率均按 payload 除以输出长度计算。300 bit 的 BCH(255,207) 方案是两个独立缩短块, 不应误写为一个

396 bit 母码。

A.5 LDPC 正式参数

表 A.5: LDPC 正式配置摘要

输入	BG	实际码长	Z_c	$k_b/n_b/m_b$	填充位	码率	最大迭代	NMS α	信噪比
300 bit	2	480	48	8/10/2	84	0.6250	32	0.95	$E_s/N_0 = -5 \sim 10$ dB
300 bit	2	560 (目标 576)	56	8/10/2	148	0.5357	32	0.95	$E_s/N_0 = -5 \sim 10$ dB
300 bit	2	640	40	8/16/8	20	0.4688	32	0.80	$E_s/N_0 = -5 \sim 10$ dB

表中 α 为大规模性能仿真使用的归一化因子。归一化因子对 FER、迭代次数、软件译码时间和错误合法码字率的影响见第[六](#)章。

附录 B 补充结果图

本附录补充正文未采用、但能提供独立信息的 BER 曲线。所有曲线均来自正式 CSV，横轴采用 E_s/N_0 ；零观测错误不替换为人为非零值。

B.1 BCH 在 AWGN 下的 BER




图 B.1: 200 bit 电文的 AWGN 比特错误率

B.2 卷积码时隙组织的 BER

第[五](#)章正文以 300 bit 电文是否完整交付为主，保留硬、软判决 FER 图；对应 BER 组合图置于本附录，用于观察错误比特密度而不重复扩张正文。




图 B.2: 300 bit 电文的 AWGN 比特错误率




图 B.3: 不同电文组织的硬判决比特错误率




图 B.4: 不同电文组织的浮点软判决比特错误率