

# 计算机系统结构实验 Lab5实验报告

- 姓名：夏鸿驰
- 学号：520021910965
- 日期：2022年4月26日

## 目录

1. 实验概述
  - 1.1 实验名称
  - 1.2 实验目的
2. 实验步骤
  - 2.1 构建调试MIPS-9指令CPU
  - 2.2 构建调试MIPS-16指令CPU
3. 实验心得
  - 3.1 实验重难点
  - 3.2 实验感想
4. 参考资料

## 1. 实验概述

### 1.1 实验名称

- 简单的类 MIPS 单周期处理器的实现 – 整体调试

### 1.2 实验目的

1. 理解简单的类 MIPS 单周期处理器的工作原理(即几类基本指令执行时所需的数据通路和与之对应的控制线路及其各部件间的互联定义、逻辑选择关系)
2. 完成简单的类 MIPS 单周期处理器
  - 9 条 MIPS 指令(lw, sw, beq, add, sub, and, or, slt, j) CPU 的**实现与调试**
  - 拓展至 16 条指令(增加 addi, andi, ori, sll, srl, jal, jr) CPU 的**设计、实现与调试**

## 2. 实验步骤

### 2.1 构建调试MIPS-9指令CPU

#### 2.2.1 构建各单元模块文件

- 首先将lab3,lab4中构建成功的ALU,ALUCtr,Ctr,DataMemory,Registers,SignExt加载进入新创建的lab5工程文件。
- 创建新模块文件InstrMemory.v,作为指令内存使用，输入以下代码：

```
1 module InstrMemory(  
2     input [31:0] Address,  
3     output [31:0] ReadInstr  
4 );  
5     reg [31:0] MemFile[0:31];  
6     reg [31:0] rd;  
7     always @ (Address)
```

```

8      begin
9          rd = MemFile[Address>>2];
10     end
11
12     assign ReadInstr = rd;
13
14 endmodule

```

其中MemFile即为指令内存本体。

注意到MIPS指令均为等长的4字节，所以用32bit连续储存，并且在用PC访问的时候自动对齐字节：  
Address>>2。

- 创建新模块文件PC.v，作为PC使用,输入以下代码:

```

1  module PC(
2      input [31:0] NextPC,
3      input Clk,
4      input reset,
5      output [31:0] CurPC
6  );
7      reg [31:0] PCReg;
8
9
10     always @ (posedge Clk)
11     begin
12         PCReg = NextPC;
13     end
14     assign CurPC = PCReg;
15
16     always @ (posedge reset)
17     begin
18         PCReg = 0;
19     end
20 endmodule

```

其中NextPC是下个时钟周期更新的PC,Clk为时钟信号,reset为重置信号用于初始化。  
输出CurPC即为当前指令对应的PC值。

- 至此，所有在MIPS-9指令实现中所需的模块文件全部构建完成。

## 2.2.2 各模块文件的实例化与连接组装

- 首先，先创建Top.v用于作为顶层模块文件  
定义其输入输出端口如下:

```

1  module Top(
2      input reset,
3      input Clk
4  );

```

reset用于初始化信号，Clk为CPU总时钟信号。

- 其次，先定义模块实例化所需的信号线，再实例化各个模块
  - PC模块:

```

1 //PC
2 wire [31:0] NextPC;
3 wire [31:0] CurPC;
4 PC PC(
5     .NextPC(NextPC),
6     .Clk(Clk),
7     .reset(reset),
8     .CurPC(CurPC)
9 );

```

定义NextPC和CurPC两条wire即可。

加入Clk,reset即可实例化PC。

- InstrMemory模块:

```

1 //InstrMemory
2 wire [31:0] InstrAddress;
3 wire [31:0] Instr;
4 InstrMemory InstrMemory(
5     .Address(InstrAddress),
6     .ReadInstr(Instr)
7 );

```

定义变量名称即为其用途，不多解释

- Ctr主控制模块:

```

1 //Ctr
2 wire RegDst;
3 wire ALUSrc;
4 wire MemToReg;
5 wire RegWrite;
6 wire MemRead;
7 wire MemWrite;
8 wire Branch;
9 wire [1:0] ALUOp;
10 wire Jump;
11 Ctr Ctr(
12     .OpCode(Instr[31:26]),
13     .RegDst(RegDst),
14     .ALUSrc(ALUSrc),
15     .MemToReg(MemToReg),
16     .RegWrite(RegWrite),
17     .MemRead(MemRead),
18     .MemWrite(MemWrite),
19     .Branch(Branch),
20     .ALUOp(ALUOp),
21     .Jump(Jump)
22 );

```

定义各个输出的控制信号线，变量名称即为其用途。

利用在InstrMemory取得的Instr的slice[31:26]来直接作为Opcode实例化Ctr。

- Registers寄存器文件模块:

```

1 //Registers

```

```

2 | wire [25:21] readReg1;
3 | wire [20:16] readReg2;
4 | wire [4:0] writeReg;
5 | wire [31:0] writeData;
6 | wire [31:0] readData1;
7 | wire [31:0] readData2;
8 | Registers Registers(
9 |     .Clk(Clk),
10 |     .readReg1(readReg1),
11 |     .readReg2(readReg2),
12 |     .writeReg(writeReg),
13 |     .writeData(writeData),
14 |     .regWrite(RegWrite),
15 |     .reset(reset),
16 |     .readData1(readData1),
17 |     .readData2(readData2)
18 | );

```

加入时钟信号Clk和reset信号，并定义各读写端口及控制信号（定义类型意义同lab4中一致，不再赘述）。

加入实例化即可。

- SignExt符号拓展模块:

```

1 | //SignExt
2 | wire [31:0] SignExtImm;
3 | SignExt SignExt(
4 |     .Instr(Instr[15:0]),
5 |     .Data(SignExtImm)
6 | );

```

符号拓展型指令的Instr[15:0]，故直接使用其作为实例化即可。

输出为SignExtImm。

- ALUCtr模块:

```

1 | //ALUCtr
2 | wire [3:0] aluCtr;
3 | ALUCtr ALUCtr(
4 |     .ALUOp(ALUOp),
5 |     .Funct(Instr[5:0]),
6 |     .ALUCtr(aluCtr)
7 | );

```

ALUCtr利用Funct位Instr[5:0]和之前得到的ALUOp进行二阶译码控制，加入实例化即可。

- ALU模块:

```

1 //ALU
2 wire [31:0] input1;
3 wire [31:0] input2;
4 wire zero;
5 wire [31:0] ALURes;
6 ALU ALU(
7     .input1(input1),
8     .input2(input2),
9     .ALUCtr(aluCtr),
10    .zero(zero),
11    .ALURes(ALURes)
12 );

```

实例化所需的aluCtr由ALUCtr输出，其他自己定义信号线，再实例化即可。

- DataMemory模块:

```

1 //DataMemory
2 wire [31:0] DataAddress;
3 wire [31:0] WriteData;
4 wire [31:0] ReadData;
5 DataMemory DataMemory(
6     .Clk(Clk),
7     .Address(DataAddress),
8     .WriteData(WriteData),
9     .MemWrite(MemWrite),
10    .MemRead(MemRead),
11    .ReadData(ReadData)
12 );

```

利用产生的控制信号MemWrite，MemRead和时钟信号Clk并自定义其他剩余所需信号线即可。

- **至此，已经完成了所有模块的实例化，注意到模块实例化input所用的其他模块的output对应的wire其实就是相当于连接了两个模块的组合逻辑，但现在还剩余许多组合逻辑信号尚未连接设计，所以继续进行第三步。**
- 最后，按照组合逻辑发生的时间顺序和功能不同进行完整的连接。
  - IF阶段:

```

1 //IF
2 assign InstrAddress = CurPC;
3 //IF-PC
4 wire [31:0] NextSeqPC;
5 assign NextSeqPC = CurPC + 4;

```

- 将CurPC与InstrAddress连接，即用当前PC值取指令。
- 计算下一个顺序执行的指令地址NextSeqPC。

- ID阶段:

```

1 //ID
2 assign readReg1 = Instr[25:21];
3 assign readReg2 = Instr[20:16];
4 //ID-PC
5 wire [31:0] JumpAddr;
6 assign JumpAddr[27:0] = Instr[25:0] << 2;
7 assign JumpAddr[31:28] = NextSeqPC[31:28];
8 wire [31:0] BranchAddr;
9 assign BranchAddr = NextSeqPC + (SignExtImm << 2);

```

- 先不考虑具体指令类型，做统一的工作，再用MUX选择即是。
  - 分别将Instr[25:21](rs位)和Instr[20:16](rt位)与寄存器文件的readReg1和readReg2进行连接，即读取rs和rt。
  - 计算JumpAddr：将Instr[25:0] << 2与NextSeqPC[31:28]连接即可。
  - 计算BranchAddr：将NextSeqPC(PC+4)和SignExtImm << 2相加即可。
- EX阶段：

```

1 //EX
2 assign input1 = readData1;
3 assign input2 = ALUSrc? SignExtImm:readData2;
4 wire [31:0] PreNextPC;
5 assign PreNextPC = (Branch&&zero)? BranchAddr:NextSeqPC;
6 assign NextPC = Jump? JumpAddr:PreNextPC;

```

- ALU不论指令如何均用readData1(rs)作为input1，连接即可。
  - 根据ALUSrc选择SignExtImm或readData2(rt)作为input2，简单的实现MUX选择即可。
  - 根据ALU计算结果zero和Ctr译码结果Branch决定是否选择分支（条件：Branch&&zero），简单的实现MUX选择即可。
  - 根据Ctr译码结果Jump决定是否进行无条件跳转，简单的实现MUX选择即可。
- MEM阶段：

```

1 //MEM
2 assign DataAddress = ALURes;
3 assign WriteData = readData2;

```

- 将DataAddress与ALURes相连，并由MemRead决定是否读数据内存地址DataAddress。
  - 将readData2与WriteData相连，并由MemWrite决定是否写修改数据内存地址DataAddress。
- WB阶段：

```

1 //WB
2 assign writeData = MemToReg? ReadData:ALURes;
3 assign writeReg = RegDst? Instr[15:11]:Instr[20:16];

```

- 根据Ctr产生的信号MemToReg选择写回内存读出的数据ReadData还是ALU计算结果ALURes。
  - 根据Ctr产生的信号RegDst选择写回rt还是rd。
  - 当然前提是Ctr产生的信号RegWrite=1才会启动寄存器写。
- 至此，已经完成了MIPS-9指令的所有设计实现工作，接下来仿真验证即可。

### 2.2.3 MIPS-9指令CPU的仿真验证

- 首先，先设计测试集，覆盖9条指令，如下：
  - 汇编代码：

```

1 lw $1,12($0) //测试lw,从地址12出读数据进寄存器$1
2 lw $2,17($0) //测试lw,从地址17出读数据进寄存器$2
3 add $3,$1,$2 //测试add
4 sub $4,$1,$3 //测试sub
5 and $5,$2,$3 //测试and
6 or $6,$4,$5 //测试or
7 slt $7,$1,$2 //测试slt
8 slt $8,$2,$1
9 beq $1,$2,$1 //测试beq 此处不应跳转 导致$9被赋值
10 add $9,$0,$1
11 beq $1,$1,$1 //测试beq 此处应跳转 导致$10被复制1次,为$1的值
12 add $10,$0,$2
13 add $10,$0,$1
14 sw $5,-4($2) //测试sw及SignExt功能是否正常 若正常则M[0]被赋值$1
15 j 19 //测试j 若成功则$11未被更新
16 or $11,$0,$1
17 or $11,$0,$1
18 or $11,$0,$1
19 or $11,$0,$1
20 or $12,$0,$1

```

- 对应的MIPS机器代码:

1	100011000000000010000000000001100
2	1000110000000000100000000000010001
3	0000000000010001100001100000100000
4	0000000000010001100110000000100010
5	000000000010000110010100000100100
6	0000000001000010100111000000100101
7	00000000000100011000111100000101010
8	0000000000100000101000000000101010
9	0001000000100010000000000000000001
10	00000000000000000000101001100000100000
11	00010000001000010000000000000000001
12	00000000000000000100101000000100000
13	00000000000000000010101000000100000
14	101011000100010111111111111111100
15	00001000000000000000000000000000010011
16	000000000000000000101011100000100101
17	000000000000000000101011100000100101
18	000000000000000000101011100000100101
19	000000000000000000101011100000100101
20	00000000000000000010110000000100101

- 设计的数据内存:

[illegible]

```

5  00000000000000000000000000000000
6  00000000000000000000000000000000
7  00000000000000000000000000000000
8  00000000000000000000000000000000
9  00000000000000000000000000000000
10 00000000000000000000000000000000
11 00000000000000000000000000000000
12 00000000000000000000000000000000
13 000000000000000000000000000000011
14 00000000000000000000000000000000
15 00000000000000000000000000000000
16 00000000000000000000000000000000
17 00000000000000000000000000000000
18 0000000000000000000000000000000100
19 00000000000000000000000000000000
20 00000000000000000000000000000000
21 00000000000000000000000000000000

```

- 其次，创建激励文件如下：

```


1  module Top_tb(
2
3      );
4      reg clk;
5      reg reset;
6      Top Top(
7          .clk(clk),
8          .reset(reset)
9      );
10
11     always #20 if($time>=200) clk = !clk;
12     initial begin
13         clk = 1;
14         reset = 0;
15         $readmemb("Instruction.txt",Top.InstrMemory.MemFile);
16         $readmemb("Data.txt",Top.DataMemory.MemFile);
17         #100;
18         reset = 1;
19         #80;
20         reset = 0;
21         #20;
22     end
23 endmodule

```


- 首先实例化Top
- 再设置时钟周期为40ns
- 用前200ns进行reset初始化及读取指令内存和数据内存的数据
- 开始运行仿真
- 最后，得到Registers和DataMemory波形如下：



- Registers:



- DataMemory:



- 不难验证，得到的结果与预期一致，MIPS-9指令CPU构建成功!

## 2.2 构建调试MIPS-16指令CPU

### 2.2.1 创建新模块文件，修改现有模块文件

- 为了实现MIPS-16指令集，需要添加ZeroExt.v，作为零拓展模块，具体代码如下：

```

1 module ZeroExt(
2     input [15:0] Instr,
3     output [31:0] Data
4 );
5     assign Data[31:0] = Instr[15:0];
6 endmodule

```

- MIPS-16需要更加强大的译码能力，需要修改Ctr,ALUCtr部分信号及相关实现，如下：

- Ctr.v文件更新:

```
1  module Ctr(  
2      input [5:0] OpCode,  
3      output [1:0] RegDst, //new 00-rt 01-rd 10-31(for jal)  
4      output [1:0] ALUSrc1, //new 00-rs 01-rt 10-pc  
5      output [1:0] ALUSrc2, //new 00-rt 01-signext 10-zeroext 11-8  
6      output MemToReg,  
7      output RegWrite,  
8      output MemRead,  
9      output MemWrite,  
10     output Branch,  
11     output [2:0] ALUOp, //new 000-add 001-sub 010-Rtype 011-and  
100-or  
12     output Jump  
13 );  
14  
15     reg [1:0] regDst;  
16     reg [1:0] aluSrc1;  
17     reg [1:0] aluSrc2;  
18     reg memtoReg;  
19     reg regWrite;  
20     reg memRead;  
21     reg memWrite;  
22     reg branch;  
23     reg [2:0] aluOp;  
24     reg jump;  
25  
26     always @ (OpCode)  
27     begin  
28         case(OpCode)  
29             6'b000000: //R type  
30                 begin  
31                     regDst = 2'b01;  
32                     aluSrc1 = 2'b00;  
33                     aluSrc2 = 2'b00;  
34                     memtoReg = 0;  
35                     regWrite = 1;  
36                     memRead = 0;  
37                     memWrite = 0;  
38                     branch = 0;  
39                     aluOp = 3'b010;  
40                     jump = 0;  
41                 end  
42  
43             6'b100011: //lw  
44                 begin  
45                     regDst = 2'b00;  
46                     aluSrc1 = 2'b00;  
47                     aluSrc2 = 2'b01;  
48                     memtoReg = 1;  
49                     regWrite = 1;  
50                     memRead = 1;  
51                     memWrite = 0;  
52                     branch = 0;  
53                     aluOp = 3'b000;  
54                     jump = 0;
```

```

55         end
56
57         6'b101011: //sw
58         begin
59             regDst = 2'b00;
60             aluSrc1 = 2'b00;
61             aluSrc2 = 2'b01;
62             memtoReg = 0;
63             regWrite = 0;
64             memRead = 0;
65             memWrite = 1;
66             branch = 0;
67             aluop = 3'b000;
68             jump = 0;
69         end
70
71         6'b000100: //beq
72         begin
73             regDst = 0;
74             aluSrc1 = 2'b00;
75             aluSrc2 = 2'b00;
76             memtoReg = 0;
77             regWrite = 0;
78             memRead = 0;
79             memWrite = 0;
80             branch = 1;
81             aluop = 3'b001;
82             jump = 0;
83         end
84
85         6'b000010: //j
86         begin
87             regDst = 0;
88             aluSrc1 = 0;
89             aluSrc2 = 0;
90             memtoReg = 0;
91             regWrite = 0;
92             memRead = 0;
93             memWrite = 0;
94             branch = 0;
95             aluop = 2'b000;
96             jump = 1;
97         end
98
99         6'b001000://addi
100        begin
101            regDst = 2'b00;
102            aluSrc1 = 2'b00;
103            aluSrc2 = 2'b01;
104            memtoReg = 0;
105            regWrite = 1;
106            memRead = 0;
107            memWrite = 0;
108            branch = 0;
109            aluop = 3'b000;
110            jump = 0;
111        end
112

```

```

113         6'b001100://andi
114         begin
115             regDst = 2'b00;
116             aluSrc1 = 2'b00;
117             aluSrc2 = 2'b10;
118             memtoReg = 0;
119             regWrite = 1;
120             memRead = 0;
121             memWrite = 0;
122             branch = 0;
123             aluOp = 3'b011;
124             jump = 0;
125         end
126
127         6'b001101://ori
128         begin
129             regDst = 2'b00;
130             aluSrc1 = 2'b00;
131             aluSrc2 = 2'b10;
132             memtoReg = 0;
133             regWrite = 1;
134             memRead = 0;
135             memWrite = 0;
136             branch = 0;
137             aluOp = 3'b100;
138             jump = 0;
139         end
140
141         6'b000011://jal
142         begin
143             regDst = 2'b10;
144             aluSrc1 = 2'b10;
145             aluSrc2 = 2'b11;
146             memtoReg = 0;
147             regWrite = 1;
148             memRead = 0;
149             memWrite = 0;
150             branch = 0;
151             aluOp = 3'b000;
152             jump = 1;
153         end
154
155         default:
156         begin
157             regDst = 0;
158             aluSrc1 = 0;
159             aluSrc2 = 0;
160             memtoReg = 0;
161             regWrite = 0;
162             memRead = 0;
163             memWrite = 0;
164             branch = 0;
165             aluOp = 0;
166             jump = 0;
167         end
168     endcase
169 end
170

```

```

171 assign RegDst = regDst;
172 assign ALUSrc1 = aluSrc1;
173 assign ALUSrc2 = aluSrc2;
174 assign MemToReg = memtoReg;
175 assign RegWrite = regWrite;
176 assign MemRead = memRead;
177 assign MemWrite = memWrite;
178 assign Branch = branch;
179 assign ALUOp = aluOp;
180 assign Jump = jump;
181
182 endmodule

```

■ 其中需注意到:

```

1 output [1:0] RegDst, //new 00-rt 01-rd 10-31(for jal)
2 output [1:0] ALUSrc1, //new 00-rs 01-rt 10-pc(for jal)
3 output [1:0] ALUSrc2, //new 00-rt 01-signext 10-zeroext(for andi,ori)
  11-8(for jal)
4 output [2:0] ALUOp, //new 000-add 001-sub 010-Rtype 011-and 100-
  or(new for ori)

```

四行为更新的控制信号，注释内有其详细用法。

可见jal和ori,andi的加入使控制信号RegDst,ALUSrc,ALUOp必须增加bit长度。

○ ALUCtr.v文件更新如下:

```

1 module ALUCtr(
2     input [2:0] ALUOp,
3     input [5:0] Funct,
4     output [3:0] ALUCtr,
5     output jr,
6     output shift
7 );
8     reg [3:0] aluCtr;
9     reg JR;
10    reg SHIFT;
11    always @ (ALUOp or Funct)
12    begin
13        casex ({ALUOp, Funct})
14            9'b000xxxxxx: begin
15                aluCtr = 4'b0010;//add
16                JR = 0;
17                SHIFT = 0;
18            end
19            9'b001xxxxxx: begin
20                aluCtr = 4'b0110;//sub
21                JR = 0;
22                SHIFT = 0;
23            end
24            9'b011xxxxxx: begin
25                aluCtr = 4'b0000;//and
26                JR = 0;
27                SHIFT = 0;
28            end
29            9'b100xxxxxx: begin
30                aluCtr = 4'b0001;//or

```

```

31         JR = 0;
32         SHIFT = 0;
33     end
34     //R-type
35     9'b010100000: begin
36         aluCtr = 4'b0010;//add
37         JR = 0;
38         SHIFT = 0;
39     end
40     9'b010100010: begin
41         aluCtr = 4'b0110;//sub
42         JR = 0;
43         SHIFT = 0;
44     end
45     9'b010100100: begin
46         aluCtr = 4'b0000;//and
47         JR = 0;
48         SHIFT = 0;
49     end
50     9'b010100101: begin
51         aluCtr = 4'b0001;//or
52         JR = 0;
53         SHIFT = 0;
54     end
55     9'b010101010: begin
56         aluCtr = 4'b0111;//slt
57         JR = 0;
58         SHIFT = 0;
59     end
60     9'b010100111: begin
61         aluCtr = 4'b1100;//nor
62         JR = 0;
63         SHIFT = 0;
64     end
65     9'b010000000: begin
66         aluCtr = 4'b0011;//sll
67         JR = 0;
68         SHIFT = 1;
69     end
70     9'b010000010: begin
71         aluCtr = 4'b0100;//srl
72         JR = 0;
73         SHIFT = 1;
74     end
75     9'b010001000: begin
76         aluCtr = 4'b1000;//jr
77         JR = 1;
78         SHIFT = 0;
79     end
80     default: aluCtr = 4'b0000;
81 endcase
82 end
83 assign ALUctr = aluCtr;
84 assign jr = JR;
85 assign shift = SHIFT;
86 endmodule

```

值得注意的是ALUOp增长为3bit,输出信号增加了jr和shift, 目的是:

- ALUOp适配更新的Ctr.v
  - jr和shift的出现缘由在jr/sll/srl为R-Type指令, 但是其的控制信号和之前的R-Type指令有不同, 需要修正之前产生的控制信号的用途, 如下:
- ALUSrc1控制ALU-input1

```
1      always @(ALUSrc1 or shift or readData1 or readData2 or CurPC)
2      begin
3          case (ALUSrc1)
4              2'b00: begin
5                  if(!shift) input1 = readData1; //此处shift对R-Type的
6                  通用控制信号进行修正
7                  else input1 = readData2;
8              end
9              2'b01: input1 = readData2;
10             2'b10: input1 = CurPC;
11             default: input1 = 0;
12         endcase
13     end
```

- ALUSrc2控制ALU-input2

```
1      always @(ALUSrc2 or shift or readData2 or SignExtImm or
2      ZeroExtImm or Instr) begin
3          case (ALUSrc2)
4              2'b00: begin
5                  if(!shift) input2 = readData2; //此处shift对R-Type的
6                  通用控制信号进行修正
7                  else input2 = Instr[10:6];
8              end
9              2'b01: input2 = SignExtImm;
10             2'b10: input2 = ZeroExtImm;
11             2'b11: input2 = 8;
12             default: input2 = 0;
13         endcase
14     end
```

- jr控制新加入的指令jr的实现

```
1      wire [31:0] PreNextPC1;
2      assign PreNextPC1 = (Branch&&zero)? BranchAddr:NextSeqPC;
3      wire [31:0] PreNextPC2;
4      assign PreNextPC2 = jr? readData1:PreNextPC1;
5      assign NextPC = Jump? JumpAddr:PreNextPC2;
```

- RegDst由于加入的jr需要做如下更新

```

1  always @(RegDst or Instr) begin
2      case (RegDst)
3          2'b00: writeReg = Instr[20:16];
4          2'b01: writeReg = Instr[15:11];
5          2'b10: writeReg = 5'b11111;
6          default: writeReg = 0;
7      endcase
8  end

```

- 在Registers.v中，因为jr的加入需要做如下更新:

```

1  module Registers(
2      input Clk,
3      input [25:21] readReg1,
4      input [20:16] readReg2,
5      input [4:0] writeReg,
6      input [31:0] writeData,
7      input regwrite,
8      input jr,
9      //此处加入了jr信号，用于R-Type指令一直令RegWrite=1的补救
10     input reset,
11     output [31:0] readData1,
12     output [31:0] readData2
13 );
14
15
16
17     reg [31:0] regFile[0:31];
18     reg [31:0] rd1;
19     reg [31:0] rd2;
20     integer i;
21
22     always @(readReg1 or readReg2 or writeReg)
23     begin
24         rd1 = regFile[readReg1];
25         rd2 = regFile[readReg2];
26     end
27
28     assign readData1 = rd1;
29     assign readData2 = rd2;
30
31     always @(negedge Clk)
32     begin
33         if(regwrite&&!jr&&writeReg!=0) regFile[writeReg] =
writeData;
34         //在此处保证写寄存器文件时不为jr指令；同时让$0为硬件0，无法修改。
35     end
36
37     always @(posedge reset)
38     begin
39         for(i=0;i<32;i=i+1) begin
40             regFile[i]=0;
41         end
42     end
43
44 endmodule

```



## 2.2.2 各模块文件的实例化与连接组装

- 许多内容与MIPS-9CPU中一致，不再指出复述
- 更新内容也在2.2.1节中进行了介绍
- 具体代码见工程文件Top.v

## 2.2.3 MIPS-16指令CPU的仿真验证

- 向原有的测试集添加新加入的7条指令的测试指令，完整内容如下：
  - 汇编代码：

```
1  lw $1,12($0)
2  lw $2,17($0)
3  add $3,$1,$2
4  sub $4,$1,$3
5  and $5,$2,$3
6  or $6,$4,$5
7  slt $7,$1,$2
8  slt $8,$2,$1
9  beq $1,$2,1
10 add $9,$0,$1
11 beq $1,$1,1
12 add $10,$0,$2
13 add $10,$0,$1
14 sw $5,-4($2)
15 j 19
16 or $11,$0,$1
17 or $11,$0,$1
18 or $11,$0,$1
19 or $11,$0,$1
20 or $12,$0,$1
21 # 从此开始为新加入的指令：
22 addi $13,$8,100 //测试addi
23 addi $14,$9,-40
24 andi $15,$10,57 //测试andi
25 andi $16,$10,-32
26 ori $17,$12,63 //测试ori
27 ori $18,$12,-43
28 sll $19,$13,14 //测试sll
29 srl $20,$14,9 //测试srl
30 jal 32 //测试jal 成功则$21未被赋值，$22被赋值，$31被赋值为PC+8
31 or $21,$0,$1
32 or $21,$0,$1
33 or $21,$0,$1
34 or $22,$0,$2
35 ori $23,$0,144 //用于测试jr，先载入需要的跳转地址进入寄存器$23
36 jr $23 //测试jr，若成功则$25被赋值而$24未被赋值
37 or $24,$0,$1
38 or $25,$0,$2
```

- 对应的机器代码：


```
1  100011000000000010000000000001100
2  1000110000000000100000000000010001
3  000000000001000100001100000100000
4  000000000001000110010000000100010
```

```


5 00000000010000110010100000100100
6 00000000100001010011000000100101
7 00000000001000100011100000101010
8 00000000010000010100000000101010
9 00010000001000100000000000000001
10 00000000000000010100100000100000
11 00010000001000010000000000000001
12 000000000000000100101000000100000
13 00000000000000010101000000100000
14 1010110000100101111111111111100
15 00001000000000000000000000010011
16 00000000000000010101100000100101
17 00000000000000010101100000100101
18 00000000000000010101100000100101
19 00000000000000010101100000100101
20 0000000000000001011000000100101
21 00100001000011010000000001100100
22 0010000100101110111111111011000
23 0011000101001111000000000111001
24 0011000101010000111111111100000
25 0011010110010001000000000111111
26 0011010110010010111111111010101
27 00000000000011011001101110000000
28 00000000000011101010001001000010
29 0000110000000000000000000100000
30 0000000000000011010100000100101
31 0000000000000011010100000100101
32 0000000000000011010100000100101
33 00000000000000101011000000100101
34 00110100000101110000000010010000
35 0000001011100000000000000001000
36 0000000000000011100000000100101
37 00000000000000101100100000100101

```

- DataMemory初始化内容不变。
- 编写激励文件：与MIPS-9CPU一致，见上，不再赘述
- 开始仿真：



- 容易验证与预想相一致，新添加的7条指令实现成功，原有的9条指令除sw外也验证仍然正常工作中。



- sw仍然正常工作。

**所以MIPS-16CPU整体设计实现调试圆满成功!**

### 3. 实验心得

### 3.1 实验重难点

我觉得MIPS-9CPU还是很简单的，主要是MIPS-16CPU需要修改原有的指令译码信号，需要我们举一反三，有创新精神。此外，MIPS汇编代码的编写也是一个复杂的点。

这个实验的重难点在于“从零”开始构建一个完整的CPU。但是也不是完全的从零开始，因为之前也已经设计过许多可用的模块了，这里的难点就在模块的组装，考察到了对整个处理器执行逻辑的理解。解决难点的方式就是一步一步从IF,ID,EX,MEM到WB一步一步写，把基本框架搭好，把各个语句的执行逻辑调试正确。

到MIPS-16时，困难的地方就在于我们需要对Ctr,ALUCtr和ALU和众多控制信号进行集体的修改，让增加的7条指令能顺利的嵌入进原本的执行逻辑。

## 3.2 实验感想

做出来这个MIPS-16CPU还是很开心的，很有成就感。也让我真正地体会到自己成功组装出一个CPU的过程。感谢老师在微信群里面及时的回复和帮助。

## 4. 参考资料

---

- 【1】 2022计算机系统结构实验指导书lab5