计算机系统结构实验 Lab4 实验报告

• 姓名: 夏鸿驰

学号: 520021910965 日期: 2022年4月26日

目录

- 1. 实验概述
 - o 1.1 实验名称
 - o 1.2 实验目的
- 2. 实验步骤
 - 2.1 新建工程
 - o 2.2 构建寄存器组模块
 - 。 2.3 构建数据存储器模块
 - 2.4 构建带符号扩展模块
- 3. 实验心得
 - 3.1 实验重难点
 - 3.2 实验感想
- 4. 参考资料

1. 实验概述

- 1.1 实验名称
 - 简单的类 MIPS 单周期处理器存储部件的设计与实现 (二)
- 1.2 实验目的
 - 1. 理解寄存器、数据存储器、有符号扩展单元的 IO 定义
 - 2. Registers 的设计实现
 - 3. Data Memory 的设计实现
 - 4. 有符号扩展部件的实现
 - 5. 对功能模块进行仿真

2. 实验步骤

2.1 新建工程

2.1.1 用与前两个lab一样的步骤创建一个名为lab04的工程即可

2.2 构建寄存器组模块

2.2.1 模块描述

寄存器是指令操作的主要对象,MIPS 中一共有 32 个 32 位的寄存器,用作数据的缓存。相应的I/O定义为:




图 1. 寄存器模块的 IO 定义

2.2.2 编写寄存器组功能

新建source文件Registers.v,并输入以下verilog代码:

```
`timescale 1ns / 1ps
 2
    module Registers(
 3
        input Clk,
        input [25:21] readReg1,
4
        input [20:16] readReg2,
 6
        input [4:0] writeReg,
 7
        input [31:0] writeData,
8
        input regWrite,
9
        output [31:0] readData1,
10
        output [31:0] readData2
11
        );
12
13
        reg [31:0] regFile[31:0];
        reg [31:0] rd1;
14
15
        reg [31:0] rd2;
16
        always @(readReg1 or readReg2 or writeReg)
17
18
            begin
19
                 rd1 = regFile[readReg1];
20
                 rd2 = regFile[readReg2];
21
            end
22
23
        assign readData1 = rd1;
24
        assign readData2 = rd2;
25
26
        always @(negedge Clk)
27
            begin
                 if(regWrite) regFile[writeReg] = writeData;
28
```

```
29 end
30 31 endmodule
```

2.2.3 寄存器组功能仿真

新建激励文件Registers_tb.v,并输入以下verilog代码:

```
`timescale 1ns / 1ps
2
    module Registers_tb(
 3
4
       );
       reg Clk;
 6
        reg [25:21] readReg1;
 7
        reg [20:16] readReg2;
8
       reg [4:0] writeReg;
9
       reg [31:0] writeData;
10
       reg regWrite;
11
       wire [31:0] readData1;
       wire [31:0] readData2;
12
13
       integer i;
14
15
       Registers regs(
16
           .clk(clk),
17
           .readReg1(readReg1),
18
           .readReg2(readReg2),
19
           .writeReg(writeReg),
           .writeData(writeData),
20
21
           .regWrite(regWrite),
22
            .readData1(readData1),
23
           .readData2(readData2)
24
       );
25
26
       always #100 if(time!=100) clk = !clk;
       initial begin
27
28
           C1k = 0;
29
           readReg1 = 0;
30
           readReg2 = 0;
31
           writeReg = 0;
32
           writeData = 0;
33
           regWrite = 0;
34
           for(i = 0; i < 32; i = i + 1)
           begin
35
36
               regs.regFile[i] = 0;
37
           end
38
           #285;
39
           regwrite = 1'b1;
           writeReg = 5'b10101;
40
41
           #200;
42
43
           writeReg = 5'b01010;
           writeData = 32'b00000000000000111111111111111;
44
45
           #200;
46
           regWrite = 1'b0;
           writeReg = 5'b00000;
47
48
           49
           #50;
```

```
readReg1 = 5'b10101;


readReg2 = 5'b01010;

end

endmodule
```

2.2.4 获取仿真图像

经过仿真,得到以下图像:



2.2.5 仿真结果分析

观察图像,可知仿真结果与逻辑相一致,目标模块达到了预想的结果,模块构建成功。

2.3 构建数据存储器模块

2.3.1 模块描述

Data memory 是用来存储运行完成的数据,或者初始化的数据。内存模块的编写与 register 类似,由于写数据也要考虑信号同步,因此也需要时钟。

相应的I/O定义为:




图 2. 内存模块的 IO 定义

2.3.2 编写数据存储器功能

新建source文件DataMemory.v,并输入以下verilog代码:

```
`timescale 1ns / 1ps
 2
    module DataMemory(
 3
        input Clk,
4
        input [31:0] Address,
 5
        input [31:0] WriteData,
 6
        input MemWrite,
        input MemRead,
8
        output [31:0] ReadData
9
        );
10
11
        reg [31:0] MemFile[0:63];
12
        reg [31:0] rd;
13
        always @ (Address)
14
15
            begin
                 rd = 0;
16
17
                 if(MemRead)
18
                     rd = MemFile[Address];
19
             end
20
21
        assign ReadData = rd;
22
23
        always @ (negedge Clk)
24
             begin
25
                 if(MemWrite)
26
                     MemFile[Address] = WriteData;
27
             end
28
    endmodule
```

2.3.3 数据存储器功能仿真


新建激励文件DataMemory_tb.v,并输入以下verilog代码:

```
1 \rimescale 1ns / 1ps
```

```
2
    module DataMemory_tb(
 3
4
        );
 5
        reg Clk;
 6
        reg [31:0] Address;
 7
        reg [31:0] WriteData;
8
        reg MemWrite;
9
        reg MemRead;
10
       wire [31:0] ReadData;
11
        integer i;
12
13
       DataMemory dm(
14
            .clk(clk),
15
            .Address(Address),
16
            .WriteData(WriteData),
17
            .MemWrite(MemWrite),
18
            .MemRead(MemRead),
19
            .ReadData(ReadData)
20
       );
21
22
        always #100 \text{ clk} = !\text{clk};
23
24
        initial begin
25
           C1k = 0;
26
           Address = 0;
           WriteData = 0;
27
28
           MemWrite = 0;
29
           MemRead = 0;
           for(i = 0; i < 64; i = i + 1)
30
31
           begin
32
               dm.MemFile[i] = 0;
33
           end
34
           #185;
35
           //185ns
36
37
           MemWrite = 1'b1;
38
           Address = 32'b000000000000000000000000000000111;
39
           40
41
           #100;
42
           //285ns
43
           MemWrite = 1'b1;
44
           WriteData = 32'hffffffff;
45
46
47
           #185;
48
           //470ns
49
           Address = 7;
50
           MemRead = 1'b1;
51
           MemWrite = 1'b0;
52
53
           #80;
           //550ns
54
55
           MemWrite = 1;
56
           Address = 8;
57
           WriteData = 32'haaaaaaaa;
58
59
           #80;
```

2.3.4 获取仿真图像

经过仿真,得到以下图像:



2.3.5 仿真结果分析

观察图像,可知仿真结果与逻辑相一致,目标模块达到了预想的结果,模块构建成功。

2.4 构建带符号扩展模块

2.4.1 模块描述

将 16 位有符号数扩展为 32 位有符号数。 相应的I/O定义为:




图 3. 带符合扩展单元

2.4.2 编写带符号扩展模块功能

新建source文件SignExt.v,并输入以下verilog代码:

```
1    `timescale 1ns / 1ps
2    module SignExt(
3         input [15:0] Instr,
4         output [31:0] Data
5        );
6         assign Data[31:0] ={{16{Instr[15]}},Instr[15:0]};
7    endmodule
```


2.4.3 带符号扩展模块功能仿真

新建激励文件SignExt_tb.v,并输入以下verilog代码:

```
`timescale 1ns / 1ps
 2
    module SignExt_tb(
 3
 4
        );
 5
       reg [15:0] Instr;
 6
       wire [31:0] Data;
 7
8
      SignExt se(
9
           .Instr(Instr),
10
           .Data(Data)
       );
11
12
13
       initial begin
14
           Instr = 0;
15
          #100;
16
          Instr = 1;
17
          #100;
18
          Instr = -1;
19
           #100;
20
          Instr = 2;
21
          #100;
22
          Instr = -2;
23
           #100;
24
           Instr = 7;
25
           #100;
26
           Instr = -10;
27
        end
28 endmodule
```

2.4.4 获取仿真图像

经过仿真,得到以下图像:



2.4.5 仿真结果分析

观察图像,可知仿真结果与逻辑相一致,目标模块达到了预想的结果,模块构建成功。

3. 实验心得

3.1 实验重难点

 本实验的重难点在于通过lab1-lab3一路下来积累的经验独自完成寄存器组模块,数据存储器模块和 带符号扩展模块的编写及独立完成相应激励代码的编写和调试。此外还有对于在激励文件中初始化 的理解和应用。

3.2 实验感想

 在本次实验过程中,从编写寄存器组模块,数据存储器模块和带符号扩展模块一路下来的实验经历 让我感到一个个挑战接踵而至,让我充满动力,也给了我一种最终完成任务的成就感。此外,在实 验中遇到的困难都会在微信群里得到老师及时的反馈,所以要在这里感谢老师的付出。

4. 参考资料

[1] 2022计算机系统结构实验指导书lab4