




-






今天的任务

- 了解QuartusII的使用流程
 - 设计输入——原理图、硬件描述语言
 - ■功能仿真——加载波形
 - 全编译——与器件对应
 - □时序仿真
- 熟悉实验板,掌握板上外设的工作原理
 - ■引脚锁定
 - ■下载


 $y = c' \cdot a + c \cdot b$







新建工程和设计文件



- 新建工程向导File→New Project Wizard...
- 新建原理图文件

File→New→Design File→



- 绘制电路图
- 对设计文件执行分析与综合

Processing→Start→Start Analysis and Sythesis













功能仿真

进行逻辑功能的测试。 通过观察输入输出波形的关系来检查 是否满足设计要求。

■ 建立波形文件

File→New→Verification/Debugging File
→University Program VWF

- 添加待观测信号节点,输入激励
- 在Simulation→Options中指定仿真工具: 选择 QuartusII Simulator
- 执行功能仿真
 Simulation→Run Functional Simulation
- 观察仿真结果









电路设计的输入方式


| | 原理图 V | S. 硬件描述语言 |
|-------------------|----------------------|--------------------------------|
| 输入方式 | 逻辑门 绘制好的电路图生成图形符号 | 源代码 |
| 对设计者的 要求 | 熟悉电路的结构和连接关系 | 电路的功能 输入输出之间的转换 |
| 特点 | 形象直观 | 可移植性好 能形式化地抽象表示电 路的行为和结构 |
| 两种方式发挥各自优势,可以混合使用 | | |

Verilog HDL vs. VHDL

- Verilog HDL结构比较灵活,是一种非常容易掌握的 硬件描述语言(类C语言)。
- VHDL语言的高层抽象能力要稍优一些。语言规范十分严谨,甚至于繁琐,但是可读性却十分好。
- 大学、研究机构更多使用VHDL,而工业界更多使用 Verilog HDL。

模块的基本结构

把一个电路以模块的形式加以定义




- 模块对应硬件电路的逻辑实体
- 一个电路模块可以是一个逻辑门、一片**IC**......一些低层次模块的组合



模块的描述方式

- 结构描述:通过**定义端口**和使用**元件例化语句**描述元件或底层模块之间的互连关系。
 - --用语言实现层次化、模块化,与原理图输入方式类似
- 数据流描述:使用连续赋值语句来描述输入输出的逻辑关系。既含有逻辑单元的结构信息,又隐含某种行为。
 - --描述方式与布尔代数类似
- 行为描述:描述的是**电路的功能或行为**,表达**输入与输出之间转换的行为**。而并非真实的硬件结构、连接方式或逻辑关系。
 - ——抽象程度高、由EDA工具将行为描述语言转换为"真实电路"

1.结构描述 元件例化语句;与原理图输入方式类似



module mux21 (a,b,c,y);
input a,b,c;
output y;

| wire x1,x2,x3; | | | |
|----------------|----|-------------------------|--|
| and | U1 | (x1,a,x3); | |
| not | U2 | (x3,c); | |
| and | UЗ | (x2,c,b); (y,x1,x2); | |
| or | U4 | (y,x1,x2); | |

endmodule

☞ 寄存器型reg和网线型wire 分别对应不同的电路结构和电路连线

1.变量数据类型说明,用wire表示内部连线 2.描述电路的结构


module mux21 (a,b,c,y);

input a,b,c;

☞ 使用元件例化语句将元件相连

2.数据流描述 连续赋值语句: 与布尔代数类似

$$y = ac' + bc$$



assign引导连续赋值语句。

☞ assign使用变量类型规定为wire

| 乏粹运界 符 | | | | |
|---------------|---|--|--|--|
| 1 | 非 | | | |
| 11 | 或 | | | |
| && | 与 | | | |
| | | | | |
| | | | | |

2.数据流描述

y = ac' + bc

output y;

assign y=(c?b:a);

Tools →Netlist Viewers →RTL Viewer
endmodule

*** 条件运算符: c=1时y=b

RTL级

3.行为描述

描述电路的功能或行为 表达输入与输出之间转换的行为

module mux21 (a,b,c,y);
input a,b,c;
output y;

reg y;

always@(a or b or c)
begin

case (c)
1'b0:y<=a;
1'b1:y<=b;

//default:y<=a;

1.always@引导过程语句结构。 括号中为敏感表,敏感信号之间用or 或","连接。

☞always引导的顺序语句中,变量必须是reg型。


2.多路分支语句Case-endcase 类似真值表表达方式的描述。

| , | С | у |
|---|---|---|
| | 0 | α |
| | 1 | Ь |

☞ 若不能全部覆盖表达式的取值,必须加上default语句。

3.行为描述

if-else语句及其综合得到的电路结构



☞ 写全If-else所有可能的分支,否则必须加上default语句。

在已有工程中新建设计文件

■ 新建HDL文件

File-New-Design File-Verilog HDL File

- 输入代码并保存
- 将HDL设定为顶层文件:

导航栏Files页签:选中mux21assign.v,

右键菜单Set as Top-level Entity

■ 执行分析与综合,利用已有波形文件观察功能仿真结果

全编译(原理图)


Processing → Start Compilation

- 将设计项目适配到指定的目标器件中。
- 产生多种用途的输出文件。 功能和时序信息文件、器件编程的目标文件等。
- 编译成功后,可以读取硬件耗用统计报告、 布局布线报告及时序特性报告等信息。








20













| S | 脚锁定 (续)
| Assignments→pin planner | DIP2→PIN11 | 全编译 | DIP1→PIN12 | DIP3→PIN10 | DIP3→PI



27

7

28

下载 (续)

- 连接下载线
- 打开电源开关
- Tools →Programmer Hardware Setup: USB-Blaster Mode: JTAG
- Start下载SOF文件
- 板上验证设计











■ 提供的资源:

- ☞提供教学视频 (网络学堂--课程文件--EDA视频)
- ☞提供文档资料 (网络学堂--课程文件-参考资料)
- 今天的任务:

完成样例

■ 今天的作业:

完成实验3: EDA作业一

30



第6~7周颁告

- 实验4: 门电路的电特性
- 课前预习小测
- 带实验盒、数电教材

31