




1





2. 封装元件和层次化设计

■ 封装成同名的元件符号

File→Creat/Update →Creat Symbol Files For Current File

- 新建原理图,添加封装好的元件mux21
- 绘图后,将原理图命名为mux4_21并保存
- 将其设定为顶层文件:

导航栏Files页签:选中mux4_21.bdf,

右键菜单Set as Top-level Entity

导航栏Hierarchy页签:顶层文件即改为mux4_21


编译后导航栏中的层次:
Project Navopalar

Cristone II: P2X50200C0


V 图 mu24.21 fm

Fmu21init
Fmu21init
Fmu22init2
Fmu22init2
Fmu22init2

扩展: 原理图




扩展: 硬件描述语言



2

扩展: 硬件描述语言




3.硬件描述语言2


- 一、组合电路
 - 1. 电路模块的基本结构
 - 2. 电路模块的描述方式
- 二、测试平台
- 三、时序电路
 - 1. 同步复位和异步复位的D触发器
 - 2. 状态机

测试平台 (Testbench)

- 为系统设计提供激励的HDL描述
- 测试和观察在此激励下的响应



电路设计VS.测试文件则试文件add_tb.v



测试文件的结构



仿真时间单位/仿真精度 端口声明


实例引用被测模块 (引入待测设计)

产生激励

**输出仿真数据 (观察激励与响应)

常用激励

■ 由一组指定值组成的波形(1)



■ 由一组指定值组成的波形(2)



■ 不断重复的波形,如时钟波形 时钟激励的几种写法

```
always #2 clk=~clk; 1
parameter Tburst=100, Ton=2, Toff=2;
 initial
                                    parameter tON=2,tOFF=2;
   begin
                                    always
      repeat (Tburst)
                                      begin
       begin
                                        #tON clk=0;
          #Toff clk=1'b1;
                                        #tOFF clk=1;
          #Ton clk=1'b0;
                                                           2
                                      end
                                3
    end
```

验证结果


■ 波形





准备工作


■ 检查第三方仿真工具Modelsim Tools→Options窗口中, EDA Tool Options 中修改路径如下:



新建工程


■ 新建project,新建或加载电路文件和测试文件,并选中 第三方仿真工具

Processing→Start→Start Analysis and Sythesis
Tools →Netlist Viewers →RTL Viewer




关联仿真

- 仿真设置, Assignments→Settings
 - ☞ 仿真工具
 - ☞ 语言及仿真步长
 - ☞ 设置并添加测试文件







执行时序仿真

- Settings页中,点击More EDA Netlist Writer Settings... "生成功能仿真所需网表文件"设置为OFF
- 设置完成后全编译并启动modelsim




■ 可利用的资源:

- ☞教学视频 (课程文件--EDA视频)
- ☞文档资料(课程文件-- EDA文档)
- ☞AI



*基于电路设计生成测试文件

- 电路设计和测试文件,二者名字不能相同,如: add.v和 testbench.v
- 使用模板生成测试文件*.vt, 步骤如下:
 - 执行Processing→Start→Start TestBench Template
 Writer, 生成的模板文件存放路径: project文件夹中
 /simulation /modelsim/*.vt
 - ☞ 修改*.vt文件名,必须与module名相同,如add_vlg_tst
 - ☞ 打开**v**†文件,添加激励



EDA作业二





实验任务:

■ 设计一个运算电路,实现S=M+N。M、N为3位有符号数。 运算数输入:拨码开关、按键 运算结果显示:数码管、发光二极管


■ 任务分解:

✓二进制运算器

✓4位数码管驱动电路

任务1: 二进制运算器 (原理图)

自下而上的模块化、层次化的设计





任务2: 4位数码管的驱动电路

S=M+N

DIP1 DIP2	数码管3	数码管2	数码管1	数码管0
00	W	不亮	不亮	不亮
01	不亮	N	不亮	不亮
10	不亮	不亮	S(正负标志)	不亮
11	不亮	不亮	不亮	S(运算结果)








■ 数码管静态显示方式 共阴极数码管,高电平有效 段选线、位选线由FPGA引脚直接驱动



☞显示位数较多时,占用I/O






■ 数码管动态显示方式 段选线并联在一起,共阴极为选通端 驱动电路端轮流加以高电平,点亮相应的数码管



采用动态扫描的方式, 使多位数码管 "同时"被点克



任务: 4位数码管的驱动电路

S=M+N

DIP1 DIP2	数码管3	数码管2	数码管1	数码管0
00	M	不亮	不亮	不亮
01	不亮	N	不亮	不亮
10	不亮	不亮	S(正负标志)	不亮
11	不亮	不亮	不亮	S(运算结果)









■ 任务分解→验收步骤:

☞第10周:二进制运算器及其Modelsim仿真

☞第11周: 数码管显示电路、整体下载

☞预先设计,课上答疑、调试、验收为主。

■ 提供资源:

- ☞ 验收细则
- ☞第10周课上讲解验收细则
- ☞答疑

■ 第9周实验预告:组合电路(2位全加器)

