

Recent Progress of TGV Technology for High Performance Semiconductor Packaging

Beom Chang Seok* and Jae Pil Jung*,†

*Dept. of Materials Science and Engineering, University of Seoul, Seoul, 02504, Korea

†Corresponding author: jppjung@uos.ac.kr

(Received March 7, 2024; Revised March 14, 2024; Accepted March 27, 2024)

Abstract

In recent semiconductor packaging, the adoption of through silicon via (TSV) technology has become crucial for the integration of 2.5 and 3D Si chips, and interposers. The TSV offers significant advantages including high interconnect density, shortened signal pathways, and improved electrical performance. However, challenges such as electrical loss, substrate warpage, and high manufacturing costs are associated with TSV implementation. In contrast, glass-based through-glass vias (TGVs) exhibit promising characteristics such as excellent insulation properties, cost-effectiveness, and variable coefficient of thermal expansion (CTE) values that mitigate warpage in stacked devices. Moreover, they facilitate miniaturization and support high-frequency applications. This paper provides an overview of recent advancements in glass substrate, TGV drilling techniques, functional layer depositions, and Cu-filling processes in semiconductor packaging evolution.

Key Words: Through glass via, Semiconductor, Electronics packaging, Cu filling

1. Introduction

With the development of mobile devices and Internet of Things (IoT), research on three-dimensional (3D) packaging technology is being conducted to achieve smaller and thinner package sizes and higher electrical reliability. Although semiconductor traditionally uses silicon substrates, the demand for glass substrates is also increasing to meet the requirements of advanced electronic components such as mobile electronic devices and IoT. The market for Through Glass Via (TGV) substrates was estimated at USD 60 million in 2022, and is expected to reach USD 480.5 million by 2029, with a compound annual growth rate of 34.2% during the forecast period from 2023 to 2029¹⁾. Glass is considered a suitable material for RF communication and interposer applications due to its low dielectric constant, low electrical loss, and variable coefficient of thermal expansion (CTE), necessitating the formation of precise TGVs for electrical connections between chips²⁾. Fig. 1 shows an example of a 2.5D semiconductor packaging application with glass and TGV

as an interposer.

TGV allows for denser interconnections compared to traditional wire bonding, enabling the placement of more electrical signals in a limited space. TGVs implemented in glass substrates help suppress issues like crosstalk and insertion loss, which are common with silicon-based TSVs³⁾. Glass's excellent RF transparency allows high-frequency signals to be easily transmitted through TGVs, resulting in low electrical loss at high frequencies and high performance in wireless communication and radar applications. Furthermore, the stiff




Fig. 1 Glass interposer adopted to a 2.5D semiconductor package




Fig. 2 2.5D packaging using different interposer material, (a) Si interposer, (b) Glass interposer

ness and insulation of glass substrates, their low cost, and the benefits of ultra-thin flexible glass substrates about $100\ \mu\text{m}$ thick offer advantages in the electronic packaging field⁴. Moreover, the thermal and mechanical stability of glass substrates allows for denser interconnections and scalability, enhancing semiconductor performance.

Optimizing the CTE is essential to achieve reliable 3D packaging. Unlike silicon, amorphous glass has a variable CTE, which minimizes warpage caused by CTE mismatches with other materials⁵. Fig. 2 shows the warpage caused by CTE mismatches in 2.5D packaging: (a) shows the warpage with a silicon interposer, while (b) demonstrates how adjusting the CTE can minimize warpage between the glass and the substrate.

Warpage is also a critical issue in advanced packaging areas such as FOWLP (Fan-Out Wafer Level Package), which features high integration and excellent heat dissipation characteristics. The thinner thickness of FOWLP compared to traditional packages, and the fact that it is processed at the wafer level, results in much greater warpage than at the die level⁶. The adjustable CTE of glass materials minimizes problems caused by the substrates becoming thinner and larger, showing high applicability in advanced 3D packaging fields. On the other hand, challenges such as lower thermal conductivity compared to Si and cracks due to surface defects need to be addressed. Recently, as Intel announced at Semicon Japan regarding the “next evolution in advanced semiconductor packaging substrate technologies” with TGV and related technologies, significant progress has been made in various associated

technological fields⁷.

This study investigates high-performance and reliable TGV formation technologies and related research for semiconductor 3D packaging on glass substrates.

2. TGV Formation Technologies

2.1 Laser-Induced Selective Etching (LISE)

LISE is a TGV formation technology that uses lasers to locally etch the irradiated area to form patterns. Using lasers with very short pulse widths ranging from femtoseconds to picoseconds allows for the concentrated irradiation of high-energy laser pulses in a very short duration. In the process of forming TGVs on glass substrates, the laser delivers high energy locally to the surface of the glass in a short time⁸. This causes thermal-mechanical effects that change the surface expansion and density of the glass, thereby creating areas sensitive to chemical etching. Chemical etching with solutions such as KOH in these areas forms nano-diffraction grating structures known as nanocraters, altering the surface of the glass. By adjusting the pulse energy of the laser irradiation and the chemical etching conditions, the size of the nanocraters can be controlled, and the desired via shapes can be obtained⁹.

Nano-diffraction grating structures have also been reported in fused silica substrates using LISE. Jia et al.¹⁰ used a single pulse femtosecond laser with a wavelength of $1,030\ \text{nm}$ to irradiate parallel line patterns at different pulse intervals, followed by selective etching with KOH solution at 85°C for 5 hours. The pulse duration is $290\ \text{fs}$, and the pulse repetition frequency is $1\ \text{MHz}$. SEM measurements showed that at pulse intervals of $1\ \mu\text{s}$ and $2\ \mu\text{s}$, selective etching did not occur due to thermal accumulation and diffusion, resulting in dispersed nanostructures. From a pulse interval of $3\ \mu\text{s}$, thermal energy diffused to the surroundings, resulting in the observation of regular and connected nano-diffraction grating structures. However, beyond a pulse interval of $5,000\ \mu\text{s}$, although nano diffraction gratings appeared, they were not interconnected, preventing etching from proceeding. In conclusion, the creation and connection of nano diffraction grating structures are reported as the main mechanisms in pattern formation during the selective etching process with femtosecond lasers.

Kim et al.¹¹ studied the effects of the duration and pulse waveform of the ultrashort pulse laser on the TGV formation rate in borosilicate glass. In the experiments, single pulses and dual pulses with intervals of $213\ \text{ps}$, $10\ \text{ns}$, and $500\ \text{ms}$ were used. After irradiating

each pulse for 0.2 to 1 ps and then using KOH solution, the formed TGVs were compared through cross-sections using OM and SEM. The comparison showed that as the pulse duration increased from 0.2 ps to 1 ps, the diameter of the TGV decreased and the depth increased, but only the dual pulse with a 10 ns interval showed a consistent depth. This is because different carrier-related phenomena occur dominantly depending on the time interval between pulses. In the dual pulse with a 213 ps interval, additional photons irradiate while activated carriers are in the excited state due to the electrons receiving energy, increasing the electrons' kinetic energy and thus the penetration depth of the photons. However, for the pulse with a 10 ns interval, electrons return to the ground state and additional photons irradiate, resulting in dominant thermal diffusion. In this case, the length of thermal diffusion does not vary significantly with the pulse duration, so the depth of the TGV remained consistent.

For a pulse duration of 1 ps, the depth of the TGV hole was the deepest at $22.39\text{ }\mu\text{m}$ for the dual pulse with a 213 ps interval, and a nano diffraction grating with a thickness of $156\pm 22\text{ nm}$ was observed. In conclusion, dual pulses with a ps interval can enhance the formation rate of TGV by strengthening the electrons' kinetic energy, proving that increasing the electrons' kinetic energy is more advantageous for machining than thermal diffusion.

The concentration of the etching solution is also a major factor affecting the TGV profile. Chen et al.¹²⁾ reported that adjusting the concentration of the HF etching solution in borosilicate glass can improve the taper of the TGV sidewalls. The laser used in the experiments was a picosecond single pulse laser, with a pulse energy of $55\text{ }\mu\text{J}$ and a pulse width of 16 ps. Three identical samples irradiated by a single pulse laser beam were etched with HF solutions of 10%, 5%, and 3% concentrations, respectively, and the angle of the TGV sidewalls was measured through cross-sections. For TGV with a surface diameter of $60\text{ }\mu\text{m}$, as the concentration of the HF solution decreased from 10% to 3%, the angle of the via sidewalls increased from 80.65° to 84.18° , effectively improving the TGV profile. Meanwhile, as the number of pulses increased from 1 to 10, the angle of the via sidewalls increased from 80.65° to 81.13° , but the increase was minimal. Fig. 3 is a schematic representation of the LISE technology used in the experiments and the cross-section of the formed TGV.

2.2 Electrical Discharging Method (EDM)

EDM is a TGV formation technology that uses electrical discharge, utilizing high voltage and current to




Fig. 3 (a) Schematic drawing of LISE process, (b) Cross section view of TGV structure on borosilicate glass

form precise structures on glass substrates. This technique involves maintaining the glass between two aligned electrodes in two steps. First, the electrical discharge is concentrated and generates heat, which locally reduces the viscosity of the glass. Second, the glass is extracted through joule heating, creating a hole. The EDM process allows for the formation of holes with high aspect ratios in a relatively short time compared to traditional TGV formation methods¹³⁾. EDM uses electrical discharge alone, but methods like ECDM (electrical chemical discharging method), which combine electrical discharge with a chemical reaction by adding electrolytes, are also used.

Harindra et al.¹⁴⁾ formed TGVs on fused silica substrates using the ECDM process with KOH electrolyte and fabricated 3D inductors. Inductors on silicon substrates require a process to deposit an insulating layer due to their low resistivity. On the other hand, inductors fabricated on glass substrates do not require an insulating layer, simplifying the process, and the transparent optical characteristics of glass make it easier to detect defects during production. The experiment was conducted on a 2-inch diameter, $520\text{-}\mu\text{m}$ thick fused silica substrate, using stainless steel multi-tips in 2×5 and 2×2 arrays to form holes. The average top and bottom diameters of TGVs formed by the $140\pm 10\text{ }\mu\text{m}$ size multi-tips were measured at $580\pm 71\text{ }\mu\text{m}$ and $286\pm 45\text{ }\mu\text{m}$, respectively. Spiral and toroidal inductors were fabricated, and the measured resistance of the inductors was $338\text{ m}\Omega$ and $168\text{ m}\Omega$, respectively. This research confirmed the applicability of the TGV process for the fabrication




Fig. 4 Schematic drawing for the fabrication of the 3D inductors on fused silica substrate, (a) Fused silica substrate, (b) TGV fabricated by ECDM, (c) Substrate bonded to carrier substrate, (d) Copper electroplating, (e) Copper seed layer polished away, (f) Ti/Cu layer deposition on both sides, (g) Lithography on both sides to define RDL mold, (h) Cu electroplating, resist removal and seed layer wet etching

of 3D inductors. Fig. 4 is a schematic representation of the process for fabricating 3D inductors on a fused silica substrate.

Research has been conducted to improve the characteristics of TGVs formed by EDM and ECDM, using additives or laser machining.

Zhixiang et al.¹⁵⁾ conducted research to enhance the uniformity and repeatability of TGVs formed by ECDM by adding polyacrylamide (PAM), a non-transferring function (NTF) electrolyte, to the KOH electrolyte. NTF electrolytes, which do not have high electrical transmission characteristics, are used to control electrical effects during the ECDM process. Unlike the conventional KOH electrolyte, using an NTF electrolyte can achieve damping and confinement effects. The damping effect refers to reducing vibrations generated during the ECDM process. During ECDM machining, micro-vibrations occur on the glass surface due to discharges between the electrolyte and the electrode, negatively affecting precision machining. The confinement effect refers to limiting the area where discharge occurs during ECDM machining, enabling precision machining. By inducing the discharge to focus on a specific area through the confinement effect, precise TGVs can be formed. In the experiment, NTF elec-

trolyte concentrations ranging from 0.1 wt% to 0.9 wt% were added to the KOH electrolyte, and ECDM machining was conducted on soda-lime glass substrates. The results showed that an array of 81 micro-holes fabricated with 0.5 wt% NTF electrolyte had a standard deviation of overcut of $3.34 \mu\text{m}$, a significant improvement compared to the standard deviation of $9.79 \mu\text{m}$ with KOH electrolyte alone. The width of the heat-affected zone (HAZ) generated during the TGV formation process also decreased by 64.81%, proving the usefulness of NTF electrolytes in the ECDM process.

Harmesh et al.¹⁶⁾ conducted research to enhance the performance of EDM using electrodes augmented with carbon nanotubes (CNT). In the experiment, nano-powder form CNTs were used on steel substrates composed primarily of carbon and chromium, and the CNT particles were mixed with the dielectric during the EDM process, generating sparks and contributing to an improved erosion rate of the workpiece. Sparks were uniformly distributed among CNT particles, improving the workpiece's material removal rate (MRR) and surface roughness (SR). The results showed that the EDM process with 4 g of added CNTs had an MRR 80% higher and an SR 67% lower compared to traditional EDM. In conclusion, the concentration of added CNTs is a crucial parameter that significantly affects MRR and SR in the EDM process.

Zhao et al.¹⁷⁾ conducted research on laser-assisted (LA) ECDM, which combines laser machining and ECDM. In the experiment, a Nd:YVO₄ laser with a wavelength of 1064 nm and a pulse duration of 12 ps was used, and ECDM was conducted in NaOH electrolyte after laser irradiation. The results showed that machining accuracy improved in the ECDM process conducted after laser irradiation due to the confinement effect. Additionally, holes machined only with the laser had a V-shape with a large taper. In LA-ECDM, the profile of the hole transformed from a V-shape to a U-shape, significantly improving the taper.

The formation of TGV by electrochemical discharge machining has the advantage of manufacturing a large number of TGVs in a short time, but the electrode wear caused by the heat generated during machining negatively affects the TGV profile. Electrode wear directly impacts the accuracy of machining and the reliability of formed TGVs, and since about 70% of EDM machining costs are attributed to electrode replacement, reducing wear is crucial¹⁸⁾.

Jafferson et al.¹⁹⁾ conducted experiments to reduce electrode wear through cryogenic cooling. In the experiments, liquid nitrogen at -185°C was used as the cryogenic cooling material, with copper and tungsten as

electrode materials and 1 mm thick stainless steel as the substrate. The results showed that the tool wear rate (TWR) decreased by 58% for tungsten electrodes and 35% for copper electrodes, demonstrating that cryogenic cooling significantly reduces tool wear. Additionally, Vickers hardness tests on cryogenically treated electrodes showed an increase in hardness of 120% for tungsten electrodes and 17% for copper electrodes, proving the effectiveness of cryogenic cooling.

3. Functional Thin Film Formation and Cu Filling in TGV



3.1 Coating of Functional Thin Films on TGV Inner Walls

Functional thin films are thinly deposited or coated films designed to provide specific physical, chemical, or electrical properties. These films offer various functions and are used across numerous technological fields. Each functional film is designed according to the requirements of its application area and plays a crucial role in the TGV manufacturing process.

Uses of thin films include (1) Seed layer: Used as a coating for smooth electroplating of filling metals like Cu and Au, (2) Insulating layer: Used to electrically isolate the TGV and prevent current leakage and interference between adjacent TGVs, and (3) Adhesion layer: Used to strengthen the bond between the seed layer and insulating layer^{20,21}.

For forming thin films on glass substrates, dry methods including sputtering were common, but there are challenges in achieving uniform film thickness in high aspect ratio TGVs. In contrast, wet methods, which involve immersing the glass substrate in a solution for film formation, allow for uniform and consistent formation on TGV and glass surfaces. If the seed layer is not properly formed on the TGV inner walls, defects such as incomplete Cu filling can occur later²².

Chen et al.²³ formed a metal seed layer in TGV using Ni activation and electroless Ni-P plating. The experiments used photoreactive glass composed of Li-Al-Si; the chemical reactions in Ni-P plating are as follows (Eq. 1,2).



Ni-P coated specimens were annealed in the atmosphere at 200-450°C for 30 minutes, with a temperature rise rate of 120°C/h below 150°C and 60°C/h above. The results showed that after annealing above 350°C, the adhesion of the plating layer significantly im-

proved, and oxidation films formed above 400°C, increasing electrical resistance. According to other research reports²⁴⁻²⁷, the Ni-P seed layer crystallizes after heat treatment, showing Ni and Ni₃P phases. The Ni-P phase is primarily amorphous, and dendritic crystallization, similar to tree branches, occurs after annealing, improving adhesion to TGV. Consequently, the nickel seed layer effectively coated vias with a 10:1 aspect ratio, and the average layer thickness was about 200 nm, showing uniform plating characteristics inside the via.

Inoue et al.²⁸ formed a Cu seed layer on a glass substrate using wet plating, specifically, electroless plating of a Cu thin film followed by electroplating. The results showed that on a Na glass substrate, the adhesion strength of Cu was 0.6 kN/m, and on a non-alkali glass substrate, it was about 0.4 kN/m.

Takayama et al.²⁹ proposed a method to form a Cu seed layer inside TGV in non-alkali glass substrates by combining low-vacuum high-speed sputtering and electroplating. During high-speed sputtering, with a film pressure of 0.5-5 Pa, power of 35 kW, and sputtering time of 28 seconds, a 3 μm Cu film was formed on the flat part of the TGV substrate, and a 0.29 μm Cu film was formed in the center of the TGV with an aspect ratio of 3.75 (via diameter 80 μm, depth 300 μm). After sputtering, sulfuric and pyrophosphoric acid plating baths were used for electroplating, with the pyrophosphoric acid showing adhesion strength of Cu exceeding 1.0 kN/m.

Yiu et al.³⁰ achieved high aspect ratio TGV filling on a fused silica substrate by applying an adhesion promoting layer (APL) of solution-based metal oxide. APL was deposited on the sidewalls of TGV by spin coating, followed by electroless plating of a Cu layer and electroplating using DC current. The results showed the formation of HAR-TGVs without voids, with a length of 345 μm and a diameter of 25 μm. The APL layer can be deposited by various methods such as dip coating and spin coating, and achieving HAR-TGVs under DC waveforms rather than complex PPR waveforms highlights its significance.

Meanwhile, Shigeo et al.³¹ proposed a wet plating process that allows for the direct formation of Cu films on glass without an adhesion layer between the Cu and glass. Initially, the non-alkali glass substrate was ultrasonically cleaned, alkali-degreased, and UV-irradiated to remove organic materials from the glass surface and enhance adhesion. A 3 μm Cu layer was plated as a seed layer through the wet plating process, followed by electroplating and SAP (semi-additive process) to coat 15 μm thick copper on the sides, front, and back of TGV.

The results showed that both the wet-plated Cu seed layer and the electroplated copper were uniformly plated, achieving high adhesion strength of 0.35 kN/m and excellent surface flatness of the glass. The measured resistance of the TGV was below an average of 6.71 mΩ/via. Wet plating for TGV coating can be applied to large glass substrates and allows the process to proceed without additional functional thin film coatings, offering the advantages of being inexpensive and efficient.

Hariki et al.²²⁾ also proposed a film attachment and closure plating method to fill Cu in TGV without forming a seed layer inside and reported successful Cu filling inside the via.

3.2 Cu Plating for Filling TGV and TSV

Cu filling of TGV and TSV mainly uses electroplating. Electroplating is a method that coats a specific surface with a target metal by moving metal ions to the cathode through a current. During the Cu electroplating process, current flows through a plating solution containing Cu ions, and the Cu ions move to the cathode, where they receive electrons and are reduced to copper. The reduced Cu ions are deposited on the surface of TSV and TGV, forming a plating layer.

The metal layer formed inside TGV and TSV by electroplating is influenced by the applied current density and waveform. In DC (direct current) Cu filling, higher current densities at the via opening lead to thicker plating at the top than the bottom, connecting the via opening with Cu first, making it prone to defects such as voids and seams inside the via. Such defects can be improved by applying pulse current, optimizing plating solutions with additives, and using ultrasound^{32,33)}.

Additives used for plating solution optimization include inhibitors, accelerators, and levelers. Inhibitors and accelerators control the speed of metal deposition during electroplating, while levelers induce uniform metal deposition, improving the quality of electroplating.

Regarding additives, Ling et al.³⁴⁾ conducted research on the synergistic effects of inhibitors and accelerators for Cu filling in TGV. In the experiment, tapered vias with a depth of 150 μm were used, with the diameter at the top being 50 μm and at the bottom 20 μm. The plating solution used was 99.7 g/L CuSO₄, 10 g/L H₂SO₄, and 50 ppm Cl⁻, with novel inhibitor A, accelerator B, and leveler C, and deposition was carried out at current densities of 0.5 ASD (amps per square decimeter), 1 ASD, and 1.5 ASD. In the first experiment, with the ratio of inhibitor, accelerator, and leveler at 50:1:1.25, the via was perfectly filled without voids in 2.25 hours at 1 ASD. At lower concentrations of the inhibitor, the syn-

ergistic effect of the inhibitor and accelerator contributed to an increase in the surface thickness of the via, increasing the difference in surface thickness between the top and bottom of the via. However, as the concentration of the inhibitor increased, inhibitor A molecules preferentially adsorbed on the surface of the via, slowing down the deposition rate. As a result, the thickness of the via surface decreased, and the surface plating at the top and bottom was consistently maintained. Consequently, at an inhibitor, accelerator, and leveler ratio of 60:1:1, the via was perfectly filled without voids in 1.5 hours at a higher current density of 1.5 ASD.

Jin et al.³⁵⁾ researched the effect of the molecular weight of PVP (polyvinylpyrrolidone) used as a leveler in Cu filling of TGV on the formation of an inhibition layer on the Cu surface. The experiment used an aqueous electrolyte containing 0.94 M CuSO₄, 0.31 M H₂SO₄, 2 mM HCl, with inhibitor PEG (polyethylene glycol), accelerator bis(3-sulfopropyl) disulfide (SPS), and leveler PVP of molecular weights 10,000, 29,000, 360,000, and 1,300,000 g/mol. The TGVs used in the experiment had a height of 400 μm and a tapered structure with an opening diameter of 80 μm and a midpoint diameter of 40 μm. The results showed that smaller molecular weight PVP (10,000 g/mol) formed a denser inhibition layer on the Cu surface, effectively inhibiting Cu electrode plating and inducing defect-free filling. Conversely, the larger molecular weight PVP (360,000 g/mol) layer was less dense and contained many defects that could accommodate accelerators. This suggests that steric hindrance between adsorbed PVP molecules increases with molecular weight, hindering the formation of a dense inhibition layer on the Cu surface as the molecular weight increases. The research findings that the molecular weight of polymer additives affects the structure and competitive adsorption of the adsorbate highlight the importance of selecting the appropriate polymer additives to enhance the performance of the Cu filling process.

Optimizing the plating solution with additives shows excellent effects in preventing defects under a steady DC current waveform. However, due to the nature of DC current, completely preventing voids is challenging due to the current density differences at the via locations when high current is applied. To solve this problem, electroplating methods using PPR (periodic pulse reverse) waveforms are currently being used. PPR waveform consists of pulse current, reverse pulse current, and off-pulse periods, enabling superconformal filling of vias by repeating pulse and reverse pulse currents with off-pulses. During the pulse current period,




Fig. 5 Cu filling ratio of straight and tapered vias according to PR and PPR current density (electroplating time; 1hr)^{37,38)}

Cu is plated inside the via, and during the reverse pulse period, the excessively plated Cu layer dissolves back. During the off-pulse, copper ions diffuse back into the plating solution, evening out ion concentration in the via and preventing preferential copper plating on the surface³⁶⁾.

Laser-machined TGVs generally have a tapered via structure, which can have a slope on one side or both sides depending on the laser drilling method. The researchers^{37,38)} have investigated the degree of Cu filling in straight and tapered Si vias using PR and PPR currents. Under the same PR current conditions, the filling rate of straight vias was a maximum of 45% at a current density of 2.29 mA/cm², while tapered vias showed a maximum filling rate of 71% at a current density of 3.04 mA/cm², indicating higher rates for tapered vias compared to straight ones.

In the PPR current waveform, tapered vias showed a 100% Cu filling rate at an average current density of 5.85 mA/cm², overall indicating higher filling rates with PPR waveforms compared to PR. Fig. 5 is the representation of the Cu filling ratio of vertical and tapered vias according to current density in PR and PPR waveforms.

Regarding electroplating with PPR waveforms, the researchers³⁹⁾ conducted a study on staged PPR using three levels of current density to improve processing time. In the initial stage, a low current density is applied for conformal plating on the entrance, walls, and bottom of the via. In the intermediate stage, a medium current density is applied for superconformal plating inside the via, and finally, a high current density is applied to completely fill the via with Cu. Consequently,

the final stage compensates for the time spent at low current densities in the initial and middle stages, achieving defect-minimized Cu plating. These results demonstrate the importance of optimizing current waveforms for fast and reliable Cu filling.

In Cu filling of TSVs, void-free filling was achieved using PPR current waveforms without additives. In experiments by Zhu et al.⁴⁰⁾, applying a pulse current of 0.4 A/dm² and a reverse pulse current of -0.8 A/dm² to TSVs with a diameter of 50 μ m resulted in V-shaped copper layer growth and achieved void-free superconformal plating. Comparing results according to current waveforms, DC plating conducted at the same 0.4 A/dm² as the pulse current revealed large voids inside. The reverse pulse contributed to the dissolution of Cu, aiding in the V-shaped growth of the copper layer, and the off-pulse extended the diffusion time for copper ions, balancing ion concentration inside the via. However, in electroplating of Cu using PPR, an increase in current density led to the formation of an inverted V-shaped structure at the bottom of the via, resulting in voids. Fig. 6 is a schematic representation of Cu filling using PPR at (a) high and (b) low current densities. The direct V structure formed at the top of the via increased as the current density decreased, and at low current densities, the direct V structure dominated over the inverted V structure, achieving void-free filling.

Inoue et al.²⁸⁾ confirmed uniform Cu filling in TGVs on an 8" non-alkali glass wafer through electroless Cu thin film formation and Cu plating.

While previous studies used a bottom-up sectional electroplating approach where Cu accumulates from the bottom to the top, Ke et al.⁴¹⁾ conducted research on a double-sided plating process. Double-sided plating is a method that simultaneously plates both sides of the target, applicable when plating is needed on both sides of the substrate. In the experiment, Ti was used as a diffusion barrier and Cu as a seed layer, achieving uniform and void-free TGV filling by adjusting parameters such as current density, additives, and plating solution. The double-sided electroplating process faces challenges, such as unequal flow rates of plating solution and differences between the two sides of the substrate, requiring adjustment of current and parameters at various stages of electroplating. However, it has advantages over sectional electroplating, such as faster filling time and applicability to substrates with different patterns on each side.

4. Conclusion

The field of high-density, high-performance semi-




Fig. 6 Schematic drawing of the Cu filling process using PPR current, (a) with high current density, (b) with low current density

conductor packaging has made significant progress owing to the adoption of TSV technology to integrate 2.5D and 3D Si chips and interposers. While TSV offers advantages such as increased interconnect density and shortened signal paths, efforts are ongoing to overcome its drawbacks, including electrical loss, substrate warpage, and high manufacturing costs. As an alternative to address the disadvantages of TSV technology, glass-based TGVs offer advantages in insulation performance, cost-effectiveness, and applicability in high-frequency domains. Additionally, due to their variable CTE values, they effectively mitigate warpage in stacked devices such as 2.5D and 3D structures. As a result, it is garnering attention as a next-generation semiconductor packaging technology, with numerous studies underway. This technology is expected to improve performance, reliability, and cost efficiency in the semiconductor packaging field due to continuous advancements in glass substrates, TGV drilling technology, functional layer coating, and Cu filling processes.

Acknowledgements

This research was supported by the Ministry of Trade, Industry and Energy (MOTIE) and the Korea Institute for Advancement of Technology (KIAT). (P0018010, 2024)

ORCID: Beom Chang Seok: <https://orcid.org/0009-0007-0277-894X>

ORCID: Jae Pil Jung: <https://orcid.org/0000-0002-4526-0442>

References

1. Through Glass Vias (TGV) Substrate Market: Size, Share, Growth, Analysis, Key Players, Revenue, Growth, *Valuates Reports*. (2023).
2. K. Salah, TGV versus TSV: A comparative analysis, *2016 3rd International Conference on Advances in Computational Tools for Engineering Applications (ACTEA)*, Zouk Mosbeh, Lebanon (2016) 49-53.
<https://orcid.org/10.1109/ACTEA.2016.7560110>
3. Z. Fang, J. Zhang, L. Gao, H. Chen, X. Yang, J. Liu, W. Li, and X. Cai, Absorptive Filtering Packaging Antenna Design Based on Through-Glass Vias, *IEEE. Trans. Comp. Pack. Manuf. Technol.* 13(11) (2023) 1817-1824.
<https://orcid.org/10.1109/TCPMT.2023.3318434>
4. A. B. Shorey and R. Lu, Progress and application of through glass via (TGV) technology, *2016 Pan Pacific Microelectronics Symposium (Pan Pacific)*, Hawaii, USA (2016) 1-6.
<https://orcid.org/10.1109/PanPacific.2016.7428424>
5. S. McCann, V. Smet, V. Sundaram, R. R. Tummala, and S. K. Sitaraman, Experimental and Theoretical Assessment of Thin Glass Substrate for Low Warpage, *IEEE. Trans. Comp. Pack. Manuf. Technol.* 7(2) (2017) 178-185.
<https://orcid.org/10.1109/TCPMT.2016.2641164>
6. J. Hong, S. Gao, S. Park, S. Moon, J. Baek, S. Choi, and

- S. Yi, Parametric design study for minimized warpage of WL-CSP, *2008 2nd Electronics System-Integration Technology Conference*, Greenwich, UK (2008) 187-192.
<https://doi.org/10.1109/ESTC.2008.4684347>
7. J. Guzek, Glass core package- the next evolution of advanced packaging substrate technology, *Advanced Packaging and Chiplet Summit 2023 Semicon-Japan*, Tokyo, Japan (2023)
8. M. Han, D. Smith, S. H. Ng, V. Anand, T. Katkus, and S. Juodkazis, Ultra-Short-Pulse Lasers-Materials-Applications, *Eng. Proc.* 11(1) (2021) 44.
<https://doi.org/10.3390/ASEC2021-11143>
9. A. M. Shakhov, A. A. Astsfiev, and V. A. Nadtochenko, Physicochemical mechanisms of nanostructuring of glass by femtosecond laser pulses with the use of selective etching, *JETP. Lett.* 109 (2019) 292-297.
<https://doi.org/10.1134/S0021364019050138>
10. J. Qi, Z. Wang, J. Xu, Z. Lin, X. Li, W. Chu, and Y. Cheng, Femtosecond laser induced selective etching in fused silica: optimization of the inscription conditions with a high-repetition-rate laser source, *Opt. express.* 26(23) (2018) 29669-29678.
<https://doi.org/10.1364/OE.26.029669>
11. J. Kim, S. Kim, B. Kim, J. Choi, and S. Ahn, Study of Through Glass Via (TGV) Using Bessel Beam, Ultrashort Two-Pulses of Laser and Selective Chemical Etching, *Micromachine.* 14(9) (2023) 1766.
<https://doi.org/10.3390/mi14091766>
12. L. Chen and D. Yu, Investigation of low-cost through glass vias formation on borosilicate glass by picosecond laser-induced selective etching, *J. Mater. Sci. Mater. Electron.* 32 (2021) 16481-16493.
<https://doi.org/10.1007/s10854-021-06205-w>
13. L. A. Hof and J. A. Ziki, Micro-Hole Drilling on Glass Substrates-A Review, *Micromachine.* 8(2) (2017) 53.
<https://doi.org/10.3390/mi8020053>
14. H. K. Kannoja, J. Arab, A. Sidhique, D. K. Mishra, R. Kumar, J. Pednekar, and P. Dixit, Fabrication and characterization of through-glass vias (TGV) based 3D spiral and toroidal inductors by cost-effective ECDM process, *2020 IEEE 70th Electronic Components and Technology Conference (ECTC)*, Florida, USA (2020) 1192-1198.
<https://doi.org/10.1109/ECTC32862.2020.00191>
15. Z. Zou, K. Chan, S. Qiao, K. Zhang, T. Yue, Z. Guo, and J. Liu, Electrochemical discharge machining of a high-precision micro-holes array in a glass wafer using a damping and confinement technique, *J. Manuf. Process.* 99 (2023) 152-167.
<https://doi.org/10.1016/j.jmapro.2023.05.031>
16. H. Kumar, Development of mirror like surface characteristics using nano powder mixed electric discharge machining (NPMEDM), *J. Adv. Manuf. Technol.* 76 (2015) 105-113.
<https://doi.org/10.1007/s00170-014-5965-6>
17. D. Zhao, Z. Zhang, H. Zhu, Z. Cao, and K. Xu, An Investigation into Laser-Assisted Electrochemical Discharge Machining of Transparent Insulating Hard-Brittle Material, *Micromachine.* 12(1) (2020) 22.
<https://doi.org/10.3390/mi12010022>
18. A. B. Kamaraj, S. K. Jui, Z. Cai, and M. M. Sundaram, A mathematical model to predict overcut during electrochemical discharge machining, *J. Adv. Manuf. Technol.* 81 (2015) 685-691.
<https://doi.org/10.1007/s00170-015-7208-x>
19. J. M. Jafferson and P. Hariharan, Machining performance of cryogenically treated electrodes in microelectric discharge machining: a comparative experimental study, *Mater. Manuf. Process.* 28(4) (2013) 397-402.
<https://doi.org/10.1080/10426914.2013.763955>
20. H. Aouani, J. Wenger, D. Gerard, H. Rigneault, E. Devaux, T. W. Ebbesen, F. Mahdavi, T. Xu, and S. Blair, Crucial role of the adhesion layer on the plasmonic fluorescence enhancement, *ACS. Nano.* 3(7) (2009) 2043-2048.
<https://doi.org/10.1021/nn900460t>
21. M. K. Lee, H. D. Wang, and J. J. Wang, A Cu seed layer for Cu deposition on silicon, *Solid. State. Electron.* 41(5) (1997) 695-702.
[https://doi.org/10.1016/S0038-1101\(96\)00258-4](https://doi.org/10.1016/S0038-1101(96)00258-4)
22. Y. Haruki and T. Nuida, Plating technology for the silicon and glass interposers, *J. Surf. Finish. Soc. Jpn.* 66(2) (2015) 43-47.
<https://doi.org/10.4139/sfj.66.43>
23. Y. Chen, J. Zhang, L. Gao, S. Zou, K. Liang, Z. Liu, Z. Fang, H. Chen, and Q. Ye, An optimized NiP seed layer coating method for through glass via (TGV), *Microelectron. Eng.* 257 (2022) 111735.
<https://doi.org/10.1016/j.mee.2022.111735>
24. K. C. Lai, P. Y. Wu, C. M. Chen, T. C. Wei, C. H. Wu, and S. P. Feng, Interfacial characterizations of a nickel-phosphorus layer electrolessly deposited on a silane compound-modified silicon wafer under thermal annealing, *J. Electron. Mater.* 45 (2016) 4813-4822.
<https://doi.org/10.1007/s11664-016-4708-x>
25. B. H. Liu, F. Y. Liao, and J. H. Chen, Design, fabrication, and characterization of electroless Ni-P alloy films for micro heating devices, *Thin. Solid. Films.* 537 (2013) 263-268.
<https://doi.org/10.1016/j.tsf.2013.04.136>
26. H. Ashassi-Sorkhabi and S. H. Rafizadeh, Effect of coating time and heat treatment on structures and corrosion characteristics of electroless Ni-P alloy deposits, *Surf. Coat. Technol.* 176(3) (2004) 318-326.
[https://doi.org/10.1016/S0257-8972\(03\)00746-1](https://doi.org/10.1016/S0257-8972(03)00746-1)
27. T. Rabizadeh, S. R. Allahkaram, and A. Zarebidaki, An investigation on effects of heat treatment on corrosion properties of Ni-P electroless nano-coatings, *Mater. Des.* 31(7) (2010) 3174-3179.
<https://doi.org/10.1016/j.matdes.2010.02.027>
28. K. Inoue and M. Takayama, Plating on glass substrate using both high speed sputtering process and wet proc-

- ess, *J. Surf. Finish. Soc. Jpn.* 70(4) (2016) 201-205.
<https://doi.org/10.4139/sfj.70.201>
29. M. Takayama, K. Inoue, and M. Watanabe, Copper Plating on Through Glass Via (TGV) Using Both High speed Sputtering Process and Wet Process, *J. Surf. Finish. Soc. Jpn.* 72(9) (2021) 503-507.
<https://doi.org/10.4139/sfj.72.503>
30. Y. H. Chang, W. Y. Wang, P. L. Tseng, M. Kanungo, S. C. Pollard, and P. Mazumder, All-Solution-Processed Metallization of High Aspect Ratio Through Glass Vias (HAR-TGVs) with a High Adhesion Promoting Layer (APL), *2023 18th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT)*, Taipei, Taiwan (2023) 251-254.
<https://doi.org/10.1109/IMPACT59481.2023.10348880>
31. S. Onitake, K. Inoue, M. Takayama, T. Kozuka, S. Kuramochi, and H. Yun, TGV (Thru-Glass Via) Metallization by Direct Cu Plating on Glass, *2016 IEEE 66th Electronic Components and Technology Conference (ECTC)*, Nevada, USA (2016) 1316-1321.
<https://doi.org/10.1109/ECTC.2016.231>
32. E. H. Choi, Y. S. Lee, and S. K. Rha, Effect of current density and organic additives on via copper electroplating for 3D packaging, *Korean J. Mater. Res.* 22(7) (2012) 374-378.
<https://doi.org/10.3740/MRSK.2012.22.7.374>
33. S. Costello, N. Strusevich, D. Flynn, R. W. Kay, M. K. Patel, C. Bailey, D. Price, M. Bennet, A. C. Jones, and M. P. Y. Desmulliez, Electrodeposition of copper into high aspect ratio PCB micro-via using megasonic agitation, *Microsys. Technol.* 19 (2013) 783-790.
<https://doi.org/10.1007/s00542-013-1746-7>
34. S. Wu, H. Ling, Y. Xie, M. Li, and D. Yu, Synergistic Effect of Additives on Filling of Tapered TGV Vias by Copper Electroplating, *2020 21st International Conference on Electronic Packaging Technology (ICEPT)*, Guangzhou, China (2020) 1-4.
<https://doi.org/10.1109/ICEPT50128.2020.9202635>
35. S. H. Jin, Y. Yoon, Y. Jo, S. Y. Lee, H. S. Moon, S. H. Seok, M. J. Kim, J. J. Kim, and M. H. Lee, The effects of polyvinylpyrrolidone molecular weight on defect-free filling of through-glass vias (TGVs), *J. Ind. Eng. Chem.* 96 (2021) 376-381.
<https://doi.org/10.1016/j.jiec.2021.01.046>
36. L. Hofmann, R. Ecke, S. E. Schulz, and T. Gessner, Investigations regarding Through Silicon Via filling for 3D integration by Periodic Pulse Reverse plating with and without additives, *Microelectron. Eng.* 88(5) (2011) 705-708.
<https://doi.org/10.1016/j.mee.2010.06.040>
37. I. R. Kim, S. C. Hong, and J. P. Jung, High Speed Cu Filling into Tapered TSV for 3-dimensional Si Chip Stacking, *Korean J. Met. Mater.* 49(5) (2011) 388-394.
<https://doi.org/10.3365/KJMM.2011.49.5.388>
38. I. R. Kim, Y. C. Chu, J. K. Park, and J. P. Jung, High Speed Cu Filling into TSV by pulsed current for 3 dimensional chip stacking, *Korean J. Met. Mater.* 48(7) (2010) 667-673.
<https://doi.org/10.3365/KJMM.2010.48.07.667>
39. S. C. Hong, W. G. Lee, W. J. Kim, J. H. Kim, and J. P. Jung, Reduction of defects in TSV filled with Cu by high-speed 3-step PPR for 3D Si chip stacking, *Microelectron. Reliab.* 51(12) (2011) 2228-2235.
<https://doi.org/10.1016/j.microrel.2011.06.031>
40. Q. S. Zhu, A. Toda, Y. Zhang, T. Itoh, and R. Maeda, Void-free copper filling of through silicon via by periodic pulse reverse electrodeposition, *J. Electrochem. Soc.* 161(5) (2014) D263-D268.
<https://doi.org/10.1149/2.073405jes>
41. K. Li, H. Wu, W. Chen, and D. Yu, Double-sided Electroplating Process for Through Glass Vias (TGVs) Filling, *2021 22nd International Conference on Electronic Packaging Technology (ICEPT)*, Xiamen, China (2021) 1-4.
<https://doi.org/10.1109/ICEPT52650.2021.9568055>

고성능 반도체패키징을 위한 TGV 기술의 최근 동향

Recent Progress of TGV Technology for High Performance Semiconductor Packaging

석 범 창* · 정 재 필*

*서울시립대학교 신소재공학과

1. 서 론

모바일 디바이스와 사물인터넷 (IoT)이 발달하면서 더 작고 얇은 패키지 크기, 높은 전기적 신뢰성을 달성하기 위해 3D (3-Dimension) 패키징 기술에 대한 연구가 진행되고 있다. 반도체에는 통상 실리콘 기판이 사용되지만, 모바일 전자기기와 사물인터넷과 같은 첨단 전자부품에서의 요구사항을 달성하기 위해 유리기판에 대한 수요 또한 증가하고 있다. 유리 관통 비아 (Through Glass Via, TGV) 기판에 대한 시장 규모는 2022년에는 6천만 달러로 평가되었으며, 2023년부터 2029년까지 예측 기간 동안 34.2%의 연평균 성장률 (CAGR)을 보이며 4억 8,050만 달러에 달할 것으로 예상된다¹⁾. 유리는 낮은 유전 상수와 낮은 전기적 손실, 가변적인 열 팽창 계수 등으로 인해 RF 통신 및 인터포저 (interposer) 분야에 적합한 재료이며, 이를 활용하기 위한 방안으로 칩 간 전기적 연결을 위해 정밀한 TGV를 형성하는 것이 필요하다²⁾. Fig. 1은 유리 및 TGV가 인터포저로 적용된 2.5D 반도체 패키징 예를 보이고 있다.

TGV를 통해 기존 와이어 본딩 (wire bonding) 대비 고밀도의 인터커넥션 (interconnection)을 확보할 수 있으며, 이를 통해 더 많은 전기 신호를 한정된 공간에 배치할 수 있다. 유리 기판에 구현된 TGV는 실리콘

기판의 TSV가 가지는 통신상 혼선 (crosstalk), 삽입 손실 (insertion loss)과 같은 문제점을 억제하는데 도움이 된다³⁾. 유리는 RF 투명성이 우수해 TGV를 통해 고주파 신호가 쉽게 전달될 수 있으며, 고주파수에서 낮은 전기 손실을 가져 무선 통신 및 레이더 응용 분야에서 높은 성능을 가진다. 또한 유리 기판의 강성과 절연성, 저렴한 비용, 약 100 μm 두께의 초박형 유연 유리 기판은 전자 패키징 분야에서 좋은 이점을 가진다⁴⁾. 더불어, 유리 기판은 열-기계 안정성이 높아 고밀도 인터커넥션은 물론 대형화가 가능해 반도체 성능을 높일 수 있다.

신뢰성 있는 3D 패키징을 달성하기 위해서는 CTE (Coefficient of Thermal Expansion)의 최적화가 필수적이다. 비정질의 유리는 실리콘과 달리 온도에 따라 가변적인 열팽창 계수를 가져 다른 재료와의 CTE 불일치로 인해 발생하는 휨 현상 (warpage)을 최소화할 수 있다⁵⁾. Fig. 2에서 (a)는 2.5D 패키징에서 실리콘 인터포저를 사용했을 때 CTE 불일치로 인해 발생하는 휨 현상을 나타낸다. (b) 유리 인터포저를 사용할 경우, CTE를 조절해 유리와 기판 사이에 발생하는 휨 현상을 최소화할 수 있다.

휨 현상은 고집적화와 우수한 열 방출 특성을 가지는 FOWLP (Fan-Out Wafer Level Package)와 같은 첨단 패키징 분야에서도 중요한 문제이다. FOWLP의 두께가 기존 패키지에 비해 얇고, 웨이퍼 단위로 진행되기 때문에 다이 레벨 패키지보다 발생하는 휨이 매우 크다⁶⁾. 유리 소재의 조절 가능한 CTE는 기판이 얇아지고 커지면서 발생하는 문제점을 최소화할 수 있어 첨단 3D 패키징 분야에 높은 적용 가능성을 지닌다. 반면, Si에 비해 유리의 낮은 열전도도, 표면 결함에 의한 균열 발생 등은 극복해야 할 문제점으로 지적된다. 한편, 최근 인텔 (Intel)이 Semicon Japan에서 'Glass core package- 첨단 반도체 패키징 기판 기술의 차세대 진화'에 대해 발표한 바 있듯이, TGV 및 이와 관련된 다양한 연관 기술 분야에서도 많은 진전들이 이루어




Fig. 1 Glass interposer adopted to a 2.5D semiconductor package




Fig. 2 2.5D packaging using different interposer material, (a) Si interposer, (b) Glass interposer

지고 있다⁷⁾.

본 고에서는 유리기판에서의 반도체 3D 패키징을 위해 높은 성능과 우수한 신뢰성을 가지는 TGV 형성 기술과 관련 연구에 대해 조사하였다.

2. TGV 형성 기술

2.1 LISE (Laser Induced Selective Etching)

LISE는 레이저를 활용한 TGV 형성 기술로, 레이저에 국부적으로 조사된 영역을 에칭하여 패턴을 형성하는 기술이다. 그 중 펨토초부터 피코초 범위에 이르는 매우 짧은 펄스 폭을 가지는 레이저를 활용하면 고에너지 레이저 펄스를 매우 짧은 시간 집중적으로 조사할 수 있다. 유리기판에 TGV를 형성하는 과정에서 레이저는 유리의 표면에 국부적으로 고에너지를 단시간에 전달한다⁸⁾. 레이저는 유리에 열기계적 영향을 유발해 유리의 표면 팽창과 밀도를 변화시키고, 이로 인해 화학적 에칭에 민감한 영역이 형성된다. 해당 영역에서 KOH와 같은 에칭 용액을 사용해 화학적 에칭이 진행된다면 나노크레이터 (nanocrater)라 불리는 나노 회절 격자 구조물이 형성되며 유리 표면을 변화시킨다. 레이저 조사에 사용되는 펄스 에너지와 화학적 에칭 조건을 조절하여 생성되는 나노크레이터의 크기를 제어하고, 원하는 형태의 비아를 얻을 수 있다⁹⁾.

용융 실리카 기판에서의 LISE에서도 나노 회절 격자 구조물이 보고되었다. Jia 등¹⁰⁾은 1,030 nm 파장의 단일 펄스 펨토초 레이저를 사용해 서로 다른 펄스 간격 하에서 평행한 선 모양의 패턴을 조사하였으며,

이후 85℃에서 5시간동안 KOH 용액을 통한 선택적 에칭이 진행되었다. 펄스 지속 시간은 290 fs이며, 펄스 반복 주파수는 1 MHz이다. SEM 측정 결과 펄스 간격이 1 μ s와 2 μ s에서는 열 축적과 열 확산으로 인해 응고된 나노 구조물이 분산된 형태로 선택적 에칭이 진행되지 않았다. 펄스 간격 3 μ s부터 열 에너지가 주변으로 확산되어 규칙적이고 연결된 나노 회절 격자 구조물이 관찰되었다. 반면에 펄스 간격이 5,000 μ s를 넘어가면서 나노 회절 격자는 나타나지만 서로 연결되지 않아 에칭이 진행되지 않음을 확인하였다. 결론적으로 펨토초 레이저를 활용한 선택적 에칭 과정에서 나노 회절 격자 구조물의 생성과 연결이 패턴 형성의 주요 메커니즘이 된다는 것을 보고하였다.

Kim 등¹¹⁾은 붕규산 유리의 TGV 형성 과정에서 초단 펄스 레이저 (ultrashort pulse laser)의 지속 시간과 펄스 파형이 TGV 생성 속도에 미치는 영향에 대해 연구하였다. 실험에서는 단일 펄스와 213 ps, 10 ns, 500 ms 간격을 가지는 이중 펄스를 이용하였으며, 0.2 ps에서 1 ps까지의 시간동안 각각의 펄스를 조사한 뒤 KOH용액을 사용하여 형성된 TGV를 OM 및 SEM, 단면을 통해 비교하였다. 비교 결과, 펄스의 지속 시간이 0.2 ps에서 1 ps로 증가함에 따라 TGV의 직경은 감소하고 깊이는 증가하는 양상을 보였지만, 10 ns 간격의 이중 펄스에서만 TGV의 깊이가 일정한 모습을 보였다. 이는 펄스 사이의 시간 간격에 따라 광자가 조사될 때 서로 다른 캐리어 (carrier) 관련 현상이 지배적으로 발생했기 때문이다. 213 ps 간격의 이중 펄스에서는 전자가 에너지를 받아 여기 상태의 활성화된 캐리어가 발생하는 동안 추가 광자가 조사되며 전자의 운동 에너지가 증가해 광자의 침투 깊이가 증가했다. 그러나 10 ns 간격의 펄스는 전자가 바닥 상태로 돌아가고 추가 광자가 조사되어 열 확산이 지배적으로 발생하였다. 이 경우 열 확산 길이는 펄스의 지속 시간에 따라 크게 변하지 않기 때문에 TGV의 깊이는 일정하였다.

펄스 지속 시간이 1 ps의 경우 213 ps 간격의 이중 펄스에 대한 TGV 홀 (hole)의 깊이가 22.39 μ m로 가장 깊었으며, 156 $\pm$ 22 nm 두께를 가진 나노 회절 격자가 관찰되었다. 결론적으로 ps 간격의 이중 펄스가 전자의 운동 에너지를 강화해 TGV의 생성 속도를 향상시킬 수 있으며, 전자의 운동에너지를 높이는 것이 열 확산보다 가공성 측면에서 유리하다는 사실을 밝혔다.

에칭 용액의 농도 또한 TGV 형상 (profile)에 영향을 미치는 주요 인자이다. Chen 등¹²⁾은 붕규산 유리 (borosilicate glass)에서 HF 에칭 용액의 농도를 조




Fig. 3 (a) Schematic drawing of LISE process, (b) Cross section view of TGV structure on borosilicate glass

절하여 TGV 측벽의 테이퍼 (taper)를 개선할 수 있음을 보고하였다. 실험에 사용된 레이저는 피코초 단일 펄스 레이저이며, 펄스의 에너지는 55 μJ , 펄스 폭은 16 ps이다. 단일 펄스 레이저 빔에 의해 조사되는 3개의 동일한 샘플을 각각 10%, 5%, 3% 농도의 HF 용액으로 에칭한 뒤 단면도를 통해 TGV의 비아 측벽 각도를 측정하였다. 표면 직경이 60 μm 인 TGV에 대해서, HF 용액의 농도가 10%에서 3%로 감소할 때 비아의 측벽 각도가 80.65°에서 84.18°로 증가하며 TGV 프로파일 (profile)이 효과적으로 개선된 모습을 확인할 수 있었다. 한편, 펄스의 개수가 1개에서 10개로 증가함에 따라 비아 측벽의 각도는 80.65°에서 81.13°로 증가했으나, 증가폭은 미미하였다. Fig. 3는 실험에 사용된 LISE 기술과 이를 통해 형성된 TGV의 단면을 모식도로 표현한 것이다.

2.2 EDM (Electrical Discharging Method)

EDM은 전기 방전을 이용한 TGV 생성 기술로, 고전압 및 전류를 활용하여 유리기판에 정밀한 구조를 형성하는 방법이다. 이 기술은 유리가 두 개의 정렬된 전극 사이의 공간에 유지되며 두 단계로 구성된다. 첫째, 전기 방전이 집중되고 열을 생성하며 이로 인해 국부적으로 유리의 점도가 감소한다. 두 번째로, 줄 히팅 (joule heating)에 의해 유리가 추출되어 홀을 생성한다. EDM 프로세스를 통해 기존 TGV 형성 방법에 비해 상대적으로 짧은 시간 동안 높은 종횡비 (aspect ratio)를 가진 홀을 형성할 수 있다¹³⁾. EDM은 전기 방전만을

이용하지만, 전해질을 추가하여 화학적 반응을 결합한 ECDM (Electrical Chemical Discharging Method)과 같은 방법 또한 사용된다.

Harindra 등¹⁴⁾은 KOH 전해질에서 ECDM 프로세스를 통해 용융 실리카 기판에 TGV를 형성하고, 3D 구조의 인덕터 (inductor)를 제작하였다. 실리콘 기판의 인덕터는 낮은 비저항 (resistivity)을 가져 절연층을 증착하는 공정이 요구된다. 반면 유리기판에서 제작된 인덕터는 절연층이 필요하지 않아 공정이 단순하며, 유리의 투명한 광학적 특성은 생산과정 중에서 결함 (defect)을 탐지하기 용이하다. 실험은 2인치 직경, 520 μm 두께의 용융 실리카 기판에서 진행되었으며, 2x5 및 2x2 배열을 가지는 스테인리스강 소재의 다중 팁을 통해 홀을 형성하였다. 140±10 μm 크기의 다중 팁을 통해 형성된 TGV의 평균 상단 및 하단 직경은 각각 580±71 μm 및 286±45 μm 로 측정되었다. 나선형 (spiral) 인덕터와 도넛형 (toroidal) 인덕터가 제작되었고, 측정된 인덕터의 저항은 각각 338 mΩ, 168 mΩ이다. 해당 연구를 통해 3D 인덕터 제작을 위한 TGV 프로세스의 적용 가능성을 확인하였다. Fig. 4는 용융 실리카 기판에서 제작된 TGV 기반의 3D 인덕터 제작 공정을 모식도로 표현한 것이다.




Fig. 4 Schematic drawing for the fabrication of the 3D inductors on fused silica substrate, (a) Fused silica substrate, (b) TGV fabricated by EDM, (c) Substrate bonded to carrier substrate, (d) Copper electroplating, (e) Copper seed layer polished away, (f) Ti/Cu layer deposition on both sides, (g) Lithography on both sides to define RDL mold, (h) Cu electroplating, resist removal and seed layer wet etching

ECDM과 EDM을 통해 형성된 TGV의 특성을 개선하기 위해서, 첨가제를 사용하거나 레이저 가공을 활용하는 방법으로 연구가 진행되고 있다.

Zhixiang 등¹⁵⁾은 KOH 전해질에 NTF (Non-Transferring Function) 전해질인 PAM (Polyacrylamide)을 첨가하여 ECDM을 통해 형성된 TGV의 균일도와 반복성을 높인 연구를 진행하였다. NTF 전해질은 전기 전달 특성이 높지 않은 전해질로서, ECDM 과정에서 전기적인 효과를 조절하기 위해 사용된다. 기존 KOH 전해질과 달리 NTF 전해질을 사용하면 감쇠 효과 (damping effect)와 포위 효과 (confinement effect)를 기대할 수 있다. 감쇠 효과란 ECDM 프로세스에서 발생하는 진동을 줄이는 효과를 말한다. ECDM 가공 중에는 전해질과 전극 사이에서 발생하는 방전으로 인해 유리 표면에 미세한 진동이 발생하고, 이러한 진동은 정밀한 가공에 부정적인 영향을 미친다. 포위 효과란 ECDM 가공 중 방전이 일어나는 지역을 제한하여 정밀한 가공을 가능하게 하는 효과를 말한다. 포위 효과를 통해서 방전이 특정 영역에 집중되도록 유도하여 정밀한 TGV를 형성할 수 있다. 실험에서는 0.1 wt %에서 0.9 wt %에 이르는 NTF 전해질을 KOH 전해질에 첨가하여 소다 석회 유리기판에 ECDM 가공을 진행하였다. 실험 결과, 0.5 wt %의 NTF 전해질에서 제작된 81개의 마이크로 홀 어레이의 오버컷의 표준편차가 3.34 μm 로 KOH 전해질에서의 표준편차인 9.79 μm 에 비해 큰 향상폭을 나타냈다. TGV 형성 과정에서 발생하는 열로 인한 HAZ (Heat Affected Zone)의 폭 또한 64.81% 감소하여 ECDM 프로세스에서 NTF 전해질에 대한 유용성을 입증하였다.

Harmesh 등¹⁶⁾은 CNT (Carbon NanoTube)가 첨가된 전극을 이용해 EDM의 성능을 향상시키는 연구를 진행하였다. 실험에서는 탄소 및 크롬을 주 원소로 하는 steel 기판에 나노 파우더 형태의 CNT가 사용되었으며, CNT 입자는 EDM 프로세스에서 유전체와 혼합되어 전기 방전 중 스파크를 발생시켜 작업물의 침식 속도 향상에 기여하였다. 스파크는 CNT 입자 사이에 균일하게 분포되어 작업물 표면의 MRR (Material Removal Rate)과 SR (Surface Roughness)을 향상시켰다. 실험 결과 4 g의 CNT가 첨가된 EDM 프로세스에서 기존 EDM 대비 MRR이 80% 향상되고 SR이 67% 감소하였다. 결론적으로 추가된 CNT의 농도가 EDM 프로세스에서 MRR과 SR에 가장 큰 영향을 미치는 중요한 매개변수임을 확인하였다.

Zhao 등¹⁷⁾은 레이저 가공과 ECDM을 결합한 LA (Laser-Assisted) ECDM에 대한 연구를 진행하였다.

실험에서는 1064 nm 파장, 12 ps 펄스 지속시간의 Nd: YVO₄ 레이저를 사용했으며, 레이저 조사 이후 NaOH 전해질에서 ECDM이 진행되었다. 실험 결과, 레이저 조사 이후 진행된 ECDM 가공에서 포위 효과로 인해 가공 정확도가 향상되었다. 또한 레이저만으로 가공된 홀의 단면은 V 모양으로, 큰 테이퍼가 존재하는 문제점이 있었다. LA-ECDM에서는 홀의 프로파일이 V 모양에서 U 모양으로 변형되어 테이퍼가 크게 개선되었다.

전기·화학적 방전 가공을 통한 TGV 형성 기술은 다량의 TGV를 단시간에 제조할 수 있는 이점이 있지만, 가공 중 발생하는 열로 인한 전극의 마모는 TGV의 프로파일에 부정적인 영향을 미친다. 전극의 마모는 가공의 정확성과 형성된 TGV의 신뢰성에 직접적인 영향을 미치며, EDM 가공 비용의 약 70%가 전극 교체 비용으로 사용되기 때문에 마모를 감소시키는 것이 중요하다¹⁸⁾.

Jafferson 등¹⁹⁾은 극저온 냉각을 통해 전극의 마모를 감소시키는 실험을 진행하였다. 실험에서는 -185°C의 액체질소가 극저온 냉각 재료로 사용되었으며, 전극 물질로는 구리와 텅스텐, 기판으로는 1 mm 두께의 스테인리스강을 사용하였다. 실험 결과 텅스텐 전극에서는 TWR (Tool Wear Rate)가 58%, 구리 전극에서는 35% 감소하며 극저온 냉각이 톨의 마모를 획기적으로 감소시켰음을 확인하였다. 또한 극저온 처리된 전극의 비커스 경도 실험 결과, 텅스텐 전극에서는 경도가 120%, 구리 전극에서 17% 증가해 극저온 냉각의 효과를 입증하였다.

3. TGV의 기능성 박막 형성과 Cu 충전



3.1 TGV 내벽의 기능성 박막 코팅

기능성 박막은 특정한 물리적, 화학적, 또는 전기적 특성을 부여하기 위해 얇게 증착되거나 코팅된 박막을 말한다. 이러한 박막은 다양한 기능을 제공하며 다양한 기술분야에 사용된다. 각 기능성 박막은 응용 분야의 요구 사항에 맞게 설계되며, TGV 제조 과정에서 중요한 역할을 한다.

박막의 쓰임으로는 (1) Seed Layer: Cu, Au와 같은 충전 금속의 원활한 전해도금을 위한 코팅으로 사용하고, (2) Insulating layer: TGV를 둘러싸고 내부 구조를 전기적으로 차단해 전류 유출 방지 및 인접한 TGV의 간섭을 방지하기 위해 사용하며, (3) Adhesion Layer: Seed Layer와 Insulating Layer 사이의 결합을 강화하기 위해 사용한다^{20,21)}.

Glass 기판상의 박막 형성방법으로는 스퍼터링법을 비롯한 건식법이 일반적인 방법이었으나, 높은 종횡비를 갖는 TGV에서는 균일한 박막 두께를 얻는데 문제점이 있다. 반면 습식법은 박막형성을 위한 용액 중에 유리기판을 침지시키기 때문에 TGV 및 유리기판 표면에 균일하고 일괄적인 형성이 가능하다. TGV내 벽면에 시드층이 제대로 형성되지 않으면, 이후 TGV의 Cu 충전시에 Cu 미충전 등의 결함이 발생한다²²⁾.

Chen 등²³⁾은 Ni 활성화, Ni-P 무전해도금을 사용하여 TGV에 금속 시드층 (metal seed layer)을 형성하였다. 실험에서는 Li-Al-Si로 구성된 광반응성 유리가 사용되었으며, Ni-P 도금에서의 화학반응식은 다음과 같다(Eq. 1,2).



Ni-P 코팅된 시편은 대기 중에서 200~450℃에서 30분간 어닐링 (annealing) 처리되었으며, 온도 상승 속도는 150℃ 이하에서 120℃/h, 150℃ 이상에서 60℃/h이다. 실험 결과, 350℃ 이상에서의 어닐링 처리 후에는 도금 층 표면의 응집력이 크게 향상되었고, 400℃ 이상에서는 산화막이 형성되며 전기 저항이 다시 증가하였다. 다른 연구 보고들²⁴⁻²⁷⁾에 따르면, Ni-P Seed Layer는 열처리 후 결정화되고 Ni와 Ni₃P 상이 나타난다. 필름의 Ni-P상은 주로 비정질이며, 어닐링 처리 이후 나뭇가지와 유사한 결정 구조를 가진 덴드리틱 결정화 (dendritic crystallization)가 진행되어 TGV와의 부착력이 향상되었다. 결과적으로 니켈 시드층이 10:1의 종횡비를 가진 비아를 효과적으로 코팅하였으며, 평균 층 두께는 약 200 nm로 비아 내부에서의 도금 또한 균일한 특성을 나타냈다.

Inoue 등²⁸⁾은 유리기판에 도금에 의한 습식법으로 Cu 시드층을 형성하였다. 즉, 유리기판 위에 무전해도금Cu 박막과 그 위에 전해도금에 의해 Cu 박막을 형성하였다. 그 결과, Na유리 기판에서는 Cu의 밀착 강도가 0.6 kN/m, 무알칼리유리 기판에서는 0.4 kN/m 정도가 얻어졌다.

Takayama 등²⁹⁾은 저진공하에서의 Cu 고속 스퍼터링법과 전기도금법을 결합하여 무알칼리 유리기판의 TGV내에 Cu 시드층을 형성하는 방법을 제안하였다. 고속 스퍼터링시, 성막 압력 0.5~5 Pa, 파워 35 kW, 스퍼터링 시간 28초 처리로, TGV 기판 평탄부에 3 μm의 Cu박막 형성, 종횡비 3.75 (비아 직경 80 μm,

깊이 300 μm) TGV 내 비아 중앙부에 Cu박막이 0.29 μm 형성됨을 확인하였다. 스퍼터링 후 전기도금법에서는 황산도금욕과 피로린산 도금욕을 사용하였으며, 피로린산의 경우 Cu의 밀착강도가 1.0 kN/m를 초과함을 확인하였다.

Yiu 등³⁰⁾은 용액 기반 금속 산화물층인 APL (Adhesion Promoting Layer)을 적용해 용융 실리카 기판에서 고종횡비의 TGV 충전을 달성하였다. 스핀 코팅을 통해 TGV의 측벽에 APL을 증착하고, 이후 Cu층의 무전해도금 및 DC 전류를 통한 전해도금으로 TGV를 충전하였다. 실험 결과 길이 345 μm, 직경 25 μm의 보이드 없는 HAR-TGV가 형성되었다. APL 층은 딥 코팅, 스핀 코팅과 같은 다양한 방법으로 증착이 가능하며, 복잡한 PPR 파형이 아닌 DC 파형 하에서 HAR-TGV를 달성할 수 있기에 주목할 가치를 지닌다.

한편, Shigeo 등³¹⁾은 Cu와 유리 간의 접착층 (adhesion layer) 없이 직접 유리 위에 Cu 필름을 형성할 수 있는 습식 도금 공정을 제안하였다. 먼저 비 알칼리성 유리기판에 초음파 세척과 알칼리 탈지 과정, UV 조사를 진행하여 유리 표면의 유기물을 제거하고 접착성을 향상시켰다. 3 μm의 Cu 층이 습식 도금 공정을 통해 시드층으로 도금되었으며, 이후 전해도금 및 SAP (Semi Additive Process) 공정을 진행하여 TGV 측면, 전면 및 후면에 15 μm 두께의 구리가 코팅되었다. 실험 결과 습식도금을 통해 형성된 Cu 시드층과 전기도금으로 형성된 구리 도금이 모두 균일하게 도금되었으며, 0.35 kN/m의 높은 접착 강도 (adhesion strength)와 우수한 유리 표면 평탄도를 달성하였다. 측정된 TGV의 저항은 평균 6.71 mΩ/via 이하로 나타났다. 습식 도금을 통한 TGV 코팅은 대형 유리 기판에도 적용 가능하며, 추가적인 기능성 박막 코팅 없이 공정을 진행할 수 있어 저렴하고 고효율의 이점을 가진다.

Hariki 등²²⁾ 또한 TGV 내에 시드층의 형성 없이 Cu를 충전하는 필름 부착 폐쇄도금법을 제안하고, 비아내에 Cu가 성공적으로 충전됨을 보고하였다.

3.2 TGV 및 TSV의 Cu 충전 도금

TGV 및 TSV의 Cu 충전은 주로 전해도금법을 이용해 충전된다. 전해도금법은 금속 이온을 전류에 의해 음극으로 이동시켜 목표 금속을 특정 표면에 코팅하는 방법이다. Cu 전해 도금 과정에서는 Cu 이온을 포함하는 도금용액에서 전류가 흐르고, Cu 이온들이 음극으로 이동하며 전자를 받아 구리로 환원되는 과정을 거친다. 환원된 Cu 이온은 TSV 및 TGV의 표면에서 석출되어 도금층을 형성하게 된다.

전해 도금에 의해 TGV 및 TSV 내에 형성된 금속층은 적용된 전류 밀도와 파형에 영향을 받는다. DC (Direct Current) 전류를 이용한 Cu 충전에서는 전류 밀도가 높은 비아의 개구부가 바닥 부분보다 두껍게 도금되어 개구부가 먼저 Cu로 연결되며, 비아 내부에 보이드 (void)와 시임 (seam)과 같은 결함이 발생하기 쉽다. 이러한 결함은 펄스 전류의 적용, 첨가제 사용을 통한 도금 용액 최적화, 초음파 활용 등을 통해 개선될 수 있다^{32,33)}.

도금 용액 최적화를 위해 사용되는 첨가제는 억제제 (inhibitor)와 가속제 (accelerator), 평활제 (leveler)로 나뉜다. 억제제와 가속제는 전해도금 과정에서 금속 증착의 속도를 조절하며, 평활제는 금속 층의 균일한 증착을 유도하여 전해도금의 품질을 향상시킨다.

첨가제와 관련해서 Ling 등³⁴⁾은 TGV의 Cu 충전을 위한 억제제와 촉진제의 시너지 효과에 대한 연구를 진행하였다. 실험에서는 깊이 150 μm 의 테이퍼 형상의 비아가 사용되었으며, 비아의 직경은 윗부분이 50 μm , 아래가 20 μm 이다. 도금 용액으로는 99.7 g/L CuSO₄, 10 g/L H₂SO₄ 및 50 ppm Cl⁻와 신형 억제제 A, 가속제 B와 평활제 C가 사용되고, 전류밀도는 0.5 ASD (amps per square decimeter), 1 ASD, 1.5 ASD로 증착을 진행하였다. 첫 번째 실험에서 억제제와 가속제, 평활제의 비율이 50:1:1.25인 경우, 비아는 2.25 시간동안 1 ASD에서 보이드 없이 완벽하게 충전되었다. 억제제 농도가 낮을 경우, 억제제와 가속제의 시너지 효과는 비아의 표면 두께 증가에 기여해 비아의 상부와 하부의 표면 두께 차이가 증가하였다. 그러나 억제제 농도가 증가함에 따라, 억제제 A 분자는 비아의 표면에 우선적으로 흡착되어 증착 속도를 늦췄다. 따라서 비아 표면의 두께가 감소하며 상부와 하부의 표면 도금이 일관되게 유지되는 결과가 나타났다. 결론적으로, 억제제, 가속제, 레벨러의 비율 60:1:1에서 비아는 기존보다 높은 1.5 ASD의 전류밀도로 1.5시간동안 보이드 없이 완벽하게 충전되었다.

Jin 등³⁵⁾은 TGV의 Cu 충전에서 PVP (Polyvinylpyrrolidone)를 평활제로 사용했을 때, PVP의 분자량이 Cu 표면에서 억제층 (inhibition layer) 형성에 미치는 영향을 연구하였다. 실험에는 0.94 M CuSO₄, 0.31 M H₂SO₄, 2 mM HCl을 함유하는 수용성 전해질이 사용되었으며, 억제제로 PEG (Polyethylene glycol), 가속제로 bis(3-sulfopropyl) disulfide (SPS), 평활제로 10,000, 29,000, 360,000, 1,300,000 g/mol 분자량의 PVP가 사용되었다. 실험에 사용된 TGV의 높이는 400 μm 이며, 직경은 개구부가 80 μm , 중간 지

점이 40 μm 인 테이퍼 구조이다. 실험 결과 분자량이 작은 PVP (10,000 g/mol)가 Cu 표면에 더 조밀한 억제층을 형성하여, Cu 전극 도금을 효과적으로 억제해 결함 없는 충전을 유도하였다. 반면 분자량이 큰 PVP (360,000 g/mol) 층은 보다 조밀하지 못하였으며, 가속제가 흡착될 수 있는 많은 결함이 포함되었다. 이는 흡착된 PVP 사이의 입체 장애 (steric hindrance)가 분자량과 함께 증가할 가능성이 매우 높기 때문에, 분자량이 커짐에 따라 Cu 표면에 조밀한 억제층 형성을 방해하는 것으로 보인다. 고분자 첨가제의 분자량이 흡착물의 구조와 경쟁 흡착 (competitive adsorption)에 영향을 미친다는 해당 연구 결과는 향후 Cu 충전 프로세스의 성능을 촉진하기 위한 적절한 고분자 첨가제 선택의 중요성을 보여준다.

첨가제를 통해 도금 용액을 최적화하는 방법은 전류 파형이 일정한 DC 전류에서 결함을 방지하는 데 탁월한 효과를 나타낸다. 그러나 DC 전류 특성상 높은 전류가 인가되었을 경우 발생하기 쉬운 비아 위치에 따른 전류밀도 차이로 인해 보이드를 완전히 방지하는 것은 어렵다. 이와 같은 문제를 해결하기 위해 현재는 PPR (Periodic Pulse Reverse) 파형을 이용한 전해 도금법이 주로 사용된다. PPR 파형은 펄스 전류, 역 펄스 전류 및 오프 펄스 기간으로 구성되며, 펄스 전류와 역 펄스 전류, 오프 펄스를 반복해 비아의 초등각 (super-conformal) 충전이 가능하다. 펄스 전류가 걸리는 기간에는 비아 내에 Cu가 도금되고, 역 펄스 기간에는 비아에 과도금된 Cu층이 다시 용해된다. 오프 펄스에는 구리 이온이 도금액 속으로 확산되며 비아에 존재하는 이온 농도가 균일해져 표면부에서 구리가 우선적으로 도금되는 것을 방지한다³⁶⁾.




Fig. 5 Cu filling ratio of straight and tapered vias according to PR and PPR current density (electroplating time; 1hr)^{37,38)}

레이저로 가공한 TGV는 대체로 경사형 비아를 갖는데, 레이저 드릴링 방법에 따라 양면 경사형이거나 한쪽 면 경사형 비아를 갖게 된다. 저자 등^{37,38)}은 수직형 비아 및 경사형 비아에 대하여 PR 및 PPR 전류를 사용하여 Si 비아 내에 Cu가 충전되는 정도를 조사하였다. 동일한 PR 전류 조건하에서는 수직형 비아의 충전율은 전류밀도 2.29 mA/cm^2 일 때 최대 충전을 45%를 나타내었으며, 경사형 비아에서는 전류밀도 3.04 mA/cm^2 일 때 최대 충전을 71%를 나타내어, 경사형 비아가 수직형 비아에 비해 높게 나타났다.

한편, PPR 전류파형에서는 평균 전류밀도 5.85 mA/cm^2 에서 경사형 비아는 100% Cu 충전율을 나타내었으며, 전반적으로 PPR 전류파형이 PR 파형에 비해 높은 충전율을 나타내었다. Fig. 5는 PR 및 PPR 파형에서 전류밀도에 따른 수직형, 경사형 비아의 Cu 충전율을 나타낸 것이다.

PPR 파형을 이용한 전해 도금과 관련하여, 저자 등³⁹⁾은 PPR의 처리 시간을 개선하기 위해 3단계의 전류밀도를 사용한 단계별 PPR에 대한 연구를 진행하였다. 충전 초기에는 낮은 전류밀도를 적용해 비아의 입구, 벽 및 바닥에 등각의 (conformal) 도금이 진행되었다. 중간 단계에서는 중간 전류밀도를 적용해 비아에 초등각 도금이 진행되며, 마지막으로 높은 전류 밀도를

적용해 비아를 완전히 Cu로 채운다. 결론적으로 최종 단계에서는 충전 초기, 중간 단계에서 발생한 낮은 전류밀도에 대한 소요시간을 보상할 수 있으며, 결함이 최소화된 Cu 충전 도금을 달성하였다. 해당 연구결과는 빠르고 신뢰성 있는 Cu 충전을 위한 전류 파형의 최적화에 대한 중요성을 보여준다.

한편, TSV의 Cu 충전에서는 첨가제를 사용하지 않고도 PPR 전류파형을 통해 보이드 없는 충전이 달성되었다. Zhu 등⁴⁰⁾이 진행한 실험에서 직경 $50 \mu\text{m}$ 의 TSV에 Cu 충전 결과, 펄스 전류 0.4 A/dm^2 , 역 펄스 전류 -0.8 A/dm^2 를 인가했을 때 구리층이 V 형태로 성장하며 보이드 없는 초등각 도금을 달성하였다. 전류 파형에 따른 결과 비교를 위해 펄스 전류와 동일한 0.4 A/dm^2 으로 DC 도금을 진행한 결과, 내부에 큰 보이드가 형성된 모습을 확인하였다. 역방향 펄스가 Cu를 용해시켜 V 형태의 구리층 성장에 기여했으며, 오프 펄스가 구리 이온의 확산 시간을 연장시켜 비아 내부에서 구리 이온의 농도가 균형을 이루었다. 그러나 PPR을 적용한 Cu의 전해도금에서도 전류밀도가 증가함에 따라 비아 하부에 역방향 V 모양의 구조가 형성되며 보이드가 발생하였다. Fig. 6는 (a) 높은 전류밀도와 (b) 낮은 전류밀도에서 PPR을 적용한 Cu 충전의 모식도를 표현한 것이다. 비아 상부에 형성된 정방




Fig. 6 Schematic drawing of the Cu filling process using PPR current, (a) with high current density, (b) with low current density

향 V 구조는 전류밀도가 감소함에 따라 증가하였으며, 낮은 전류밀도에서 정방향 V 구조가 역방향 V 구조에 비해 우세해지며 보이드 없는 충전을 달성하였다.

Inoue 등²⁸⁾은 8" 무알칼리 유리 (non-alkali glass) 웨이퍼의 TGV에 대해 Cu 무전해도금 박막형성 및 Cu 도금을 통해 균일한 Cu 충전을 확인하였다.

앞선 연구들은 비아 하부에서 상부로 Cu가 축적되며 채워지는 bottom-up 방식의 단면 전기도금을 사용했지만, Ke 등⁴¹⁾에 의해 양면 도금 공정에 대한 연구가 진행되었다. 양면 도금은 도금할 대상의 양쪽 면을 동시에 도금하는 방법이며, 기판의 양쪽에 도금이 필요한 경우 적용할 수 있다. 실험에서는 확산 방지층 (diffusion barrier)으로 Ti, 시드층으로 Cu가 사용되었으며, 전류밀도와 첨가제, 도금 용액과 같은 매개변수를 조절해 균일하고 보이드 없는 TGV 충전을 달성하였다. 양면 전기도금 공정에서는 도금액의 유속이 일정하지 않고 기판의 양면이 다르기 때문에 전기 도금의 여러 단계에서 전류와 파라미터를 조절해야 하는 어려움이 따른다. 하지만 단면 전기도금에 비해 충전시간이 빠르고, 양면 패턴이 다른 기판에 적용 가능한 장점을 가진다.

4. 결 론

최근의 고밀도 고성능 반도체 패키징 분야는 2.5D 및 3D Si 칩, 그리고 인터포저의 integration을 위해 채택된 TSV 기술에 의해 중요한 진전을 이루었다. TSV는 인터커넥트 밀도 증가와 신호 경로 단축 등의 장점이 있지만, 전기적 손실, 기판 휨 현상 및 고가의 제조 비용과 같은 단점을 극복하기 위한 노력이 진행 중이다. 한편, TSV 기술의 단점 극복을 위한 대안으로, 유리 기반의 TGV는 우수한 절연 성능, 비용 효율성, 고주파 영역에 대한 적용 성능에 장점이 있다. 또한, 가변적 열팽창 계수 값으로 인한 2.5D 및 3D 등 적층된 디바이스의 휨 현상을 효과적으로 완화하는 장점도 있다. 이로 인하여 차세대 반도체 패키징 기술로 주목받으며 많은 연구들이 진행되고 있다. 금후, 이 기술은 유리 기판, TGV 드릴링 기술, 기능 층 코팅, Cu 충전 공정의 지속적인 발전으로 인해 반도체 패키징 분야는 성능, 신뢰성 및 비용 효율성을 향상시킬 수 있을 것으로 기대된다.

사 사

이 연구는 산업통상자원부(MOTIE) 및 한국산업기술평원(KIAT)의 지원을 받아 수행된 연구입니다. (P0018010, 2024)

ORCID: Beom Chang Seok: <https://orcid.org/0009-0007-0277-894X>

ORCID: Jae Pil Jung: <https://orcid.org/0000-0002-4526-0442>

References

1. Through Glass Vias (TGV) Substrate Market: Size, Share, Growth, Analysis, Key Players, Revenue, Growth, *Valuates Reports*. (2023).
2. K. Salah, TGV versus TSV: A comparative analysis, *2016 3rd International Conference on Advances in Computational Tools for Engineering Applications (ACTEA)*, Zouk Mosbeh, Lebanon (2016) 49-53.
<https://orcid.org/10.1109/ACTEA.2016.7560110>
3. Z. Fang, J. Zhang, L. Gao, H. Chen, X. Yang, J. Liu, W. Li, and X. Cai, Absorptive Filtering Packaging Antenna Design Based on Through-Glass Vias, *IEEE. Trans. Comp. Pack. Manuf. Technol.* 13(11) (2023) 1817-1824.
<https://orcid.org/10.1109/TCPMT.2023.3318434>
4. A. B. Shorey and R. Lu, Progress and application of through glass via (TGV) technology, *2016 Pan Pacific Microelectronics Symposium (Pan Pacific)*, Hawaii, USA (2016) 1-6.
<https://orcid.org/10.1109/PanPacific.2016.7428424>
5. S. McCann, V. Smet, V. Sundaram, R. R. Tummala, and S. K. Sitaraman, Experimental and Theoretical Assessment of Thin Glass Substrate for Low Warpage, *IEEE. Trans. Comp. Pack. Manuf. Technol.* 7(2) (2017) 178-185.
<https://orcid.org/10.1109/TCPMT.2016.2641164>
6. J. Hong, S. Gao, S. Park, S. Moon, J. Baek, S. Choi, and S. Yi, Parametric design study for minimized warpage of WL-CSP, *2008 2nd Electronics System-Integration Technology Conference*, Greenwich, UK (2008) 187-192.
<https://doi.org/10.1109/ESTC.2008.4684347>
7. J. Guzek, Glass core package- the next evolution of advanced packaging substrate technology, *Advanced Packaging and Chiplet Summit 2023 Semicon-Japan*, Tokyo, Japan (2023)
8. M. Han, D. Smith, S. H. Ng, V. Anand, T. Katkus, and S. Juodkazis, Ultra-Short-Pulse Lasers-Materials-Applications, *Eng. Proc.* 11(1) (2021) 44.
<https://doi.org/10.3390/ASEC2021-11143>
9. A. M. Shakhov, A. A. Astsfiev, and V. A. Nadtochenko, Physicochemical mechanisms of nanostructuring of glass by femtosecond laser pulses with the use of selective etching, *JETP. Lett.* 109 (2019) 292-297.
<https://doi.org/10.1134/S0021364019050138>
10. J. Qi, Z. Wang, J. Xu, Z. Lin, X. Li, W. Chu, and Y. Cheng, Femtosecond laser induced selective etching in fused silica: optimization of the inscription conditions with a high-repetition-rate laser source, *Opt. express.* 26(23) (2018) 29669-29678.
<https://doi.org/10.1364/OE.26.029669>
11. J. Kim, S. Kim, B. Kim, J. Choi, and S. Ahn, Study of Through Glass Via (TGV) Using Bessel Beam, Ultrashort Two-Pulses of Laser and Selective Chemical Etching,

- Micromachine*. 14(9) (2023) 1766.
<https://doi.org/10.3390/mi14091766>
12. L. Chen and D. Yu, Investigation of low-cost through glass vias formation on borosilicate glass by pico-second laser-induced selective etching, *J. Mater. Sci. Mater. Electron*. 32 (2021) 16481-16493.
<https://doi.org/10.1007/s10854-021-06205-w>
 13. L. A. Hof and J. A. Ziki, Micro-Hole Drilling on Glass Substrates-A Review, *Micromachine*. 8(2) (2017) 53.
<https://doi.org/10.3390/mi8020053>
 14. H. K. Kannoja, J. Arab, A. Sidhique, D. K. Mishra, R. Kumar, J. Pednekar, and P. Dixit, Fabrication and characterization of through-glass vias (TGV) based 3D spiral and toroidal inductors by cost-effective ECDM process, *2020 IEEE 70th Electronic Components and Technology Conference (ECTC)*, Florida, USA (2020) 1192-1198.
<https://doi.org/10.1109/ECTC32862.2020.00191>
 15. Z. Zou, K. Chan, S. Qiao, K. Zhang, T. Yue, Z. Guo, and J. Liu, Electrochemical discharge machining of a high-precision micro-holes array in a glass wafer using a damping and confinement technique, *J. Manuf. Process*. 99 (2023) 152-167.
<https://doi.org/10.1016/j.jmapro.2023.05.031>
 16. H. Kumar, Development of mirror like surface characteristics using nano powder mixed electric discharge machining (NPMEDM), *J. Adv. Manuf. Technol*. 76 (2015) 105-113.
<https://doi.org/10.1007/s00170-014-5965-6>
 17. D. Zhao, Z. Zhang, H. Zhu, Z. Cao, and K. Xu, An Investigation into Laser-Assisted Electrochemical Discharge Machining of Transparent Insulating Hard-Brittle Material, *Micromachine*. 12(1) (2020) 22.
<https://doi.org/10.3390/mi12010022>
 18. A. B. Kamaraj, S. K. Jui, Z. Cai, and M. M. Sundaram, A mathematical model to predict overcut during electrochemical discharge machining, *J. Adv. Manuf. Technol*. 81 (2015) 685-691.
<https://doi.org/10.1007/s00170-015-7208-x>
 19. J. M. Jafferson and P. Hariharan, Machining performance of cryogenically treated electrodes in microelectric discharge machining: a comparative experimental study, *Mater. Manuf. Process*. 28(4) (2013) 397-402.
<https://doi.org/10.1080/10426914.2013.763955>
 20. H. Aouani, J. Wenger, D. Gerard, H. Rigneault, E. Devaux, T. W. Ebbesen, F. Mahdavi, T. Xu, and S. Blair, Crucial role of the adhesion layer on the plasmonic fluorescence enhancement, *ACS. Nano*. 3(7) (2009) 2043-2048.
<https://doi.org/10.1021/nn900460t>
 21. M. K. Lee, H. D. Wang, and J. J. Wang, A Cu seed layer for Cu deposition on silicon, *Solid. State. Electron*. 41(5) (1997) 695-702.
[https://doi.org/10.1016/S0038-1101\(96\)00258-4](https://doi.org/10.1016/S0038-1101(96)00258-4)
 22. Y. Haruki and T. Nuida, Plating technology for the silicon and glass interposers, *J. Surf. Finish. Soc. Jpn*. 66(2) (2015) 43-47.
<https://doi.org/10.4139/sfj.66.43>
 23. Y. Chen, J. Zhang, L. Gao, S. Zou, K. Liang, Z. Liu, Z. Fang, H. Chen, and Q. Ye, An optimized NiP seed layer coating method for through glass via (TGV), *Microelectron. Eng*. 257 (2022) 111735.
<https://doi.org/10.1016/j.mee.2022.111735>
 24. K. C. Lai, P. Y. Wu, C. M. Chen, T. C. Wei, C. H. Wu, and S. P. Feng, Interfacial characterizations of a nickel-phosphorus layer electrolessly deposited on a silane compound-modified silicon wafer under thermal annealing, *J. Electron. Mater*. 45 (2016) 4813-4822.
<https://doi.org/10.1007/s11664-016-4708-x>
 25. B. H. Liu, F. Y. Liao, and J. H. Chen, Design, fabrication, and characterization of electroless Ni-P alloy films for micro heating devices, *Thin. Solid. Films*. 537 (2013) 263-268.
<https://doi.org/10.1016/j.tsf.2013.04.136>
 26. H. Ashassi-Sorkhabi and S. H. Rafizadeh, Effect of coating time and heat treatment on structures and corrosion characteristics of electroless Ni-P alloy deposits, *Surf. Coat. Technol*. 176(3) (2004) 318-326.
[https://doi.org/10.1016/S0257-8972\(03\)00746-1](https://doi.org/10.1016/S0257-8972(03)00746-1)
 27. T. Rabizadeh, S. R. Allahkaram, and A. Zarebidaki, An investigation on effects of heat treatment on corrosion properties of Ni-P electroless nano-coatings, *Mater. Des*. 31(7) (2010) 3174-3179.
<https://doi.org/10.1016/j.matdes.2010.02.027>
 28. K. Inoue and M. Takayama, Plating on glass substrate using both high speed sputtering process and wet process, *J. Surf. Finish. Soc. Jpn*. 70(4) (2016) 201-205.
<https://doi.org/10.4139/sfj.70.201>
 29. M. Takayama, K. Inoue, and M. Watanabe, Copper Plating on Through Glass Via (TGV) Using Both High speed Sputtering Process and Wet Process, *J. Surf. Finish. Soc. Jpn*. 72(9) (2021) 503-507.
<https://doi.org/10.4139/sfj.72.503>
 30. Y. H. Chang, W. Y. Wang, P. L. Tseng, M. Kanungo, S. C. Pollard, and P. Mazumder, All-Solution-Processed Metallization of High Aspect Ratio Through Glass Vias (HAR-TGVs) with a High Adhesion Promoting Layer (APL), *2023 18th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT)*, Taipei, Taiwan (2023) 251-254.
<https://doi.org/10.1109/IMPACT59481.2023.10348880>
 31. S. Onitake, K. Inoue, M. Takayama, T. Kozuka, S. Kuramochi, and H. Yun, TGV (Thru-Glass Via) Metallization by Direct Cu Plating on Glass, *2016 IEEE 66th Electronic Components and Technology Conference (ECTC)*, Nevada, USA (2016) 1316-1321.
<https://doi.org/10.1109/ECTC.2016.231>
 32. E. H. Choi, Y. S. Lee, and S. K. Rha, Effect of current density and organic additives on via copper electroplating for 3D packaging, *Korean J. Mater. Res*. 22(7) (2012) 374-378.
<https://doi.org/10.3740/MRSK.2012.22.7.374>

33. S. Costello, N. Strusevich, D. Flynn, R. W. Kay, M. K. Patel, C. Bailey, D. Price, M. Bennet, A. C. Jones, and M. P. Y. Desmulliez, Electrodeposition of copper into high aspect ratio PCB micro-via using megasonic agitation, *Microsys. Technol.* 19 (2013) 783-790.
<https://doi.org/10.1007/s00542-013-1746-7>
34. S. Wu, H. Ling, Y. Xie, M. Li, and D. Yu, Synergistic Effect of Additives on Filling of Tapered TGV Vias by Copper Electroplating, *2020 21st International Conference on Electronic Packaging Technology (ICEPT)*, Guangzhou, China (2020) 1-4.
<https://doi.org/10.1109/ICEPT50128.2020.9202635>
35. S. H. Jin, Y. Yoon, Y. Jo, S. Y. Lee, H. S. Moon, S. H. Seok, M. J. Kim, J. J. Kim, and M. H. Lee, The effects of polyvinylpyrrolidone molecular weight on defect-free filling of through-glass vias (TGVs), *J. Ind. Eng. Cehm.* 96 (2021) 376-381.
<https://doi.org/10.1016/j.jiec.2021.01.046>
36. L. Hofmann, R. Ecke, S. E. Schulz, and T. Gessner, Investigations regarding Through Silicon Via filling for 3D integration by Periodic Pulse Reverse plating with and without additives, *Microelectron. Eng.* 88(5) (2011) 705-708.
<https://doi.org/10.1016/j.mee.2010.06.040>
37. I. R. Kim, S. C. Hong, and J. P. Jung, High Speed Cu Filling into Tapered TSV for 3-dimensional Si Chip Stacking, *Korean J. Met. Mater.* 49(5) (2011) 388-394.
<https://doi.org/10.3365/KJMM.2011.49.5.388>
38. I. R. Kim, Y. C. Chu, J. K. Park, and J. P. Jung, High Speed Cu Filling into TSV by pulsed current for 3 dimensional chip stacking, *Korean J. Met. Mater.* 48(7) (2010) 667-673.
<https://doi.org/10.3365/KJMM.2010.48.07.667>
39. S. C. Hong, W. G. Lee, W. J. Kim, J. H. Kim, and J. P. Jung, Reduction of defects in TSV filled with Cu by high-speed 3-step PPR for 3D Si chip stacking, *Microelectron. Reliab.* 51(12) (2011) 2228-2235.
<https://doi.org/10.1016/j.microrel.2011.06.031>
40. Q. S. Zhu, A. Toda, Y. Zhang, T. Itoh, and R. Maeda, Void-free copper filling of through silicon via by periodic pulse reverse electrodeposition, *J. Electrochem. Soc.* 161(5) (2014) D263-D268.
<https://doi.org/10.1149/2.073405jes>
41. K. Li, H. Wu, W. Chen, and D. Yu. Double-sided Electroplating Process for Through Glass Vias (TGVs) Filling, *2021 22nd International Conference on Electronic Packaging Technology (ICEPT)*, Xiamen, China (2021) 1-4.
<https://doi.org/10.1109/ICEPT52650.2021.9568055>