## Control

	Instruction	Opcode	Funct	ALUFun[6]	Sign	PCSrc[3]	RegWrite	RegDst[2]	MemRead	MentoReg[2]	ALUSrc1	ALUSrc2	ExtOp	LuOp
R type	add	000_000	100_000	000_000	1	0	1	0	0	0	0	0	х	х
	add	000_000	100_001	000_000	0	0	1	0	0	0	0	0	х	х
	sub	000_000	100_010	000_001	1	0	1	0	0	0	0	0	х	х
	subs	000_000	100_011	000_001	0	0	1	0	0	0	0	0	х	х
	and	000_000	100_100	011_000	1	0	1	0	0	0	0	0	х	х
	or	000_000	100_101	011_110	0	0	1	0	0	0	0	0	х	х
	xor	000_000	100_110	010_110	1	0	1	0	0	0	0	0	х	х
	nor	000_000	100_111	010_001	0	0	1	0	0	0	0	0	х	х
	sll	000_000	000_000	100_000	1	0	1	0	0	0	1	0	х	x
	srl	000_000	000_010	100_001	1	0	1	0	0	0	1	0	х	х
	sea	000_000	000_011	100_011	0	0	1	0	0	0	1	0	Х	х
	slt	000_000	101_010	110_101	1	0	1	0	0	0	0	0	х	х
	sltu	000_000	101_011	110_101	0	0	1	0	0	0	0	0	х	x
	jr	000_000	001_000	x	х	3	0	х	0	0	х	х	х	х
	jalr	000_000	001_001	х	х	3	1	0	0	2	х	х	х	х
l type	lw	100_011	x	000_000	0	0	1	1	0	1	0	1	1	0
	sw	101_011	x	000_000	0	0	0	x	1	x	0	1	1	0
	lui	001_111	X	000_000	0	0	1	1	0	0	0	1	0	1
	addi	001_000	x	000_000	1	0	1	1	0	0	0	1	1	0
	addiu	001_001	X	000_000	0	0	1	1	0	0	0	1	0	0
	andi	001_100	x	011_000	1	0	1	1	0	0	0	1	0	0
	slti	001_010	x	110_101	1	0	1	1	0	0	0	1	1	0
	sItiu	001_011	x	110_101	0	0	1	1	0	0	0	1	0	0
	beq	000_100	x	110_011	1	1	0	x	0	x	0	0	1	0
	bne	000_101	х	110_001	1	1	0	х	0	x	0	0	1	0
	blez	000_110	х	111_101	1	1	0	х	0	x	0	0	1	0
	bgtz	000_111	х	111_111	1	1	0	x	0	x	0	0	1	0
	bltz	000_001	x	110_101	1	1	0	Х	0	x	0	0	1	0
J type	j	000_010	х	х	х	2	0	х	0	x	x	х	Х	х
	jal	000_011	x	х	Х	2	1	2	0	2	х	х	Х	Х