

姚文涛

处理器芯片国家重点实验室

yaowentao26@mailsucas.ac.cn

19509970682

个人主页: <https://xiangui33423.github.io/yaowentao/>



教育背景

中国科学院大学计算技术研究所, 电子信息, 硕士

2026.9 - 2029.6

南京邮电大学, 电子科学与技术 (创新班), 本科

2022.9 - 2026.6

- GPA: 4.17/5、排名: 1/25、一等奖学金、校三好学生

实习经历

算苗科技, 芯片架构实习生, mentor: 王昊

2026.6-至今

- 大模型单卡性能建模:** 面向 DeepSeek V3、Qwen3.5 等 LLM 构建芯片级解析性能模型, 将 MLA 等核心模块拆解至 Q/KV Projection、Attention、O-Proj 等算子, 建模 Tensor/Vector Core 计算、DRAM/SRAM 访存及片上互联数据搬运与流水重叠开销; 预测算子执行周期及计算/带宽资源利用率, 在 DeepSeek V3 MLA workload 下量化 Tensor Core 利用率约 66%-99%+、DRAM 带宽利用率约 2%-30%、片上互联带宽利用率约 2%-48%, 定位不同算子的 Compute/Memory/Interconnect 性能瓶颈。
- AI 超节点架构方案评估:** 参与 AI 超节点组网方案论证, 从 LLM workload 与并行算法视角, 分析不同 Scale-Up 拓扑下 TP / EP / SP 等通信模式的通信量、带宽/时延需求及跨节点流量, 建立超节点性能评估方法, 对候选互联方案进行性能对比与选型分析, 并输出 **72/144 卡超节点架构方案**选择与性能评估文档。
- 大模型多卡部署与并行方案设计:** 面向 Kimi K3、GLM-5.2 等大模型开展百卡级推理部署分析, 根据模型结构拆解权重、KV Cache 及各核心模块的参数数量与显存占用; 结合 Prefill / Decode 计算访存特征、TP / DP / EP / SP 通信开销及 Scale-Up / Scale-Out 互联约束, 对并行度、Batch / 并发及节点拓扑映射进行性能权衡, 并输出多卡并行配置与部署方案。
- Kimi K3 部署与 MoE 参数优化:** 针对高 EP 场景下 Shared Expert、LatentMoE 等非 Routed-Expert 参数重复复制导致的单卡显存放大问题, 分析 Routed / Shared Expert 参数分布及通信特征, 对比参数分片、Shared / Routed Expert 分离部署及 TP×EP 混合并行等方案对显存、通信与部署复杂度的影响, 形成 MoE 参数显存优化与部署方案

中国科学院计算技术研究所, CXL Memory Switch 共享内存架构研究

2025.10-2026.6

- 基于 gem5 / DRAMSim3 扩展 **CXL Memory Switch**, 实现 **row-level remap** 调度器, 支持动态 **bank split**、批量迁移、bank pool 管理与迁移决策 trace 记录。
- 针对多 Host 共享 DRAM 下的 **aggressor-victim** 干扰问题, 设计融合 RBH、带宽与 bank pool purity 的反馈调度策略, 实现 **cleanup / bank - demix** 与 **victim-pool rebalance**, 降低 row-buffer 干扰。
- 性能提升: victim 读带宽提升 **31.07%**, 平均读延迟降低 **59.7%**, **stable-tail** 总带宽提升 **29.73%**, weighted speedup 提升 **24.52%**

开源项目贡献

Mooncake: A KVCache-centric Disaggregated Architecture for LLM Serving

- 向 Mooncake 主分支合入 6 个 PR (#2691、#2754、#2805、#2831、#2879、#2943), 覆盖 Transfer Engine 多 GPU 通信修复与 **Mooncake Store master snapshot** 子系统重构。
- 围绕 **RFC #2688** 重构 MasterService 中的 **snapshot** 职责, 将调度入口、对象存储 / catalog 访问、payload 编解码、manifest 管理与恢复应用拆分为 MasterSnapshotManager、MasterSnapshotRepository、MasterSnapshotCodec 等组件, 降低 master 主服务耦合。
- 设计 **snapshotsave / restore** 分层流程, 统一候选 snapshot 选择、远端 payload 下载、版本 / 元信息校验、状态反序列化、对象元数据回填与指标重建, 保持现有配置项、磁盘格式和外部行为兼容。
- 补充 codec 单元测试、snapshot restore 回归验证和异常路径检查, 覆盖空 snapshot、损坏 payload、catalog / objectstore 失败等场景, 提升恢复链路可维护性与可观测性。
- 优化 **MnnulTransport / NVLinkTransport** 的 GPU device id 管理逻辑, 减少传输热路径 **CUDA API** 调用; 修复 **CUDA event-stream device mismatch** 导致的跨 GPU 传输异常。

过往经历

HeteroSim: 面向多 Chiplet 大模型加速器的访存空间探索模拟器

2024.3 - 2025.3

- 基于 **BookSim2** 扩展 **CIMD** 周期级模拟框架, 建模 **DIGITAL / ANALOG / DRAM chiplet** 多频异构系统, 支持 BookSim NoC 与 Local Xbar 两种互连后端。
- 设计任务图驱动的 workload 描述与 traffic generator, 支持多 inference、多 layer pipeline、父子依赖、filter / input / output 源位置和 compute cycles 配置, 并在解析阶段合并重复流量来源。
- 重构 **trafficmanager / icnt_wrapper / Chiplet** 事件流程, 实现 **REQ / REPLY** 双子网、event queue 调度、**LOAD-COMPUTE-STORE** 状态机、跨 chiplet read / write transaction 和利用率、吞吐统计。

面向 Transformer 视觉模型的 AI 协处理器加速器设计2024.8 - 2024.11

- 面向 DETR 无人驾驶图像识别推理，基于 smic40 工艺完成加速器设计与后端实现，面积 $1.5\times1.3mm^2$ ，频率 150 MHz，动态功耗 16.8 mW，能效比 4.857 TOPS/W。
- 构建蜂鸟 E203 CPU + AI Engine 异构 SoC，通过自定义指令集与 DDR4 访问协同工作；operator 采用可配置接口以扩展算子。并设计改进脉动阵列，引入 Tile 层次，速度提升 4 倍
- 完成 STA、LVS、DRC、Antenna 与 Formality 检查，多工艺角时序无违例；作为队长获得 2024 年全国大学生嵌入式芯片与系统设计竞赛全国一等奖（本科组第 1 名）。

面向 Linux 启动验证的多核 RISC-V SoC 原型系统2026.4 - 2026.7

- 搭建 RISC-V SoC 硬件 / 软件协同工程，覆盖 RV64 双发射六级流水 CPU、4KB I/D Cache、4KB 2-way DCache、L2/L3 Cache、Mesh NoC、接入 NoC 的 16 核 GPGPU、MMIO 与 128-bit AXI / DRAM。
- 设计 4×4 Mesh NoC 互连，采用 128-bit flit、2 个虚拟通道、credit-based 流控与 XY routing；实现 5 端口 router、CPU AXI4-Lite-to-NoC 节点、MEM NoC-to-AXI 节点和 GPU 命令 / 状态适配器。并基于 NoC 完成 mailbox、IPI、共享 scratchpad 与多 hart S-mode bring-up 验证，覆盖跨节点 packet 路由、CPU-GPU 控制路径和共享内存读写响应。
- 构建 Verilator/SystemVerilog 回归环境和 OpenSBI-like / Linux 6.6.129 启动流程，完成单核、SMP、4 核与 16 核启动验证，并打通 GPU 驱动、示例程序与一致性拷贝路径。
- 性能指标：单核 RV64IM CoreMark IPC 1.07，吞吐 107 MIPS；双核 OpenSBI-like 通信负载聚合 IPC 1.10，吞吐 110 MIPS；16 核 GPGPU 算术负载聚合 IPC 15.94，吞吐 1594 MIPS（均按 100 MHz 统计）。

RISC-V 可编程交换机原型2026.1 - 2026.4

- 设计 RISC-V 可编程交换机原型，采用 XiangShan RV64 作为控制面处理器，构建 P4 / PISA 可编程数据平面，支持 4 条并行 Pipeline、24 级 MAU、49K 级 TCAM 表项、256 队列 TM 与 64 MB 包缓冲。
- 构建 Parser-MAU-TM 数据面快路径，Parser 由 $256\times640b$ TCAM 驱动 FSM 生成 4096-bit PHV，MAU 采用 crossbar / TCAM / ActionSRAM / ALU 四子级流水，TM 通过双读口包缓冲调度 32 端口报文。
- 负责 TUE 原子表更新引擎、APB / MMIOHAL、控制面固件与 C-to-HW 编译器；TUE 采用 shadow-write + pointer-swap 和跨时钟域同步，支持固件动态下发 Parser / MAU 表项，覆盖 Route / ACL / FDB / VLAN / ARP / QoS 等交换功能；Verilator 实测 64B 报文 200 Gbps 零丢包转发，最大持续吞吐 320 Mpps。

基于 USB 2.0 协议的数据链路层模块设计2025.2 - 2025.7

- 作为队长负责数据链路层功能架构、SPEC 文档、RTL 实现与联合调试，支持 IN / OUT / SETUP 事务和 NAK / STALL 异常握手包，完成 CRC5 / CRC16、RX / TX 通路、控制与 link_ctrl 模块设计。
- 搭建回环仿真、UVM 与 SVA 验证环境，覆盖 26 种定向 case 和随机测试，代码覆盖率 98.14%、功能覆盖率 100%，62 个 SVA 测试点全部通过；基于高云 Tang 138K Pro 完成 FPGA 上板回环验证。
- 基于 tsmc65 工艺库完成逻辑综合、布局布线、后仿真与 signoff，LVS / DRC / Timing 全部通过，12 个工艺角通过验证；面积 $2163.96m^2$ ，SS corner 功耗 41.76 μW 。

专业技能

AI 系统与体系结构：LLM Inference、大模型并行、KV Cache、Scale-Up、CXL Memory、Chiplet、NoC、Cache / Memory Hierarchy

性能建模与模拟：解析性能建模、Compute / Memory / Communication Bottleneck Analysis、gem5、DRAMSim3、BookSim2

芯片与系统：RISC-V SoC、AI Accelerator、AXI / MMIO、RTL、UVM / SVA、ASIC 综合/布局布线/signoff

编程语言:C / C++、Python、CUDA、SystemVerilog

奖励荣誉

比赛方面:

全国大学生嵌入式芯片与系统设计竞赛，芯片设计赛道 - 全国一等奖（第 1 名 / 121 支队伍）	2024
Efinix 杯 FPGA 竞赛 - 全国一等奖（Top 100 / 10,726 支队伍）	2024
蓝桥杯 FPGA 设计赛道 - 全国二等奖	2025
全国大学生嵌入式芯片与系统设计竞赛，芯片应用赛道 - 全国三等奖	2025
全国大学生集成电路创新创业大赛 - 华东赛区二等奖	2023、2025
全国人工智能算法精英大赛 - 全国二等奖	2025
全国人工智能算法精英大赛，算法巅峰赛 - 全国一等奖	2025