# 实验二 运算器实验

# 一、实验目的

- 1) 掌握算术逻辑运算单元的工作原理。
- 2) 熟悉简单运算器的电路组成。
- 3) 熟悉 4 位运算功能发生器 (74LS181) 的算术、逻辑运算功能。

### 二、实验要求

- 1) 做好实验预习,看懂电路图,熟悉实验中所用芯片各引脚的功能和连接方法。
- 2) 按照实验内容与步骤的要求,认真仔细地完成实验。

## 三、实验内容与步骤

1. 运行虚拟实验系统,绘制运算器实验电路,实验电路截图如下:




图 1 运算器虚拟实验电路图

补充: 有的实验器件没标全, 左边的74LS273对应DR1,右边的74LS273对应DR2,灯泡从左到右为L7~L0

- 2. 进行电路预设置,具体步骤如下:
  - 1) 将ALU-BUS设为高电平,关闭ALU输出端的三态门;

2) 将两片 74LS273 的MR都设为高电平,否则 74LS273 会处于清零状态。




图 2 电路预设置图

- 3. 打开电源开关。
- 4. 设置 SW7~SW0 向 DR1 和 DR2 置数。以 DR1=65H, DR2=A7H 为例, 具体步骤如下:
  - 1) 将 $\overline{SW BUS}$ 置 0,打开数据输入端的三态门;
  - 2) 将数据开关的 SW7~SW0 置为 01100101;
  - 3) 发出 P1 单脉冲信号,在 P1 的上升沿,数据打入寄存器 DR1;




图 3 DR1 置数图

4) 将数据开关的 SW7~SW0 置为 10100111;

5) 发出 P2 单脉冲信号,在 P2 的上升沿,数据打入寄存器 DR2。





图 4 DR2 置数图

- 6) 将SW-BUS置1,关闭数据输入端的三态门;
- 5. 检验 DR1 和 DR2 中存的数是否正确。其具体操作如下:
  - 1) ALU BUS=0, 打开 ALU 输出端的三态门;
  - 2) 设置 Cn=1, ALU 无进位输入;
  - 3) 将 S3、S2、S1、S0、M 置为 00000, 指示灯应显示 DR1 中数据 01100101;



4) 将 S3、S2、S1、S0、M 置为 10101,指示灯应显示 DR2 中数据 10100111。




图 6 显示 DR2 存数图

6. 验证 74LS181 的算术运算和逻辑运算功能(采用正逻辑)。在给定 DR1=65H, DR2=A7H 的情况下,改变运算器的功能模式,观察运算器的输出,并填入表 1,然后和理论值进行比较、验证。

表 1 运算器功能验证

算术运算(M=0)(Cn=1 无进位)		逻辑运算(M=1)		
功能	输出值	功能	输出值	
A	01100101	– A	10011010	
A+B	11100111	A + B	00011000	
A+B	01111101	- AB	10000010	
0 minus 1	11111111	Logical 0	0000000	
A plus AB	10100101	AB	11011010	
(A+B) plus AB	00100111	B	01011000	
A minus B minus 1	10111101	$\mathbf{A} \oplus \mathbf{B}$	11000010	
AB minus 1	00111111	AB	01000000	
A plus AB	10001010	A+B	10111111	
A plus B	00001100	A⊕B	00111101	
(A+B) plus AB	10100010	В	10100111	
AB minus 1	00100100	AB	00100101	
A plus A	11001010	Logical 1	11111111	
(A+B) plus A	01001100	A+B	01111101	
(A+B) plus A	11100010	A+B	11100111	
A minus 1	01100100	A	01100101	
	功能 A A+B A+B O minus 1 A plus AB (A+B) plus AB A minus B minus 1 A plus AB A plus AB A plus AB A plus AB A plus B (A+B) plus AB A plus B (A+B) plus AB A minus 1 A plus A A minus 1	功能 输出值 A 01100101 A+B 11100111 A+B 01111101 O minus 1 11111111 A plus AB 10100101 (A+B) plus AB 00100111 A minus B minus 1 10111101 AB minus 1 00111111 A plus AB 10001010 A plus B 00001100 A plus B 10100010 A plus AB 10100010 AB minus 1 00100100 AB minus 1 00100100 AP plus AB 11001010 AP plus AB 11001010 AP plus A 11100100 (A+B) plus A 11100010 A minus 1 01100100	功能 輸出値 功能 A 01100101 A A+B 11100111 A+B A+B 01111101 AB O minus 1 11111111 Logical 0 A plus AB 10100101 AB (A+B) plus AB 00100111 B A minus B minus 1 10111101 AB A plus AB 10001010 AB A plus AB 10001010 AB A plus AB 10001010 A+B A plus AB 10100010 B A plus AB 10100100 AB A plus AB 11001010 A+B	

注意: A和B分别表示参与运算的两个数, "+"表示逻辑或, "plus"表示算术求和。

# 四、实验总结

#### 1. 实验电路分析

- (1) M:控制 ALU 的运算模式。M=0,算术运算; M=1 逻辑运算。
- (2) S3、S2、S1、S0:控制 ALU 运算类型, S3~S0 输出的值对应的运算类型如下 图所示

标记: ①L=0,H=1, ZER0=0

②逻辑运算: "+"="或"; "XOR"表示异或; "/"表示非; "AB"表示与

③算术运算: plus 为加法运算, minus 为减法运算

④CN=1, 无进位; CN=0, 有进位

<b>S</b> 3	S2	S1	S0	M = H Logic Functions	M = L Arithmetic Operations	
					/Cn = H	/Cn = L
L	L	L	L	F = /A	F = A	F = A plus 1
L	L	L	Н	F = /(A + B)	F = A + B	F = ( A + B ) plus 1
L	L	Н	L	F = (/A)B	F = A + /B	F = ( A + /B) plus 1
L	L	Н	Н	F = 0	F = minus 1 (2s Comp)	F = ZERO
L	Н	L	L	F = /(AB)	F = A plus A(/B)	F = A plus A(/B) plus 1
L	Н	L	Н	F = /B	F = ( A + B ) plus A(/B)	F = ( A + B ) plus A(/B) plus 1
L	Н	Н	L	F = A xor B	F = A minus B minus 1	F = A minus B
L	Н	Н	Н	F = A(/B)	F = A(/B) minus 1	F = A(/B)
Н	L	L	L	F = /A+ B	F = A plus AB plus 1	
Н	L	L	Н	F = /(A xor B)	F = A plus B	F = A plus B plus 1
Н	L	Н	L	F = B	F = ( A + /B ) plus AB	F = (A + /B) plus AB plus 1
Н	L	Н	Н	F = AB	F = AB minus 1	F = AB
Н	Н	L	L	F = 1	F = A plus A	F = A plus A plus 1
Н	Н	L	Н	F = A + /B	F = ( A + B ) plus A	F = (A + B) plus A plus 1
Н	Н	Н	L	F = A + B	F = ( A + /B) plus A	F = ( A + /B) plus A plus 1
Н	Н	Н	Н	F = A	F = A minus 1	F = A

- (3) CN:向 ALU 最低位输入进位信号。CN=0,进位; CN=1,不进位。
- (4) CN+4:ALU 最高位向外输出的进位信号, CN+4=0,进位; CN+4=1,不进位。

- (5) P1: 脉冲信号,在上升沿将数据打入 DR1,74LS273 在时钟输入为高电平 1 或低电平 0 时,输入端的信号不影响输出,仅仅在时钟脉冲的上升沿,输入端数据才会发送到输出端,并将数据锁存。本实验 P1 脉冲信号打入 DR1 的数据为 01100101
- (6) P2: 脉冲信号,在上升沿将数据打入 DR2,74LS273在时钟输入为高电平1或低电平0时,输入端的信号不影响输出,仅仅在时钟脉冲的上升沿,输入端数据才会发送到输出端,并将数据锁存。本实验 P2 脉冲信号打入 DR2 的数据为10100111
- (7) MR:清零74LS273,当 MR为低电平时,74LS273的数据输出为0
- (8) ALU-BUS: ALU 输出三态门使能信号,为 0 时将 74LS245 输入引脚的值 从输出引脚输出,从而将 ALU 运算结果输出到数据总线。
- (9) SW-BUS: 开关输出三态门使能信号,为 0 时将 SW7~SW0 数据送到数据总线。

#### 2. 实验过程与结果分析

- (1)根据实验原理和给出的实验电路图连接好了实验电路,接通电源,按实验步骤进行,每一步得出的实验结果和预期相符合
- (2)以下是数据开关具体操作步骤图

(3) 整个实验从开始到结束发生了什么?

理解了各部分元件的功能之后,按要求连接好实验电路,对电路进行与预设置 (ALU-BUS=1,MR=1),然后接通电源,设置 A7~A0(01100101)和 B7~B0(10100111) 置入的数并分别按下 P1、P2 释放脉冲信号,将值置入 DR1、DR2 存储,然后打开 ALU-BUS 的输出三态门,设置 CN=1,再控制 S3、S2、S1、S0 和 M 的值分别为 00000 和 10101,输出 L7~L0 两次对应开关状态为 01100101 和 10100111,这说明 DR1 和 DR2 存储的数时正确的,实验结果与理论值相符。

基于上面的实验结果,根据 74LS181 运算功能表,控制 S3、S2、S1、S0 和 M 的值,从而得出不同输出结果下的运算值。

#### 3. 实验心得体会


- (1)本次实验属于验证性实验,难度偏低,结合实验手册的实验原理和实验电路图,完成了实验电路的连线。之后跟着手册的实验步骤要求进行相关操作,每一步的实验得出的结果都和预期结果相同
- (2)本次实验是真的花了大量课余时间去做的,我从2022年10月21日14:30 开始点开实验手册,到19:30完成这个实验,除去吃饭的一个小时,也花了四个小时,相比上次花一个小时赶完的粗制滥造的实验报告,也算是略有进步。
- (3)我在连实验电路之前其实并不是很理解实验原理,只是对照着手册给的电路图来连的,连接过程中令我感到麻烦但是不困难的一点就是有的线是重合在一起的,我是结合实验原理说明和仔细观察电路图弄出来的,不过我还是认为先把实验原理理解得更透彻一些再来绘制实验电路才能够得心应手。

# 五、思考与分析

## 1.运算器主要由哪些器件组成?这些器件是怎样连接的?

运算器由算术逻辑单元即 ALU、累加器、状态寄存器、通用寄存器组等组成。ALU 可以实现的基本功能为加、减、乘、除四则运算以及与、或、非、异或等逻辑操作,以及移位、求补等操作。

怎样连接的?看图就完了!



2.芯片 74LS181 没有减法: A minus B 的指令,怎样实现减法功能? 可以将 B 取反码,然后将 A 和 B 的反码做加法运算

## 3.74LS181 有哪两种级联方法? 分别要用到哪些引脚? 哪一种速度更快?

第一种是单级先行进位的 ALU 用四片 74181 构成的 16 位行波进位的 ALU, 是用四片 74181 构成的 16 位行波进位的 ALU; 而第二种为两级先行进位的 ALU, 时用四片 74181 和一片 74182 构成的 16 位并行 ALU, 所以第二种的速度更快。