

SXQ-RV32IM CPU 验证报告

2026 年 4 月 28 日

1 验证目标与数据来源

本报告用于汇总当前版本 SXQ-RV32IM CPU 的功能验证、benchmark 性能、分支/跳转预测统计、FPGA 实现资源、时序与功耗结果。报告数据直接来自当前工程中保存的 benchmark 原始结果与 Vivado 实现报告，主要数据源如下：

表 1: 报告数据来源

数据类别	来源文件或报告
Benchmark 原始输出	docs/benchmark_raw_results.md
版本演进与阶段指标	README.md
FPGA 资源占用	top_utilization_placed.rpt
FPGA 时序结果	top_timing_summary_postroute_physopted.rpt
FPGA 功耗结果	top_power_routed.rpt
布线状态与 DRC	top_route_status.rpt、top_drc_routed.rpt

当前 CPU 面向 RV32IM 裸机 benchmark 场景，工作频率为 100 MHz，FPGA 器件为 xc7a100tcsg324-1。Benchmark 编译工具链统一为 riscv64-unknown-elf-gcc，主测试配置采用 `-march=rv32im -mabi=ilp32 -mstrict-align -O2`。

2 测试环境

表 2: 测试环境与构建配置

项目	配置
FPGA 器件	xc7a100tcsg324-1
目标频率	100 MHz
工具链	riscv64-unknown-elf-gcc
CoreMark	-march=rv32im -mabi=ilp32 -mstrict-align -O2, ITERATIONS=5000
Dhrystone	-march=rv32im -mabi=ilp32 -mstrict-align -O2 -std=gnu89, 1800 runs, DHRY_HZ=100000000
Embench-WikiSort	-march=rv32im -mabi=ilp32 -mstrict-align -O2 -std=gnu11, GLOBAL_SCALE_FACTOR=1, WARMUP_HEAT=1

3 指令覆盖率与功能验证

当前设计目标为裸机 RV32IM 计算子集，覆盖基础整数计算、访存、控制转移和 M 扩展乘除法指令。系统级机制如特权级、CSR、异常/中断、虚拟内存、FENCE/FENCE.I 等不作为当前有效功能路径。基于当前目标 ISA，指令类别覆盖情况如表 3 所示。

表 3: 目标 RV32IM 指令覆盖率

指令类别	目标指令数	已覆盖指令数	覆盖率	覆盖内容
U 型立即数	2	2	100%	LUI, AUIPC
整数运算	19	19	100%	R 型与 I 型整数算术、逻辑、移位、比较指令
控制转移	8	8	100%	JAL, JALR 与六类 B 型条件分支
Load/Store	8	8	100%	字节、半字、字粒度加载与存储
M 扩展	8	8	100%	MUL/MULH/MULHSU/MULHU 与 DIV/DIVU/REM/REMU
合计	45	45	100%	当前裸机 RV32IM 目标功能全集

工程中的 riscv-tests 适配目录提供 38 个 RV32I 测试程序和 8 个 RV32M 测试程序，合计 46 个官方测试入口，用于覆盖单指令功能、访存、分支跳转以及乘除法行为。

Benchmark 侧进一步通过 CoreMark、Dhrystone 和 Embench-WikiSort 对真实程序执行路径进行综合验证。

4 Benchmark 性能验证

4.1 总体结果

Benchmark 汇总结果如表 4 所示。IPC 统计口径采用 testbench 中 benchmark 运行窗口内的后端退役统计，即统计 benchmark 有效运行区间内的周期数 C 与退役指令数 I，并计算

$$IPC = \frac{I}{C}.$$

表 4: Benchmark 汇总结果						
Benchmark	Score	IPC	周期数 C	退役指令数 I	有效性说明	
CoreMark	275.921925 Iter/s	0.851	362458	308288	5000 次迭代，官方校验通过	
Dhrystone	166000 Dhrystones/s	0.907	1081810	980993	输出变量与参考值一致	
Embench-WikiSort	122.58	0.786	2965138	2330989	WS V=1，校验通过	

4.2 CoreMark

CoreMark 使用 5000 次迭代，运行时间为 18.121068 s，满足 CoreMark 有效运行时间要求。原始输出中 seedcrc、crclist、crcmatrix、crcstate 与 crcfinal 均给出，且输出 Correct operation validated，说明结果有效。

表 5: CoreMark 结果

指标	结果
Iterations	5000
Total ticks	1812106815
Total time	18.121068 s
Iterations/Sec	275.921925
CoreMark/MHz	2.759219
IPC	0.851
Benchmark 窗口周期数	362458
Benchmark 窗口退役指令数	308288

4.3 Dhrystone 与 DMIPS/MHz

Dhrystone 输出显示所有关键变量均与参考值一致，因此该次运行结果有效。DMIPS/MHz 按经典 Dhrystone 换算公式计算：

$$\text{DMIPS/MHz} = \frac{\text{Dhrystones/s}}{1757 \times f_{\text{MHz}}}.$$

代入当前结果：

$$\text{DMIPS/MHz} = \frac{166000}{1757 \times 100} = 0.9448 \approx 0.945.$$

表 6: Dhrystone 结果

指标	结果
Runs	1800
Microseconds/run	6
Dhrystones/s	166000
DMIPS/MHz	0.945
IPC	0.907
Benchmark 窗口周期数	1081810
Benchmark 窗口退役指令数	980993

4.4 Embench-WikiSort

Embench-WikiSort 输出 WS V=1 S=122.58，其中 V=1 表示结果校验通过，S=122.58 为当前保存的 WikiSort score。该 benchmark 包含排序、比较、数据搬移和较复杂控制流，对分支预测、访存路径和数据相关处理压力较高，因此其 IPC 低于 CoreMark 与 Dhrystone。

表 7: Embench-WikiSort 结果

指标	结果
校验输出	WS V=1
Score	122.58
IPC	0.786
Benchmark 窗口周期数	2965138
Benchmark 窗口退役指令数	2330989

5 分支与跳转预测准确率

分支/跳转预测统计来自 CoreMark benchmark 窗口内的 testbench 统计。方向准确率表示控制流方向预测正确比例；目标准确率表示预测 taken 或跳转目标时目标地址正确比例；总体准确率为综合方向与目标后的控制流预测正确比例。

表 8: CoreMark 分支与跳转预测统计

类型	执行次数	方向准确率	目标准确率	总体准确率
B 型条件分支	62294	87.06%	100.00%	87.06%
JAL	5230	100.00%	100.00%	100.00%
JALR	2136	100.00%	99.91%	99.91%
全部控制流指令	69660	88.43%	99.99%	88.43%

总体 miss rate 为 11.57%。由于 JAL 和 JALR 在当前程序中预测准确率很高，主要预测损失来自 B 型条件分支方向预测错误。

6 FPGA 实现结果

6.1 资源占用率

当前版本在 xc7a100tcsg324-1 上完成 placed/post-route 实现，资源占用如表 9 所示。

表 9: FPGA 资源占用率

资源	使用量	器件总量	占用率
Slice LUTs	3581	63400	5.65%
Slice Registers	2741	126800	2.16%
Block RAM Tile	16	135	11.85%
DSP	4	240	1.67%
Slice	1261	15850	7.96%

其中 LUT 主要用于流水线控制、译码、旁路、分支预测和总线/MMIO 控制；BRAM 用于 IMEM、DMEM 及相关存储结构；DSP 用于乘法相关数据路径。

6.2 时序结果

Post-route physical optimization 后的时序报告显示所有用户指定时序约束均满足。目标时钟为 100 MHz，周期 10 ns。关键时序结果如表 10 所示。

表 10: Post-route 时序结果

指标	结果
时钟	clk_out1_clk_main_100mhz
目标频率	100 MHz
WNS	0.050 ns
TNS	0.000 ns
TNS failing endpoints	0
WHS	0.142 ns
THS	0.000 ns
THS failing endpoints	0
约束状态	All user specified timing constraints are met

布线报告显示 routable nets 共 5798 条, fully routed nets 为 5798 条, routing errors 为 0, 说明当前实现已完成布线且无布线错误。

6.3 功耗与热稳定性

Vivado post-route 功耗报告给出的片上功耗与温度结果如表 11 所示。功耗报告置信度为 Medium。

表 11: 功耗与热结果

指标	结果
Total On-Chip Power	0.329 W
Dynamic Power	0.231 W
Device Static Power	0.099 W
Junction Temperature	26.5 °C
Max Ambient	83.5 °C
Effective Θ_{JA}	4.6 C/W
Confidence Level	Medium

表 12: 动态功耗组成

组成	功耗	资源/数量
Clocks	0.011 W	5
Slice Logic	0.024 W	7477
Signals	0.048 W	5791
Block RAM	0.033 W	16
MMCM	0.106 W	1
DSPs	0.001 W	4
I/O	0.008 W	34

从资源和功耗分布看，当前设计在 100 MHz 下 LUT、FF 和 DSP 占用率较低，总片上功耗为 0.329 W，结温为 26.5 °C，具有较大的热裕量。

7 优化前后性能差异

README 中记录了多个版本的 CoreMark、时序与 LUT 演进结果。表 13 汇总了主要版本节点。早期 3.22 版本首次获得非零 CoreMark 结果，3.23 版本首次稳定跑通 CoreMark，后续通过前端压缩、访存路径优化、分支预测、跳转预测、M 扩展除法器、晚转发和控制路径模块化等优化逐步提升性能。

表 13: 版本演进对比

版本	CoreMark	频率	WNS	LUT	主要变化
3.22	91.1	100 MHz	1.015 ns	1775	早期可运行版本
3.23	209.6	100 MHz	0.789 ns	2404	CoreMark 首次稳定跑通，加入 DSP 乘法与 UART
3.29	209.6	100 MHz	0.930 ns	2078	增加 preif 与压缩前端机制
4.03	222.6	100 MHz	0.637 ns	2017	调整访存路径与 stall 机制
4.08	249.4	100 MHz	0.712 ns	2785	新增 16 项 Bimodal Branch Predictor
4.10	259.2	100 MHz	0.119 ns	3257	优化分支预测并加入跳转预测
4.16	265.6	100 MHz	0.025 ns	2632	修正分支预测/预取，前移 MUL 操作数准备
4.21	267.7	100 MHz	0.024 ns	3247	支持 RV32IM 迭代除法器，BHT 扩展到 64 项
4.26	275.9	100 MHz	0.050 ns	3581	控制路径模块化，加入控制指令 Load-use 晚转发

以 3.23 首个稳定 CoreMark 版本作为优化前基线，当前 4.26 版本 CoreMark 从 209.6 Iter/s 提升到 275.9 Iter/s，提升约

$$\frac{275.9 - 209.6}{209.6} \times 100\% \approx 31.6\%.$$

若以 3.22 早期可运行版本作为基线，CoreMark 从 91.1 Iter/s 提升到 275.9 Iter/s，提升约

$$\frac{275.9 - 91.1}{91.1} \times 100\% \approx 202.9\%.$$

表 14: 优化前后关键指标对比

指标	优化前版本 3.23	当前版本 4.26	变化
CoreMark	209.6 Iter/s	275.9 Iter/s	+31.6%
频率	100 MHz	100 MHz	不变
WNS	0.789 ns	0.050 ns	时序仍满足约束
LUT	2404	3581	+49.0%

该结果说明当前版本以一定 LUT 增量换取了明显的 CoreMark 性能提升，并在 100 MHz 下保持 post-route 时序收敛。

8 结论

当前版本 SXQ-RV32IM CPU 已在 xc7a100tcsg324-1 FPGA 上完成实现, post-route 时序满足 100 MHz 约束。Benchmark 方面, CoreMark 达到 275.921925 Iter/s, Dhrystone 达到 166000 Dhrystones/s、即 0.945 DMIPS/MHz, Embench-WikiSort 得分为 122.58。CoreMark 窗口内总体控制流预测准确率为 88.43%, JAL/JALR 预测准确率接近完全正确, 主要预测损失来自 B 型条件分支方向预测。

FPGA 资源方面, 当前设计占用 3581 个 LUT、2741 个 FF、16 个 BRAM Tile 和 4 个 DSP, LUT 占用率仅 5.65%。功耗方面, 总片上功耗为 0.329 W, 动态功耗为 0.231 W, 结温为 26.5°C。综合来看, 当前版本在较低资源与功耗开销下实现了较高的单发射流水线性能, 并通过 benchmark 与 FPGA 实现报告形成了较完整的验证闭环。

A Benchmark 原始输出

以下内容直接摘录自当前工程中的 docs/benchmark_raw_results.md。

```
# Benchmark Summary
```

```
Clock frequency: `100 MHz`
```

```
Toolchain: `riscv64-unknown-elf-gcc`
```

```
## Build Parameters
```

```
| Benchmark | Build Flags / Config |
```

```
| --- | --- |
```

```
| CoreMark | `-march=rv32im -mabi=ilp32 -mstrict-align -O2` ; `ITERATIONS=5000`
```

```
↪ |
```

```
| Dhrystone | `-march=rv32im -mabi=ilp32 -mstrict-align -O2 -std=gnu89` ;
```

```
↪ `DHRY_HZ=100000000` ; `1800 runs` |
```

```
| Embench-WikiSort | `-march=rv32im -mabi=ilp32 -mstrict-align -O2 -std=gnu11` ;
```

```
↪ `BENCH=wikisort` ; `GLOBAL_SCALE_FACTOR=1` ; `WARMUP_HEAT=1` |
```

```
**CoreMark**
```

```
2K performance run parameters for coremark.
```

```
CoreMark Size      : 666
```

```
Total ticks       : 1812106815
```

```
Total time (secs): 18.121068
```

```

Iterations/Sec   : 275.921925
Iterations       : 5000
Compiler version : riscv64-unknown-elf-gcc
Compiler flags   : -march=rv32im -mabi=ilp32 -mstrict-align -O2
Memory location  : STATIC
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xbd59
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 275.921925 / riscv64-unknown-elf-gcc -march=rv32im -mabi=ilp32
↳ -mstrict-align -O2 / STATIC
[TBIPC] BENCH C=362458 I=308288 IPC=0.851 done=1
[TBPRE] B      N=62294 dir=87.06% tgt=100.00% total=87.06%
[TBPRE] JAL    N=5230 dir=100.00% tgt=100.00% total=100.00%
[TBPRE] JALR   N=2136 dir=100.00% tgt=99.91% total=99.91%
[TBPRE] ALL    N=69660 dir=88.43% tgt=99.99% total=88.43% miss=11.57%

```

****Dhrystone****

Dhrystone Benchmark, Version C, Version 2.2
 Program compiled without 'register' attribute
 Using mmio_cycle, HZ=100000000

Trying 1800 runs through Dhrystone:

Final values of the variables used in the benchmark:

```

Int_Glob:          5
    should be:     5
Bool_Glob:         1
    should be:     1
Ch_1_Glob:         A
    should be:     A
Ch_2_Glob:         B
    should be:     B
Arr_1_Glob[8]:     7
    should be:     7
Arr_2_Glob[8][7]:  1810
    should be:     Number_Of_Runs + 10
Ptr_Glob->

```

```

Ptr_Comp:          98048
    should be:     (implementation-dependent)
Discr:             0
    should be:     0
Enum_Comp:         2
    should be:     2
Int_Comp:          17
    should be:     17
Str_Comp:          DHRYSTONE PROGRAM, SOME STRING
    should be:     DHRYSTONE PROGRAM, SOME STRING
Next_Ptr_Glob->
Ptr_Comp:          98048
    should be:     (implementation-dependent), same as above
Discr:             0
    should be:     0
Enum_Comp:         1
    should be:     1
Int_Comp:          18
    should be:     18
Str_Comp:          DHRYSTONE PROGRAM, SOME STRING
    should be:     DHRYSTONE PROGRAM, SOME STRING
Int_1_Loc:         5
    should be:     5
Int_2_Loc:         13
    should be:     13
Int_3_Loc:         7
    should be:     7
Enum_Loc:          1
    should be:     1
Str_1_Loc:         DHRYSTONE PROGRAM, 1'ST STRING
    should be:     DHRYSTONE PROGRAM, 1'ST STRING
Str_2_Loc:         DHRYSTONE PROGRAM, 2'ND STRING
    should be:     DHRYSTONE PROGRAM, 2'ND STRING

```

Microseconds for one run through Dhrystone: 6

Dhrystones per Second: 166000

[TBIPC] BENCH C=1081810 I=980993 IPC=0.907 done=1

****Embench-wikisort****

WS V=1 S=122.58

```
[TBIPC] BENCH C=2965138 I=2330989 IPC=0.786 done=1
```