

个人简历

赵蕴哲

计算机科学与技术 · 本科三年级 · 上海交通大学
180-8004-9755 · zyz.sjtu@sjtu.edu.cn · GitHub: xiaoqing-t

教育背景

上海交通大学 · 计算机科学与技术(永强班 · 致远荣誉计划)

2024.09 – 2028.06(预计)

- GPA 3.90 / 4.30(均分 90.3), 专业排名 17 / 110。
- 核心课程: 计算机科学中的数学基础 100 · 计算机系统结构(A类) 98 · 计算机系统结构实验 97 · 计算机组成 96 · 现代操作系统(强化) 95 · 操作系统课程设计(强化) 94 · 算法与复杂性(强化) 91
- 致远荣誉奖学金(2024–2025、2025–2026 连续两年获评); 上海交通大学 C 等奖学金(2024–2025 学年)。

项目经历

从零实现的终端 Coding Agent(C, 自研核心约 2.3k 行) Project2-of-OS-2026-Fall

2026.03 – 至今

- 实现 ReAct 主循环与多轮对话: LLM 客户端(HTTP + JSON 协议解析)驱动逐轮的工具选择与执行, 支持单轮多个工具调用并并发调度。
- 工具层: 按 dispatch table 思路实现工具注册表, 统一 bash / read / write / edit / skill 等工具的接口(名称、描述、参数 schema、执行函数)。
- 上下文管理: 实现摘要压缩(旧轮次压成文本, 省 token 但丢细节)与卸载(写外部文件按需读回, 保留原始信息但多一次 I/O)两套可切换策略; 配 CUnit 单元测试与端到端评测。

操作系统课程设计: Shell / HTTP 客户端 / 线程池 Project1-of-OS-2026-fall

2026 春

- 实现 shell、HTTP 客户端与线程池三个底层机制, 用 ThreadSanitizer 检查并发正确性; 这三者后来成为上述 agent 的执行底座。

MIPS 单周期 CPU(Verilog / Vivado) CPU-by-vivado

2026 春

- 用 Verilog 从零实现可运行的单周期处理器: ALU、控制单元、寄存器堆、数据通路顶层集成(610 行 RTL); 编写 7 个 testbench 覆盖各模块与整机, 完成仿真并综合出比特流。

个人网站 xiaoqing-t.github.io

2026.09

- 纯 HTML/CSS/JS 手写构建: 主页 + 简历页 + 4 篇技术笔记, 部署于 GitHub Pages, 打印即单页 A4 简历。

实践经历

BCI 实验室 · EEG 数据处理

2026.03 – 至今

- 参与实验室 EEG 数据预处理工作, 协助搭建多模态数据预处理管线; 相关经验沉淀为个人技术笔记。

专业技能

- 编程语言: Python、C/C++; 熟练使用 Git、命令行与 Linux 基础。
- 深度学习: 不借助框架从零实现过 CNN 的 forward/backward、损失函数与训练循环(CS231n 全套作业); PyTorch 使用经验。
- 信号处理: 使用 MNE/NumPy/h5py 处理 EEG/ECG/EOG 多模态生理信号, 熟悉 HDF5 数据工程。
- 硬件描述: Verilog 数字系统设计, Vivado 仿真与综合流程。