

NYCU-ECE DCS-2026

HW04 Report

Name: 楊庭瑞


Student ID: 113511266

Server Account: dcs151


**Report can be written in either English or Chinese.*

**Reports must not exceed two A4 pages (excluding the AI-use Log).*

Architecture



Time Control



Design Methodology

在第一周期直接將 get_valuex 拉高存入 VT_mem，已轉置矩陣的方式儲存，方便後續運算，當收到第 56 週期後即開始把 QK 相乘，之後傳出 P 以一行一行的形式和 V 相乘。

Discussion

這次最難的部份我覺得是在切 pipeline，由於中間運算的 Critical Path 很長，為了壓低 Cycle Period，就要在中間設很多個 DFF 來當暫存器，等資料穩固後再進行下一步的運算，但由於每切一刀就要把後面整個 cycle 往後移，加上自己對於時序的概念很抽象，導致我一直算錯 Counter，debug 很久，最後也只將 Clock Period 壓到 3.8ns，感覺還可以更小。

Reflection

這次自己覺得最特別的就是 pipeline，因為以前都不可以自己調 clk 的時間，自己花了蠻多時間研究，覺得最酷的自己加了幾個暫存器，面積沒增加多少，但 clk 可以縮短很多，讓 performance 上升了不少，不過也要用 latency 的 cycle 來看，變成要 trade-off clk cycle，latency，還有面積要同時兼顧，比之前的 HW 難上不少，但通過把 Block Diagram 畫出來，timer control 想清楚幫助蠻大的。

AI-use Log

If AI was used, please include the following details:

Gemini pro, GPT5.3

- Share the **link** to the AI chat (do not just copy and paste the webpage URL).
- <https://gemini.google.com/share/65d9d187b887>
- Key Prompts: 3–5 primary prompts (paste the **screenshots**).

為甚麼從in_valid拉低後要再經過25cycle才輸出，可以再快一點嗎

in valid v 是在我輸出 get_value之後就開始拉高，可以把他設為 cnt - 2嗎

```
199 -503 -600 548 -188 -314 159 244      x
x      x      x      x      x      x      x
-444 -167 -576 -40 159 79 -202 -308 -444
-167 -576 -40 159 79 -202 -308
804 -361 -286 407 0 66 -6 1 804 -361
-286 407 0 66 -6 1
-542 382 -91 -189 315 87 71 1 -542 382 -91
-189 315 87 71 1
-272 84 50 92 -394 -366 -201 -252 -272 84
50 92 -394 -366 -201 -252
-620 333 204 -92 17 67 20 -57 -620 333
204 -92 17 67 20 -57
-638 379 205 -201 -403 -835 -142 163 -638
379 205 -201 -403 -835 -142 163
315 -334 -23 365 -159 -341 -291 -361 315 -334
-23 365 -159 -341 -291 -361
```

-----你這樣會導致output的第一行是X欸

我想把output的乘法器跟input共用可以嗎，等input算完再把 multiply 的值賦值給output，一個cycle可以不用平行這麼多個乘法器，可以大家一起共用四個，然後2個cycle在加起來輸出