

半导体电荷存储的物理原理

NAND 闪存中的量子隧穿与阈值工程

Physical Principles of Semiconductor Charge Storage:

Quantum Tunneling and Threshold Engineering in NAND Flash

2026 年 8 月 15 日

凝聚态物理与信息存储交叉专题 · 第 2 篇

摘要

NAND 闪存作为固态存储 (SSD/U 盘) 的核心器件, 其信息存储的物理本质是浮栅 (或电荷陷阱层) 中电子的量子限制效应。本文从半导体器件物理与量子输运的第一性原理出发, 系统阐述 NAND 闪存的工作原理: 电容耦合模型与阈值工程、福勒-诺德海姆 (Fowler-Nordheim) 隧穿的 WKB 推导、多级存储 (MLC/TLC/QLC) 的阈值分布统计物理、以及隧穿氧化层的陷阱退化机制。首先建立浮栅晶体管的静电学模型, 从 MOS 基础推导阈值电压 V_{th} 与浮栅电荷 Q_{FG} 的精确关系。第二部分从 WKB 近似严格推导 FN 隧穿电流公式, 分析三角形势垒与梯形势垒的隧穿概率差异, 并给出编程增量步进脉冲 (ISPP) 的收敛分析。第三部分讨论多级单元的物理极限: 阈值分布的 Gauss 模型、相邻电平的误码率积分表达式、以及电子数 Poisson 涨落对 QLC 的根本约束。第四部分从陷阱物理学的角度分析可靠性退化——应力诱导漏电流 (SILC)、陷阱辅助隧穿 (TAT) 和随机电报噪声 (RTN) 的微观机制。第五部分阐述 NAND 阵列的物理组织 (串架构、块擦除、3D NAND 电荷陷阱转变) 以及闪存转换层 (FTL) 对数据残留的根本影响。本文旨在为理解固态存储的数据删除与恢复 (第 5 篇) 提供完备的底层物理基础。

关键词: 浮栅晶体管; 福勒-诺德海姆隧穿; WKB 近似; 阈值电压分布; 陷阱辅助隧穿; 应力诱导漏电流; 闪存转换层

目录

1 引言	3
2 浮栅晶体管: 器件物理与电容耦合模型	3
2.1 从 MOSFET 到浮栅晶体管: 结构对比	3
2.2 电容耦合模型与阈值电压的精确推导	3
2.2.1 等效电容网络	3

2.2.2	控制栅耦合比	4
2.2.3	阈值电压偏移	4
2.3	短沟道效应与单元间干扰 (CCI)	4
3	量子隧穿：写入与擦除的物理机制	5
3.1	Fowler-Nordheim 隧穿的 WKB 严格推导	5
3.1.1	WKB 积分	5
3.1.2	总 FN 电流密度的积分推导	5
3.2	编程操作的物理：ISPP 收敛性分析	6
3.3	直接隧穿与保持时间	7
4	多级存储的物理极限	7
4.1	阈值电压窗口的划分与分布模型	7
4.2	相邻状态的判决阈值与原始误码率	7
4.3	电子数的 Poisson 涨落：QLC 的根本物理限制	8
5	隧穿氧化层的退化与可靠性物理	8
5.1	应力诱导漏电流 (SILC) 的陷阱辅助模型	8
5.2	随机电报噪声 (RTN)	9
5.3	Arrhenius 数据保持与温度加速	9
6	NAND 阵列组织与闪存转换层	10
6.1	NAND 串的电学模型	10
6.2	块擦除的物理必然性	10
6.3	闪存转换层 (FTL) 与数据残留	10
6.4	3D NAND：从浮栅到电荷陷阱	11
7	结论与展望	11
A	关键物理参数	12

1 引言

1971 年, Dov Frohman-Bentchkowsky 在 Intel 发明了浮栅晶体管 (美国专利 3,660,819), 开创了半导体非易失性存储的先河。半个多世纪后, NAND 闪存 (1987 年, 舛冈富士雄, 东芝) 已成为存储密度最高的固态介质——当前 3D NAND 堆叠已超过 300 层, 单芯片容量达 1 Tb (128 GB)。

浮栅晶体管的物理优雅之处在于: 它将二进制信息编码为 **被绝缘层完全包围的纳米导电体 (浮栅) 中的电子数**——一种在室温下可稳定维持数十年的电荷量子化状态。信息读、写、擦除三个操作调用的是同一物理机制 (量子隧穿) 的不同偏压配置——这是凝聚态物理中少有的一“机制三用”器件范例。

本文的物理叙述链:

器件静电学 (电容耦合 + 阈值电压) → 量子隧穿 (FN 的 WKB 推导) → 阈值读出与多级划分 → 退化物理 (

2 浮栅晶体管: 器件物理与电容耦合模型

2.1 从 MOSFET 到浮栅晶体管: 结构对比




图 1: 浮栅晶体管 (FGMOS) 的层状结构示意图。从底到顶: p 型硅衬底上的 n⁺ 源/漏区 → 隧穿氧化层 (SiO₂, 5-7 nm) → 浮栅 (多晶硅, 浮空导体) → IPD 块间介质层 (ONO 叠层, EOT 10-20 nm) → 控制栅 (字线)。两个关键电容 C_{tun} 和 C_{IPD} 构成电容分压网络。

2.2 电容耦合模型与阈值电压的精确推导

2.2.1 等效电容网络

FGMOS 的电路本质是一个电容分压器。设浮栅节点储存电荷 Q_{FG} (当电子储存在浮栅中时, $Q_{FG} < 0$), 浮栅电压 V_{FG} 由 Kirchhoff 电荷守恒给出:

$$Q_{FG} = C_{IPD}(V_{FG} - V_{CG}) + C_{tun}(V_{FG} - V_{ch}) + C_{src}(V_{FG} - V_S) + C_{drn}(V_{FG} - V_D) + C_{adj}(V_{FG} - V_{adj}) \quad (1)$$

其中各 C 分别为浮栅到控制栅 (IPD)、沟道 (隧穿氧化层)、源极、漏极和相邻单元间的电容。定义总电容 $C_{total} = C_{IPD} + C_{tun} + C_{src} + C_{drn} + C_{adj}$ 。

2.2.2 控制栅耦合比

解出 V_{FG} 后，最重要的器件参数是控制栅耦合比 α_{CG} ：

$$\alpha_{CG} = \frac{C_{IPD}}{C_{total}} \quad (2)$$

α_{CG} 量度控制栅对浮栅电位的控制效率。典型值 $\alpha_{CG} \approx 0.50-0.65$ ，取决于 IPD 与隧穿氧化层厚度的比值。其他耦合比类似定义： $\alpha_{tun} = C_{tun}/C_{total}$ ， $\alpha_S = C_{src}/C_{total}$ ，等。

2.2.3 阈值电压偏移

对于 n 沟道 FGMOS，定义阈值电压 V_{th} 为使沟道达到强反型（表面势 $\psi_s = 2\phi_F$ ）时所需的控制栅电压。在忽略衬底偏置效应（体效应）的近似下：

$$V_{th} = V_{th0} + \frac{Q_{FG}}{C_{IPD}} \quad (3)$$

其中 V_{th0} 为浮栅无净电荷时的中性阈值电压，由衬底掺杂 N_A 、氧化层厚度 t_{ox} 和栅功函数差 V_{FB} 决定：

$$V_{th0} = V_{FB} + 2\phi_F + \frac{\sqrt{4\varepsilon_{Si}qN_A(2\phi_F)}}{C_{ox}} \quad (4)$$

其中 $C_{ox} = \varepsilon_{ox}/t_{ox}$ 为单位面积氧化层电容， $\phi_F = (k_B T/q) \ln(N_A/n_i)$ 为费米势。

Equation (3) 的物理图像极为清晰——也是闪存器件工程的基石：浮栅中每增加一个电子，阈值电压就上移一个单·电子电压· $\Delta V_{th}^{1e} = e/C_{IPD}$ 。

半导体物理注释

单电子阈值偏移的数值估算。考虑先进节点的 FGMOS：浮栅面积 $A_{FG} \approx 20 \text{ nm} \times 20 \text{ nm} = 4 \times 10^{-16} \text{ m}^2$ ，IPD 的等效氧化层厚度（EOT） $t_{IPD}^{EOT} \approx 12 \text{ nm}$ ，故 $C_{IPD} = \varepsilon_0 \varepsilon_{SiO_2} A_{FG} / t_{IPD} \approx 1.2 \times 10^{-18} \text{ F}$ 。单电子阈值偏移： $\Delta V_{th}^{1e} = e/C_{IPD} \approx 1.6 \times 10^{-19} \text{ C} \nabla \cdot 1.2 \times 10^{-18} \text{ F} \approx 133 \text{ mV}$ 。这对 QLC 意味着什么？对于 QLC（16 级），总阈值窗口约 4 V，平均级间距 $\sim 250 \text{ mV}$ 。因此每个状态下电子数的统计涨落（Poisson $\sigma_N = \sqrt{N}$ ）不能超过约 ± 2 个电子（否则阈值分布将跨过相邻电平）。这是 QLC 存储的根本物理极限——电子离散性。

2.3 短沟道效应与单元间干扰（CCI）

随 NAND 单元尺寸缩小（当前最先进节点半间距 10–15nm），多个静电退化机制变得显著：

- **单元间干扰（Cell-to-Cell Interference, CCI）**：相邻单元的浮栅通过层间介质产生寄生电容 C_{adj} 。当相邻单元的浮栅被编程（电子注入）时，目标单元的 V_{th} 会因容性耦合产生小的正偏移 $\Delta V_{th}^{CCI} \approx (C_{adj}/C_{IPD}) \times \Delta V_{FG}^{neighbor}$ 。在 3D NAND 的电荷陷阱型结构中，由于电荷被离散陷阱局域化，CCI 被显著抑制——这是 3D NAND 超越平面浮栅闪存的关键物理优势。

- 随机掺杂涨落 (RDF): 沟道中掺杂原子的 Poisson 离散性导致 V_{th0} 的单元间随机涨落。在极小沟道长度 ($< 20 \text{ nm}$) 下, 沟道内平均掺杂原子数可能仅几十个, $\sigma_{V_{th}}^{RDF} \propto 1/\sqrt{WL}$ 。

3 量子隧穿: 写入与擦除的物理机制

3.1 Fowler-Nordheim 隧穿的 WKB 严格推导

当隧穿氧化层 (SiO_2) 两端的电场 E_{ox} 超过约 $6 \times 10^8 \text{ V/m}$ (即 6 MV/cm) 时, SiO_2 导带发生倾斜形成三角形势垒, 来自 Si 导带 (或价带) 的电子以可观的概率隧穿通过势垒——此即 Fowler-Nordheim 隧穿。

3.1.1 WKB 积分

在 WKB 近似下, 能量为 E_x (纵向动能分量) 的电子通过一维势垒 $V(x)$ 的隧穿概率为:

$$T(E_x) = \exp \left[-2 \int_{x_1}^{x_2} \kappa(x) dx \right] \quad (5)$$

其中 $\kappa(x) = \sqrt{2m_{ox}^*[V(x) - E_x]}/\hbar$ 为氧化层内的衰减常数, x_1, x_2 为经典转折点 ($V(x) = E_x$)。

对于三角形势垒 (Figure 2):

$$V(x) = \phi_B - eE_{ox}x \quad (\text{能量零点取发射极导带底}) \quad (6)$$

其中 $\phi_B \approx 3.15 \text{ eV}$ 为 Si/SiO₂ 导带偏移势垒高度。

转折点: $x_1 = 0$, $x_2 = (\phi_B - E_x)/(eE_{ox})$ 。代入 WKB 积分:

$$\int_0^{x_2} \sqrt{\phi_B - E_x - eE_{ox}x} dx = \frac{2}{3} \frac{(\phi_B - E_x)^{3/2}}{eE_{ox}} \quad (7)$$

因此:

$$T(E_x) = \exp \left[-\frac{4\sqrt{2m_{ox}^*}}{3e\hbar E_{ox}} (\phi_B - E_x)^{3/2} \right] \quad (8)$$

3.1.2 总 FN 电流密度的积分推导

总电流密度需对所有能量的发射电子积分。在 Sommerfeld 模型下 ($T=0$ 近似, 发射电子的供给函数在费米球内为常数), J_{FN} 由下式给出:

$$J_{FN} = \frac{e}{4\pi^2\hbar} \int_0^\infty T(E_x) N(E_x) dE_x \quad (9)$$

其中供给函数 $N(E_x) = (m_{Si}^*/\pi\hbar^3)(E_F - E_x)$ (E_F 为费米能级, 能量零点为导带底)。

将 WKB 概率代入 (保留主导指数项; 指数前因子中的 E_x 依赖性远弱于指数, 可取 $E_x = 0$ 作主导近似):

$$J_{FN} = A_{FN} E_{ox}^2 \exp \left(-\frac{B_{FN}}{E_{ox}} \right) \quad (10)$$

其中:

$$A_{FN} = \frac{e^3 m_e}{8\pi \hbar m_{ox}^* \phi_B} \approx 1.2 \times 10^{-6} \text{ A/V}^2 \quad (11)$$

$$B_{FN} = \frac{4\sqrt{2m_{ox}^* \phi_B^{3/2}}}{3e\hbar} \approx 2.35 \times 10^{10} \text{ V/m} \quad (12)$$

(取 $\phi_B = 3.15 \text{ eV}$, $m_{ox}^* = 0.42 m_e$, $\hbar = 1.055 \times 10^{-34} \text{ J s}$, $e = 1.602 \times 10^{-19} \text{ C}$)。




图 2: Fowler-Nordheim 隧穿的能带图。当氧化层电场 E_{ox} 倾斜 SiO_2 导带成为三角形势垒时, 电子从 Si 导带 (左) 隧穿通过势垒。WKB 近似将该三角形势垒的隧穿概率严格积分化。

半导体物理注释

FN 电流的极致非线性。在编程电场 $E_{ox} \approx 1.0 \times 10^9 \text{ V/m}$ 下, $J_{FN} \sim 1 \times 10^4 \text{ A/cm}^2$ (编程时间 $100 \mu\text{s}$)。零偏压下 ($E_{ox} \approx 0$), $J_{FN} \rightarrow 0$ (严格为 $< 10^{-20} \text{ A/cm}^2$)。编程态与非偏态之间的电流比值 $\sim 10^{20}$ ——这解释了为何 FN 隧穿能同时满足 $100 \mu\text{s}$ 编程和 10 year 数据保持的两个极端要求。这一开“关”比是“任何基于热激活机制的存储技术 (如 PCM) 无法企及的。

3.2 编程操作的物理: ISPP 收敛性分析

编程操作的控制栅加高压 $V_{CG} \approx 15-20\text{V}$, 源/漏/衬底接地。隧穿氧化层上的电压 $V_{ox} \approx \alpha_{CG} V_{CG}$, 产生 $E_{ox} \approx 0.8 \text{ V/m}$ to $1.5 \times 10^9 \text{ V/m}$ 。电子从沟道 FN 隧穿进入浮栅, 浮栅电位随之下降, 减小 V_{ox} ——这是一个自限充电过程。

虽然从第一性原理可以推导 $V_{FG}(t)$ 的解析渐近式, 但在实际器件中, 为了精确控制编程后的阈值分布, 采用的不是单一大脉冲而是 **增量步进脉冲编程 (ISPP)**:

1. 施加编程脉冲（宽度 $t_p \approx 10-30\mu s$ ，幅度 V_{PGM} ）。
2. 执行编程验证读取，判断 V_{th} 是否超过目标值 V_{th}^{target} 。
3. 若未达到，增加 $V_{PGM} \leftarrow V_{PGM} + \Delta V_{PGM}$ （步长 $\Delta V_{PGM} \approx 0.2-0.5V$ ），返回步骤 1。
4. 已达到目标 $\rightarrow$ 该单元标记为编程禁止（通过自举偏置将沟道电位抬高，减小 V_{ox} ）。

ISPP 的收敛性：每步阈值电压的增量近似为 $\Delta V_{th} \approx \alpha_{CG} \cdot \Delta V_{PGM}$ 。第 k 步后 V_{th} 分布的标准差 $\sigma_{V_{th}} \approx \alpha_{CG} \cdot \Delta V_{PGM} / 2$ （假设初始分布宽度可忽略）。因此减小 ΔV_{PGM} 可缩小编程分布——但代价是编程步数增加（延长写入时间）。这是 MLC/TLC 设计中的核心权衡。

3.3 直接隧穿与保持时间

当氧化层厚度 $t_{ox} < 3nm$ 时，即使在零电场下，电子也可通过直接量子隧穿（Direct Tunneling, DT）穿过梯形势垒（??）。DT 概率近似为：

$$T_{DT} \approx \exp\left(-\frac{2\sqrt{2m_{ox}^*}}{\hbar} \sqrt{\phi_B} t_{ox}\right) \quad (13)$$

当前 NAND 闪存的 $t_{ox} \approx 5-7nm$ 是编程速度与数据保持之间的最优权衡点：在此厚度下 DT 概率在零偏压下可忽略（保持时间 $>10yr$ ），但在高电场下 FN 隧穿电流充足（编程时间 $<100\mu s$ ）。

4 多级存储的物理极限

4.1 阈值电压窗口的划分与分布模型

在总阈值窗口 $\Delta V_{th}^{total} \approx 4V$ 内（从擦除态 $\sim 0.5V$ 到最高编程态 $\sim 4.5V$ ）， 2^n 个状态被分配在优化间距的电压上。第 k 个状态的阈值电压分布近似高斯：

$$p_k(V) = \frac{1}{\sqrt{2\pi} \sigma_k} \exp\left[-\frac{(V - \mu_k)^2}{2\sigma_k^2}\right] \quad (14)$$

其中 μ_k 为中心值， σ_k 为标准差。

由于编程过程中浮栅电荷的统计涨落（电子注入的 Poisson 性、CCI 的随机性、RTN 等）， σ_k 通常随状态编号 k 增大而增加——即高 V_{th} 态的分布更宽。典型 TLC 的 σ 范围为 $40-80mV$ ，QLC 可低至 $30-50mV$ （需更严密的编程算法）。

4.2 相邻状态的判决阈值与原始误码率

相邻状态 k 与 $k+1$ 间的最优判决阈值 V_{opt} 由最大后验（MAP）准则给出。假设等先验概率， V_{opt} 由似然比方程 $p_k(V_{opt}) = p_{k+1}(V_{opt})$ 确定。当 $\sigma_k = \sigma_{k+1} = \sigma$ 时简化为中点 $V_{opt} = (\mu_k + \mu_{k+1})/2$ 。

原始位错误率（Raw BER）由 Gauss 尾部的交叠积分给出：

$$\text{BER}_{\text{raw}} = \frac{1}{2} \operatorname{erfc}\left(\frac{\Delta V}{2\sqrt{2}\sigma}\right) \quad (15)$$

其中 $\Delta V = \mu_{k+1} - \mu_k$ 为级间距，互补误差函数 $\text{erfc}(x) = (2/\sqrt{\pi}) \int_x^\infty e^{-t^2} dt$ 。

半导体物理注释

TLC BER 的数值示例。取 $\Delta V = 400 \text{ mV}$, $\sigma = 60 \text{ mV}$, 则 $\Delta V/(2\sqrt{2}\sigma) \approx 2.357$, $\text{erfc}(2.357) \approx 8.5 \times 10^{-4}$ 。BER_{raw} $\approx 4.2 \times 10^{-4}$ ——这意味着约每 2400 bit 就有 1 bit 是错的。这必须通过 LDPC 或 BCH 纠错码校正至 $< 10^{-15}$ 。编码开销 (code rate) 约为 0.85–0.93, 意味着 15%–7% 的闪存容量被 ECC 冗余占用。

4.3 电子数的 Poisson 涨落：QLC 的根本物理限制

对于 QLC (16 级), 级间距仅 150–250mV。每个状态下浮栅中的电子数 $\bar{N} \approx C_{IPD}(\mu_k - V_{th0})/e$ 。对于最小编程态, $\bar{N} \approx 50\text{--}100$ 。Poisson 涨落 $\sigma_N = \sqrt{\bar{N}} \approx 7\text{--}10$ 个电子。对应的 $\sigma_{V_{th}} \approx \sigma_N \times e/C_{IPD} \approx 60\text{--}130 \text{ mV}$ 。

将电子数的 Poisson 贡献、CCI 贡献和 RTN 贡献平方相加, 总 $\sigma_{V_{th}}$ 可能达到 80–150mV——与级间距可比。这是 QLC 存储可“行但边缘的”物理原因。进一步增加每单元比特数 (PLC, 5 bits/cell, 32 级) 需要在有限的总窗口内挤出 $< 100 \text{ mV}$ 的间距, Poisson 噪声使其在现有浮栅技术下不可行——除非采用不同的物理机制 (如铁电、相变等全新器件)。

5 隧穿氧化层的退化与可靠性物理

5.1 应力诱导漏电流 (SILC) 的陷阱辅助模型

每次擦写循环中, FN 隧穿的高能电子 (能量可达 5–8eV) 会打断 Si–O 键, 产生氧化层体陷阱和 Si/SiO₂ 界面态。主要微观机制:

- **Si–H 键断裂:** 在沟道界面处, 钝化 Si–H 键被高能电子打断, 产生 Si 悬挂键 (P_b 中心, 即三配位 Si•)。释放的 H 原子可扩散至氧化层内部, H^+ 在电场下漂移形成空间电荷。
- **氧空位生成:** SiO₂ 网格中的 O 原子受高能电子撞击移位, 产生氧空位 E' 中心 ($\equiv \text{Si} \bullet \text{Si} \equiv$)。

陷阱产生率与注入电荷总量 Q_{inj} 的幂律关系: $\Delta N_{it} \propto Q_{inj}^n$, 指数 $n \approx 0.4\text{--}0.6$ (取决于氧化层工艺。干氧 > 湿氧)。

陷阱辅助隧穿 (Trap-Assisted Tunneling, TAT): 氧化层中的缺陷能级充当“跳板”, 使电子分步隧穿——等效降低了势垒厚度 (Figure 3):

$$J_{TAT} \propto N_{trap} \exp\left(-\frac{8\pi\sqrt{2m_{ox}^*}}{3hE_{ox}}\phi_t^{3/2}\right) \quad (16)$$

其中 ϕ_t 为陷阱的能级深度 (从 SiO₂ 导带测量)。




图 3: 陷阱辅助隧穿 (TAT) 的示意。氧化层中的缺陷能级 (E_t) 提供中间态, 电子分多步隧穿——等效势垒高度从 ϕ_B 降低到 ϕ_t 。随着 P/E 循环增加, 陷阱密度 N_{trap} 升高, TAT 电流增大, 加速数据保持失效。

5.2 随机电报噪声 (RTN)

当单个氧化层陷阱恰好位于沟道界面附近时, 该陷阱对电子的捕获/释放随机切换 (Poisson 过程), 导致 V_{th} 在离散的两个水平间跳变——即随机电报噪声 (RTN)。RTN 导致的 V_{th} 跳变幅度约为:

$$\Delta V_{th}^{RTN} \approx \frac{e}{WLC_{ox}} \quad (17)$$

对于 $W \times L = 20 \text{ nm} \times 20 \text{ nm}$ 的单元, $C_{ox} \approx 2.5 \times 10^{-17} \text{ F}$, $\Delta V_{th}^{RTN} \approx 6 \text{ mV}$ ——听起来小, 但对于 QLC (级间距 150 mV), 6σ 噪声预算已相当紧张。

更严重的是, RTN 的低频功率谱密度为 $1/f$ 型, 意味着长时间观测会引入更大的 V_{th} 摆动。读取判决时刻若恰逢 RTN 的坏相位, 可导致单次读取错误。

5.3 Arrhenius 数据保持与温度加速

数据保持时间的温度依赖性:

$$t_{\text{ret}}(T) = t_{\text{ret}}(T_0) \exp \left[\frac{E_a}{k_B} \left(\frac{1}{T} - \frac{1}{T_0} \right) \right] \quad (18)$$

其中激活能 $E_a \approx 1.0 - 1.2 \text{ eV}$ (对应电子从 SiO_2 深陷阱热发射越过 Si/SiO_2 界面势垒)。

在室温 (300 K) 附近, $E_a/k_B \approx 1.16 \times 10^4 \text{ K}$, 这意味着: 温度每升高约 5°C , 保持时间约减半 ($t_{\text{ret}}(305 \text{ K}) \approx 0.5 \times t_{\text{ret}}(300 \text{ K})$)。

这是 SSD 工作温度规范 (通常上限 70°C) 的根本物理原因——当 SSD 在数据中心高温环境下以无主动散热方式运行时, 数据保持时间可能从 10 yr 降至 $1 - 2 \text{ yr}$ 。这也是冷存储 (cold storage, 25°C) 比温/热存储能显著延长 SSD 存档寿命的原因。

6 NAND 阵列组织与闪存转换层

6.1 NAND 串的电学模型

NAND 闪存的基本单元是串 (**String**): 32–128 个浮栅晶体管串联, 两端通过选择晶体管 (SSL, DSL) 连接到位线 (BL) 和源线 (SL)。串联架构的物理后果:

- **读取电阻**: 被选中单元的导通电阻与所有未选中单元 (被 $V_{pass} \approx 5-6V$ 强制导通在线性区) 的沟道电阻串联。单个单元的沟道电阻约 $10k\Omega$, 128 个串联时 $\sim 1.3M\Omega$ 。读取电流约 $\sim 1\mu A$ ($V_{BL} \approx 1V$)。
- **自举效应 (Self-Boosting)**: 当某单元被禁止编程时, 其沟道通过未选中字线的高压 (V_{pass}) 电容耦合抬高, 减小隧穿氧化层上的 V_{ox} , 从而抑制寄生 FN 隧穿。自举效率取决于沟道与字线间的电容耦合比。

6.2 块擦除的物理必然性

NAND 闪存的擦除以块 (**Block**) 为单位 (通常 64–512 页, 每页 16KB)。物理原因: 所有单元的 p 阱 (body) 共享同一衬底接触, 擦除时需对整个 p 阱加高压 $V_{ERS} \approx 15-20V$ (控制栅接地), 无法仅对单个单元施加擦除条件。

这一事实直接推导出 NAND 闪存的核心物理限制: 不能原地覆写。任何修改页数据的操作在物理上只能是:

1. 在新物理页写入修改后的数据。
2. 将旧页标记为逻辑无效 (stale)。
3. 当整个块的无效页占比足够高时, GC 回收该块 (复制有效页 $\rightarrow$ 擦除整个块)。

6.3 闪存转换层 (FTL) 与数据残留

FTL 维护逻辑块地址 (LBA) 到物理页地址 (PPA) 的动态映射。当主机覆写 LBA X 时:

- FTL 分配新物理页 P_{new} , 写入新数据。
- 原物理页 P_{old} 标记为无效 (stale)。
- P_{old} 中的浮栅电荷完好无损——电子安稳地存储在浮栅中, 直到该块被 GC 回收并执行物理擦除 (FN 隧穿移除所有浮栅电荷)。

物理后果: 从写入数据到 GC 物理擦除之间存在不可预测的时间窗口 (可长达数周甚至永不, 若 SSD 从未满)。在此期间, 逻辑上已删除的数据以完整的物理形式残留在闪存中——这正是固态存储数据恢复的物理基础 (详见第 5 篇《数据删除与恢复的物理原理》)。

6.4 3D NAND：从浮栅到电荷陷阱

2013 年后，NAND 从平面转向垂直堆叠（3D NAND），当前超过 300 层。关键的物理转变是用电荷陷阱氮化硅（ Si_3N_4 ）替代多晶硅浮栅作为电荷存储介质。

Si_3N_4 中电荷被离散的深能级陷阱捕获（陷阱密度 $\sim 10^{19} \text{ cm}^{-3}$ ，能级深度 $\sim 1.0 - 1.5 \text{ eV}$ ），而非均匀分布在浮栅中。优势：

- 电荷局域化——CCI 大幅降低。
- 更薄的存储层（ $\sim 5 \text{ nm}$ vs $\sim 10 \text{ nm}$ 浮栅），适合垂直堆叠。
- 陷阱间互相隔离——单个陷阱的泄漏不影响邻近陷阱。

3D NAND 采用栅极优先（gate-first）或替换栅（replacement gate）工艺，字线为水平钨（W）层，沟道为垂直多晶硅柱（macaroni 结构）。电荷捕获层的编程机制仍是 FN 隧穿，但电荷注入 Si_3N_4 层后，通过 **Poole-Frenkel** 发射在陷阱间跃迁分布。

7 结论与展望

NAND 闪存的物理基础可归纳为以下核心框架：

1. **电容耦合模型**： $V_{th} = V_{th0} + Q_{FG}/C_{IPD}$ ——阈值电压是浮栅电荷的线性函数，斜率为 $1/C_{IPD} \sim 0.1 \text{ V/e}$ 。
2. **FN 隧穿**： $J = AE_{ox}^2 \exp(-B/E_{ox})$ ——电流对电场的超指数敏感性，解释了 $100 \mu\text{s}$ 编程与 10 yr 保持如何能共存于同一器件。
3. **多级存储极限**：判决误码率 $\text{BER} = (1/2) \text{erfc}(\Delta V/(2\sqrt{2}\sigma))$ ，由阈值分布的交叠积分决定。底层受电子 Poisson 涨落约束—— $\sigma_N = \sqrt{N}$ 使 QLC 处于可行但边缘的物理域。
4. **退化**：氧化层陷阱积累 $\rightarrow \text{SILC} + \text{TAT} + \text{RTN} \rightarrow$ 保持时间缩短 $\rightarrow \text{P/E}$ 寿命終了。Arrhenius 定律 $t_{\text{ret}} \propto \exp(E_a/k_B T)$ 解释了高温下的加速失效。
5. **FTL 与数据残留**：异地更新策略使逻辑删除后的物理数据长期残留。GC 的不可预测延迟是数据恢复的根本窗口。

NAND 闪存的未来方向包括：400+ 层 3D 堆叠、铁电 FET（FeFET）替代电荷陷阱、存内计算架构。但浮栅/电荷陷阱的物理机制作为当前非易失性半导体存储的基础，其深层理解——从 FN 的 WKB 推导到 Poisson 电子数涨落——仍然是设计、优化和可靠使用闪存的前提。

A 关键物理参数

表 1: NAND 闪存涉及的关键物理参数

参数	符号	典型值	单位
隧穿氧化层厚度	t_{tun}	5–7	nm
SiO ₂ /Si 势垒高度	ϕ_B	3.15	eV
SiO ₂ 电子有效质量	m_{ox}^*	0.42	m_e
IPD 等效氧化层厚度	t_{IPD}	10–20	nm
编程电压	V_{PGM}	15–20	V
擦除电压	V_{ERS}	15–20	V
ISPP 步长	ΔV_{PGM}	0.2–0.5	V
控制栅耦合比	α_{CG}	0.50–0.65	—
单电子阈值偏移	ΔV_{th}^{1e}	~ 100–150	mV
数据保持激活能	E_a	1.0–1.2	eV
TLC P/E 寿命	—	1×10^3 – 3×10^3	次
QLC P/E 寿命	—	5×10^2 – 1×10^3	次

参考文献

- [1] S. M. Sze and K. K. Ng, *Physics of Semiconductor Devices*, 3rd ed. Wiley, 2007. doi:10.1002/0470068329
- [2] R. Bez, E. Camerlenghi, and A. Modelli, “Introduction to flash memory,” *Proc. IEEE*, vol. 91, no. 4, pp. 489–502, 2003. doi:10.1109/JPROC.2003.811702
- [3] M. Lenzlinger and E. H. Snow, “Fowler–Nordheim tunneling into thermally grown SiO₂,” *J. Appl. Phys.*, vol. 40, pp. 278–283, 1969. doi:10.1063/1.1657811
- [4] K. Prall, “Scaling non-volatile memory below 30nm,” *IEEE Non-Volatile Semiconductor Memory Workshop*, pp. 5–10, 2007. Google Scholar
- [5] Y. Cai, E. F. Haratsch, O. Mutlu, and K. Mai, “Error patterns in MLC NAND flash memory: Measurement, characterization, and analysis,” *Proc. DATE*, pp. 521–526, 2012. doi:10.1109/DATE.2012.6176524
- [6] R. Micheloni and L. Crippa, *Inside NAND Flash Memories*. Springer, 2010. doi:10.1007/978-90-481-9431-5
- [7] N. Mielke, T. Marquart, N. Wu, J. Kessenich, H. Belgal, E. Schares, F. Trivedi, E. Goodness, and L. R. Nevill, “Bit error rate in NAND Flash memories,” *IEEE IRPS*, pp. 9–19, 2008. doi:10.1109/RELPHY.2008.4558857
- [8] P. Cappelletti, C. Golla, P. Olivo, and E. Zanoni (eds.), *Flash Memories*. Kluwer Academic Publishers, 1999. doi:10.1007/978-1-4615-5015-0