

南京大学

NANJING UNIVERSITY

电子信息专业国家级实验教学示范中心

实验报告

姓　名：	徐家祺	学　号：	251180139
专　业：	通信工程	年　级：	大二
姓　名：	施俊杰	学　号：	251180207
专　业：	集成电路	年　级：	大二
课程名称：	电子学基础 II 实验		
实验名称：	心电信号放大电路设计		
实验组号：	0205	实验教室：	丙 413
实验成绩：		任课教师：	陈艺

一、实验目标

本实验设计心电信号模拟前端，将毫伏级差分信号放大、滤波并抬升到适合 0～3.3 V ADC 采集的电压范围。第一阶段完成总体方案分析、Multisim 仿真、原理图绘制和 PCB 布局布线，重点验证差模增益、通带范围与 50 Hz 抑制效果。

设计指标及其验收口径列于表 1。对输入阻抗、共模抑制比和陷波品质因数，采用独立测试方法评价，避免把陷波器的衰减对测量的影响。

表 1 设计指标与验收口径

项目	设计要求	验收口径
输入阻抗	每端口不低于 5 MΩ	另一输入交流接地，分别测试两输入端
共模抑制比	不低于 80 dB，设计目标 90 dB	断开右腿驱动，在仪放输出测量
差模增益	1500 V/V	以约 10 Hz 的小信号幅值比校准
通带低端	不高于 0.2 Hz	相对于通带参考增益下降约 3 dB
通带高端	90 Hz，允许±5%	允许 85.5～94.5 Hz
工频陷波	50 Hz，3<Q<3.5	独立扫频确定中心和两侧带宽
输出接口	0～3.3 V，中心约 1.65 V	检查稳态中心、交流摆幅及削顶
器件限制	OP07、LM358、TL084 中选用	运放单元≤12，滑动变阻器≤4

二、系统方案

2.1 总体结构与方案选择

心电信号幅度小，同时可能叠加共模工频和电极直流偏置。前级采用三运放仪用放大器，以较高输入阻抗接收差模信号；其后设置高通隔直，再完成主要增益，降低后续级被直流偏置推入饱和的概率。50 Hz 陷波器抑制通带内工频，四阶低通限制高频噪声，末级加入 1.65 V 参考以匹配单电源 ADC。系统分工见表 2。

表 2 信号链与标称增益分配

顺序	电路模块	通带标称倍率	主要作用
1	输入偏置和限流网络	约 0.9901	提供偏置回路并限制输入电流
2	三 OP07 仪用放大器	25	差模放大并抑制共模
3	一阶高通及 TL084 增益级	高通约 1；增益约 23.58	隔直并提供可调主增益
4	两运放 Fliege 陷波器	远离陷波点约 1	衰减 50 Hz 附近信号
5	低 Q 二阶 Sallen-Key	1.15	四阶低通的第一节
6	高 Q 二阶 Sallen-Key	2.24	四阶低通的第二节
7	电平抬升	对交流信号为 1	将输出中心调到 1.65 V

仪放选用 OP07，利用其精密直流放大特性；高阻高通节点采用 TL084，减小偏置电流在兆欧级电阻上产生的误差。陷波选择 Fliege 结构，中心频率和 Q 可通过相应支路设计，便于使用现有精密电阻组合实现。两节低通按低 Q 在前、高 Q 在后的顺序级联，减小前级内部峰值带来的过载风险。

±15 V 供电为直流偏置和瞬态留出摆幅余量。

2.2 输入网络与仪用放大器计算

两路输入各串 100 kΩ，每个运放同相输入通过 10 MΩ 接模拟地，使断开信号源时仍有直流偏置通路。两路 100 kΩ 与 10 MΩ 的比值应尽量一致，以减小共模到差模的转换。

$$H_{\mathrm{in}} \approx \frac{10\ \mathrm{M\Omega}}{10\ \mathrm{M\Omega}+100\ \mathrm{k\Omega}} = 0.990099 \tag{1}$$

输入级的两个反馈电阻为 30 kΩ，跨接反相端的电阻由四只 10 kΩ 并联得到 2.50 kΩ；第三只 OP07 组成近似单位增益差分放大器。

$$A_{\mathrm{INA}} \approx 1 + \frac{30\ \mathrm{k\Omega}+30\ \mathrm{k\Omega}}{2.50\ \mathrm{k\Omega}} = 25 \tag{2}$$

10 MΩ 的绝对精度主要影响输入阻抗，两路比值匹配主要影响 CMRR。

2.3 高通和可调增益计算

基准方案采用 820 nF 与 2.20 MΩ 形成一阶高通，其截止频率计算如下。

$$f_{\mathrm{L}} = \frac{1}{2\pi\times 2.20\ \mathrm{M\Omega}\times 820\ \mathrm{nF}} \approx 0.0882\ \mathrm{Hz} \tag{3}$$

高通后采用非反相增益级。基准反馈固定部分为 220 kΩ 加 3 kΩ，反相端到地为 10 kΩ；5 kΩ 电位器用于校准。

$$A_{\mathrm{G}} = 1 + \frac{220\ \mathrm{k\Omega}+3\ \mathrm{k\Omega}+2.80\ \mathrm{k\Omega}}{10\ \mathrm{k\Omega}} \approx 23.58 \tag{4}$$

3 kΩ 只占反馈总值的一小部分，最终由增益校准补偿。各级标称倍率直接相乘约 1518.55，而端子输入网络及滤波器均有幅值变化，因此实际校准使用 10 Hz 端子到末级的幅值比，目标为 1500。

2.4 Fliege 陷波器计算

陷波频率网络采用两只 100 nF 电容、31.8 kΩ 和约 31.862 kΩ。前一电阻由 30 kΩ 与 1.8 kΩ 串联，后一电阻由 30 kΩ 和 10 kΩ 滑动变阻器组成；滑动变阻器预置约 1.862 kΩ。两组 200 kΩ 各由两只 100 kΩ 串联，另两只 100 kΩ 构成等权求和网络。

$$f_0 = \frac{1}{2\pi\sqrt{(31.8\ \mathrm{k\Omega}\times 31.862\ \mathrm{k\Omega}\times 100\ \mathrm{nF}\times 100\ \mathrm{nF})}} \approx 50.00\ \mathrm{Hz} \tag{5}$$

$$Q \approx \frac{200\ \mathrm{k\Omega}}{2\sqrt{(31.8\ \mathrm{k\Omega}\times 31.862\ \mathrm{k\Omega})}} \approx 3.142 \tag{6}$$

该方案可以实现较高的 Q 值，具有相较于双 T 网络陷波器更好的陷波效果。

2.5 四阶低通计算

两节均采用等 R、等 C、非反相结构。每个频率电阻可以用 10 kΩ 串联 10 kΩ 与 30 kΩ 的并联支路实现 17.5 kΩ；四个位置采用相同组合，每节两只电容均为 100 nF。

$$R = 10\ \text{k}\Omega + (10\ \text{k}\Omega \parallel 30\ \text{k}\Omega) = 17.5\ \text{k}\Omega \tag{7}$$

$$f_{\text{n}} = \frac{1}{2\pi \times 17.5\ \text{k}\Omega \times 100\ \text{nF}} \approx 90.946\ \text{Hz} \tag{8}$$

第 1 节反相端到地为 50 kΩ，反馈为 10 kΩ 与 30 kΩ 并联的 7.5 kΩ；第 2 节反相端到地为 50 kΩ，反馈为 30 kΩ、20 kΩ 及 20 kΩ 与 30 kΩ 并联支路的串联，总值 62 kΩ。

$$K_1 = 1 + \frac{7.5\ \text{k}\Omega}{50\ \text{k}\Omega} = 1.15 Q_1 = \frac{1}{3 - 1.15} \approx 0.5405 \tag{9}$$

$$K_2 = 1 + \frac{62\ \text{k}\Omega}{50\ \text{k}\Omega} = 2.24 Q_2 = \frac{1}{3 - 2.24} \approx 1.3158 \tag{10}$$

两节 Q 接近四阶 Butterworth 所需的 0.5412 和 1.3066。

2.6 参考电压和右腿驱动

10 kΩ 电位器在 VCC 与模拟地之间分压，经 OP07 跟随器产生参考。VAC 和参考各经过 20 kΩ 接末级同相端，末级自身非反相倍率为 2，因此交流支路到输出的实际倍率为 1。

$$V_{\text{ADC}} = 2 \times \frac{V_{\text{AC}} + V_{\text{REF}}}{2} = V_{\text{AC}} + V_{\text{REF}} \tag{11}$$

当差分输入峰值为 1 mV 且整机增益为 1500 时，理想输出为 1.65 V±1.50 V，即 0.15～3.15 V。右腿驱动从两个仪放前级输出分别经 1 MΩ 取样，反相求和后经 1 MΩ 送至模拟器 RL 端；1 MΩ 与 1 nF 并联反馈。

$$V_{\text{RLD}} \approx -(V_{\text{O1}} + V_{\text{O2}}) = -2 V_{\text{CM}} f_{\text{p}} \approx 159\ \text{Hz} \tag{12}$$

三、电路设计

3.1 原理图及信号分区

整机原理图见图 1，输入及右腿驱动、高通及陷波、低通及电平抬升的局部图分别见图 2～图 4。图中测试点和跨接接口用于逐级定位问题。




图 1 心电信号放大电路原理图总览




图 2 输入仪放与右腿驱动局部原理图




图 3 高通增益与 Fliege 陷波局部原理图





图 4 两节低通与电平抬升局部原理图

3.2 仿真波形和幅频响应

下图为总的仿真电路



由于仿真条件比较理想，电路高度对称，故在仿真测试中省去测量共模抑制比。




图 5 输入阻抗测量

如图 5，将 5 $M\Omega$ 的电阻串联到电路里，放大电路几乎分到了全部电压，由此可得电路输入阻抗远大于 5 $M\Omega$ 。

图 6 为心电输入与输出的瞬态比较。通道 A 为 200 μV/格，通道 B 为 1 V/格，时基 500 ms/格。放大后的周期性尖峰和较慢变化部分仍可辨认。




图 6 心电信号输入与输出的瞬态仿真

图 7 显示约 1 Hz 的通带响应，图 8 为约 10 Hz 增益读数，图 9 和图 10 分别显示低、高端标记。以上按不含陷波或旁路陷波状态记录；含陷波的响应单独见图 11。




图 7 1.018 Hz 处的幅频读数




图 8 10.187 Hz 处的通带增益读数




图 9 低频端 171.368 mHz 处的幅频读数




图 10 高频端 91.861 Hz 处的幅频读数

图 11 中陷波谷的光标位于 49.666 Hz，读数为 7.593 dB。以 63.539 dB 通带作为近似参考，两者相差约 55.946 dB。




图 11 含 Fliege 陷波时的幅频响应

3.3 PCB 布局布线

PCB 布局布线结果见图 12。输入连接器和仪放位于左侧，滤波及后级输出位于中、右侧，板上设置仪放、高通、两节低通、参考和最终输出等测试点，便于逐级调试。图中红蓝走线体现双层布线及铺铜结构。




图 12 心电模拟前端 PCB 布局布线

保持两输入支路对称；反馈器件靠近运放输入脚，右腿驱动线与输入线保持距离。各封装的正负电源脚就近配置去耦，电容与引脚之间的回路尽可能短各模块元件尽量布局接近，以便缩短走线长度，减小寄生电容电感给信号带来的影响。

四、元器件清单

表 4 按功能列出设计所需的主要元器件

表 4 主要元器件及功能清单

器件或部位	型号或标称参数	数量	用途与要求
精密运放	OP07	7 片	3 片仪放，低通、参考、抬升、RLD 各 1 片
四运放	TL084	1 片	增益、陷波 2 单元、低通 1 单元，共 4 单元
输入限流电阻	100 kΩ，0.1%	2 只	同封装，实测配对
输入偏置电阻	10 MΩ，低温漂金属膜	2 只	尽量配对，保证对称性
仪放反馈电阻	30 kΩ，0.1%	2 只	两路一致
仪放增益与差分电阻	10 kΩ，0.1%	8 只	4 只并联，另 4 只组成差分网络
高通电容和电阻	820 nF 薄膜；2.20 MΩ	各 1 只	对应基准 0.0882 Hz
增益级固定电阻	100 kΩ×2，20 kΩ、3 kΩ、10 kΩ	共 5 只	用于放大信号
陷波固定电阻	100 kΩ×6，30 kΩ×2，1.8 kΩ	共 9 只	200 kΩ 支路及求和支路匹配
陷波电容	100 nF，1%薄膜	2 只	优先筛选相对误差较小的一对
低通频率电阻	10 kΩ×8，30 kΩ×4，0.1%	共 12 只	组成 4 个 17.5 kΩ 网络

器件或部位	型号或标称参数	数量	用途与要求
低通增益电阻	50 kΩ×2，10 kΩ×1，30 kΩ×3，20 kΩ×2	共 8 只	50 kΩ 使用清单中的直插精密值
低通电容	100 nF，1%薄膜	4 只	同类型，尽量匹配
参考与抬升电阻	20 kΩ×2，10 kΩ×2	共 4 只	等权求和和 2 倍非反相网络
参考滤波电容	100 nF	1 只	滑臂到模拟地
RLD 电阻及电容	1 MΩ×4，1 nF×1	5 只	两输入、反馈及输出隔离
滑动变阻器	200 Ω、5 kΩ、10 kΩ、10 kΩ	各 1 只	CMRR、增益、陷波、偏置
输入与 ADC 外围	47 pF；4.7 kΩ；10 nF；低漏电钳位二极管	按支路配置	与实际 ADC 和输入保护方案核对
电源去耦	100 nF 陶瓷；每轨 1 μF 入口电容	每封装每轨配置	电解电容注意极性
连接和测试	RA/LA/RL、电源、输出连接器及测试点	按 PCB 配置	标明极性、地及测试点名称

五、测试方案与结果

5.1 仿真数据及处理

采用 Multisim 波特图仪和双通道示波器观察响应。测试从静态工作点、单级增益开始，再进行整机扫频和心电波形比较。扫频使用幅值足够小的信号，避免非线性削顶；差分输入幅值按两输入之差定义，输入与输出统一使用峰峰值或有效值。

$$A_{\mathrm{d}} = \frac{V_{\mathrm{out,pp}}}{V_{\mathrm{in,pp}}} \qquad G_{\mathrm{dB}} = 20\log_{10} A_{\mathrm{d}} \tag{13}$$

截图读数和换算结果列于表 5。其中低、高端相对于 1.018 Hz 读数分别下降 3.011 dB 和 3.014 dB；若统一以 10.187 Hz 为参考，下降量约 3.138 dB 和 3.141 dB。因此现有标记可用于估计边界，最终应固定同一通带参考并精细扫频。

表 5 仿真截图读数与计算结果

测试项目	截图原始读数	处理或结论
约 1 Hz 通带	1.018 Hz，63.412 dB	换算约 1481.15 V/V
约 10 Hz 增益	10.187 Hz，63.539 dB	约 1502.97 V/V，较 1500 偏高约 0.198%
低端标记	171.368 mHz，60.401 dB	相对 1.018 Hz 下降 3.011 dB，低于 0.2 Hz
高端标记	91.861 Hz，60.398 dB	相对 1.018 Hz 下降 3.014 dB，位于允许范围
陷波谷值	49.666 Hz，7.593 dB	中心相对 50 Hz 偏低约 0.668%
陷波深度估算	63.539−7.593=55.946 dB	陷波处理良好
输出中心提示	瞬态图 0 s 游标 B=1.649 V	接近 1.65 V；
心电波形	通道 A 200 μV/格，B 1 V/格	周期结构可辨

5.2 输入阻抗补充验证与 CMRR 测点

输入阻抗采用串联已知测试电阻的分压法。先记录未串电阻时的输出，再加入测试电阻，并在相同频率、幅度下比较；另一输入保持交流接地。测试 10 Hz 和 90 Hz 两个频点，必要时同时测相位，以区分阻性和容性输入阻抗。

硬件 CMRR 根据差模增益与共模增益之比计算。先在该测点用差模输入寻找最大幅值频率，并记录该处差模增益；再将 RA、LA 连接同一信号源，在同一频率施加 1 Vpp 共模信号，测同一测点的共模输出，计算 Ac 和 CMRR。

$$CMRR = 20\log_{10}\frac{A_{\mathrm{d}}}{A_{\mathrm{cm}}} \qquad A_{\mathrm{cm}} = \frac{V_{\mathrm{out,cm}}}{V_{\mathrm{in,cm}}} \tag{14}$$

式（14）的 Ad 与 Ac 必须对应同一测点和同一频率，不能把全电路 1500 倍与 Ac 混用。共模测试不经过陷波，以免陷波衰减被误算入 CMRR。

5.3 陷波 Q 补充验证与预调参数

原设计要求的 Q 可在 Fliege 模块两端单独扫频补测，计算见式（15）。本次硬件流程明确记录实际陷波中心和严格 50 Hz 处的模块增益 dB，两者见 5.4.7 节；Q 不替代这两项。

$$Q = \frac{f_0}{f_{\mathrm{H}} - f_{\mathrm{L}}} \tag{15}$$

四只滑动变阻器的预置和校准顺序列于表 6。先调静态中心，再调 CMRR、陷波和总增益，完成后复查中心电压和频带

表 6 滑动变阻器预置及调整依据

功能	标称总阻值	基准预置	最终依据
P_CMRR	200 Ω	接近 0 Ω；一般几 Ω 至 20 Ω	仪放共模残余最小，补偿值以实测电阻比计算
P_GAIN	5 kΩ	约 2.80 kΩ	先以 10 Hz 预调；正式验收用 2 mVpp 输入时的最大输出频点
P_NOTCH	10 kΩ	约 1.862 kΩ	50.000 Hz 输出最小，同时检查 Q
P_OFFSET	10 kΩ	分压后输出 1.650 V	短路输入后稳态最终输出 1.650 V

5.4 PCB 实物调试与硬件验收记录

硬件验收依据课程《“电子学基础 II”硬件电路验收说明》[8]。

5.4.1 焊接检查与已有调试记录

已有检查结果见表 7，滑动变阻器记录见表 8。这里的记录不作为后续所有指标已通过验收的结论。

表 7 焊接和上电检查记录

检查项目	检查条件或设计参考	实际结果	处理及复测
焊点与装配	虚焊、连锡、元件方向及阻值核对	焊点焊接良好	无
断电检查	正电源、负电源与地的短路情况	在首次测量时发现部分 OP07 的正负电源引脚接反	重新设计电路板并打印 PCB
正电源	设计+12 V；同时记录电源端和 IC 引脚	+11.9V	无
负电源	设计−12 V；同时记录电源端和 IC 引脚	-12.0V	无
参考电压	按实际分压供电确认；目标约 1.65 V	1.65V	无
各级静态工作点	输入短接并接模拟地；记录异常饱和级	正常	无
供电电流与发热	记录供电电流和有无异常发热	正常，无发热	无


表 8 滑动变阻器实际调整记录

滑动变阻器	输入或调整条件	调整前阻值	调整后阻值
P_OFFSET	短路输入，检查稳态输出中心	0kΩ	1.41kΩ
P_CMRR	断开 RLD，同相输入；在仪放输出测残余	0Ω	20 Ω
P_NOTCH	50.000 Hz 差模输入；记录陷波最小值	0kΩ	1.86 kΩ
P_GAIN	约 10 Hz 差模输入；交流幅值比	0 kΩ	2.8kΩ

5.4.2 基本技能与资源使用

表 9 基本技能与资源使用验收

项目	设计或评价内容	实际数量或等级
运放单元数量	为 7 个 OP07 单元与 4 个 TL084 单元，共 11 单元	11 个
滑动变阻器数量	原设计 4 只	4 只
PCB 布局	元器件放置及布局合理性	布局合理
焊接能力	整洁程度、焊点质量	焊点饱满



如图为实际焊接完成的 PCB 板

5.4.3 全电路差模增益

RA 输入 2 mVpp 正弦波，剩余输入接地。调整频率，寻找最终输出交流幅值最大的频率点，记录该频率和输出峰峰值；本项不固定使用 10 Hz。增益计算用式（16），数据填写于表 10，波形于图 13。

$$A_{\mathrm{d,all}} = \frac{V_{\mathrm{out,max,pp}}}{V_{\mathrm{in,pp}}} \tag{16}$$

表 10 全电路差模增益

输入设定	最终输出交流	计算增益
正弦 2 mVpp	3.050Vpp	1525 倍（63.67dB）



图 13 全电路最大差模增益实测波形


5.4.4 带宽范围

在经确认的 测点进行差模测试。正弦输入通常为 2 mVpp；该点增益较小时，可按课程说明适当增大输入并记录实际值。先找到该点最大输出频率 f_ref（流程中记作 f0）及该点差模增益 Ad,pre，再寻找输出为最大幅值 0.707 倍的低、高端频率。

$$V_{-3\mathrm{dB,pp}} = 0.707 V_{\mathrm{pre,max,pp}} \quad A_{\mathrm{d,pre}} = \frac{V_{\mathrm{pre,max,pp}}}{V_{\mathrm{in,pp}}} \tag{17}$$

表 11　带宽与差模参考增益

测量量	实测记录
实际输入幅值	2mVpp
最大输出对应频率 f_ref	10Hz
最大输出与该点差模增益 Ad,pre	3.050Vpp; 1525V/V
低端频率和输出幅值	0.1 Hz；2.175 Vpp
高端频率和输出幅值	93 Hz；2.183 Vpp
该测点实际带宽（近似）	0.1 Hz 至 93Hz




功能
显示
采样
触发
光标
测量
数学
分析
SIGLENT
Stop
f(C1) < 2.0Hz
Y2
Y2= 2.368V
ΔY= 1.442V
Y1
Y1= 917mV
峰峰值 1.548956V
顶端值 2.321875V
底端值 961.458mV
幅值 1.360417V
平均值 1.71926260V
标准差 497.26832mV
下降过激 6.508%
上升过激 5.972%
周期 20.238192s
频率 49.4115278mHz
10-90%上升时间 5.393415s
90-10%下降时间 5.706351s
C1
DC1M
1X
500mV/
FULL
-1.55V
时基
-12.4ms
5.00s/div
1.00Mpts
20.0kSa/s
触发
C1 DC
停止
2.24V
边沿
上升沿
Super Phosphor Oscilloscope

SIGLENT
Digital Storage Os
功能
显示
采样
触发
光标
测量
数学
分析
SIGLENT
Arm
f(C1) < 2.0Hz
Y2
Y2= 2.725V
ΔY= 2.175V
Y1
Y1= 550mV
Acquiring
峰峰值 2.286542V
顶端值 2.720833V
底端值 570.833mV
幅值 2.150000V
平均值 1.64534822V
标准差 779.57076mV
下降过激 2.859%
上升过激 3.585%
周期 10.024571s
频率 99.7548942mHz
10-90%上升时间 2.606913s
90-10%下降时间 2.815968s
C1
DC1M
1X
500mV/
FULL
-1.55V
时基
-12.4ms
2.00s/div
1.00Mpts
50.0kSa/s
触发
C1 DC
自动
2.28V
边沿
上升沿

图 14　带宽实测结果

5.4.5　共模抑制比

RA、LA 接同一个正弦信号源，剩余输入接地。频率使用表 11 的 f_ref，输入设为 1 Vpp。

$$A_{\mathrm{c,pre}} = \frac{V_{\mathrm{pre,cm,pp}}}{V_{\mathrm{cm,in,pp}}} \qquad \mathrm{CMRR} = 20\log_{10}\frac{A_{\mathrm{d,pre}}}{A_{\mathrm{c,pre}}} \tag{18}$$

表 12 CMRR 实测记录

参考频率	共模实际输入	共模输出	Ad,pre	Ac,pre	CMRR
10Hz	1Vpp	24.7mVpp	1525V/V(63.67dB)	0.0247V/V(-32.15dB)	95.82 dB




图 15　共模输入与残余输出

5.4.6 全电路输入短路噪声

三个输入全部接地，测最终输出噪声峰峰值；示波器可使用交流耦合。记录量程、采样或平均设置及测量带宽，按式（19）除以表 10 实测的全电路差模增益，得到输入折算短路噪声。

$$V_{\mathrm{n,in,pp}} = \frac{V_{\mathrm{n,out,pp}}}{A_{\mathrm{d,all}}} \tag{19}$$

表 13 全电路短路噪声

$V_{\mathrm{n,out,pp}}$	$V_{\mathrm{n,in,pp}}$
5 mVpp	3.28μVpp




图 16 三个输入接地时的最终输出噪声

5.4.7 陷波器模块测试

单独向陷波器模块施加信号，CH1 监视模块输入，保证板端实际输入不小于 2 Vpp；CH2 接模块输出。独立驱动前先断开前级输出，避免两个输出源相连。若不能独立测量，按流程从 RA 差模输入，调幅直至陷波器输入达到 2 Vpp 以上；此时仍以 CH1、CH2 的模块输入输出计算比值，并检查前级未饱和。

先在 50 Hz 附近扫频找到模块输出最小处，记录实际中心 f_N；再把信号源准确设为 50.000 Hz（由于实验仪器的原因可能不能准确达到 50Hz 整），重新记录模块输入与输出。实际中心的最小输出不能替代严格 50 Hz 处的衰减。模块增益 dB 及正值衰减量的关系见式（20）。

$$G_{50} = 20\log_{10}\frac{V_{\mathrm{N,out,50,pp}}}{V_{\mathrm{N,in,50,pp}}} \qquad L_{50} = -G_{50} \tag{20}$$

表 14 陷波器实际中心与 50 Hz 衰减

项目	频率	模块输入 CH1	模块输出 CH2	计算结果
实际中心	f_N=50.01Hz	2Vpp（≥2）	86.2mVpp（最小）	中心偏差 0.01 Hz
严格 50 Hz	50.000 Hz	2 Vpp（≥2）	94.7mVpp	G50=-26.49dB；L50=26.49 dB




图 17 陷波实际中心频率实测波形

5.4.8 心电模拟器与右腿驱动对比

发挥部分改用心电模拟器。按课程说明，耳机线红色接模拟器 RA、绿色接 LL、黄色接 LA。记录本板第三端与 LL 接口及 RLD 跳线的实际对应关系，再在相同模拟器和示波器设置下对比 RLD 断开与接入时的输出噪声。



图 19 模式 1 下 RLD 断开的输出

在加入右腿驱动后，输出波形无明显变化。可能原因是本来的电路的共模干扰已经被抑制的较小了，导致右腿作用不明显。

表 17 实物故障和修改记录

问题与测点	定位依据	采取的修改	复测结果
首次测量发现部分 OP07 正负电源引脚接反	根据万用表测试通断时发现	重新设计电路板并打印 PCB	已修改
有一个 TL084 的同相端和反相端接反	调试电路时发现故障	采用飞线处理	已修复
设计电路中的电阻在实验室没有	调试时发现	在焊接时尝试并联多个电阻焊接	已解决

5.4.9 硬件验收汇总

表 18 硬件验收结果汇总

正式项目	实测结果或等级	对应记录
资源使用与基本技能	11 个运放，4 个滑动变阻器	表 7～表 9、图 12
全电路最大差模增益	1525 倍 V/V；频率 10Hz	表 10、图 13
带宽	0.1～93 Hz	表 11、图 14
CMRR	95.8 dB	表 12、图 15
输入折算短路噪声	3.28 μVpp	表 13、图 16

正式项目	实测结果或等级	对应记录
陷波实际中心	50.01 Hz	表 14、图 17
严格 50 Hz 模块增益	-26.49 dB	表 14、图 17
RLD 波形改善	无明显变化	图 19

六、实验小结

本实验完成了心电信号放大电路的方案设计、参数计算、Multisim 仿真、PCB 制作及实物调试。电路由仪用放大器、高通与可调增益级、50 Hz 陷波器、四阶低通滤波器及电平抬升电路组成，并设置右腿驱动支路，用于观察其对心电模拟器输出信号的影响。

实物测试采用约 ±12 V 供电。在约 10 Hz、差模输入为 2 mVpp 的条件下，测得最终输出为 3.050 Vpp，对应差模增益约为 1525 V/V，较设计值 1500 V/V 偏高约 1.67%。以通带参考输出幅度为基准，所测信号通路的近似 −3 dB 频率为 0.1 Hz 和 93 Hz。最终输出的直流中心约为 1.65 V。陷波器模块在约 50 Hz、输入为 2 Vpp 时，输出约为 94.7 mVpp，对应电压增益约为 −26.49 dB，表明该模块对 50 Hz 信号具有明显的衰减作用。

调试过程中发现，初版电路存在部分 OP07 电源引脚接反及一处 TL084 同相、反相输入端接反的问题，分别通过重新制板和局部飞线进行了修正。部分阻值采用串并联组合实现。上述修改应在最终原理图和元件清单中同步标明，以保证设计计算、仿真模型与实物电路一致。

现有测试已验证电路的信号放大、滤波、陷波及电平抬升功能。右腿驱动接入前后未观察到明显的波形变化，可待以后研究。

参考资料及文献

[1] 电子学基础 II 实验课程资料与第一阶段实验报告模板，南京大学电子信息专业国家级实验教学示范中心。

[2] Texas Instruments. More Filter Design on a Budget. SLOA096. https://www.ti.com/lit/an/sloa096/sloa096.pdf

[3] Texas Instruments. OP07 Precision Operational Amplifiers 数据手册. https://www.ti.com/lit/ds/symlink/op07.pdf

[4] Texas Instruments. TL08xx JFET Input Operational Amplifiers 数据手册. https://www.ti.com/lit/ds/symlink/tl084.pdf

[5] Texas Instruments. 三运放仪用放大器共模抑制与电阻匹配应用资料. SBOA014. https://www.ti.com/lit/an/sboa014/sboa014.pdf

[6] Texas Instruments. Working with High Impedance Op Amps. AN-241 / SNOA664. https://www.ti.com/lit/an/snoa664/snoa664.pdf

[7] 项目设计记录 ECG_AFE_可行性设计.md；Multisim 工程 Design1.ms14；原理图.png、PCB.png 及徐家祺 1.png、徐 2.png 至徐 6.png 仿真记录。

[8] 南京大学电子学基础 II 实验课程资料. 学生版“电子学基础 II 实验”硬件电路测试流程（“电子学基础 II”硬件电路验收说明）. 第 1 页.