基于 FPGA 的实时视觉处理与车牌识别协同系统

摘要

本作品面向实时视频处理与图像识别演示，构建 FPGA 与 PC 协同系统。MIPI CSI 摄像头视频进入 HX1P35B（PH1P35MDG324）后，FPGA 完成 RAW 数据解包、Bayer 转 RGB、彩色/灰度/二值化/边缘显示、亮度与通道偏差自适应校正、颜色候选目标框、帧差运动区域、画面叠加及 HDMI 输出。板上四键提供菜单交互，SW1-SW4 控制风格化与固定区域高亮填充。PC 上位机导入静态图片，运行 YOLOv5 车牌定位与 CRNN 字符识别，生成车牌框和文本；可将低分辨率 RGB565 标注图及识别文本经 UART 送入 FPGA 的 HDMI 页面。当前证据包括 FPGA 路由后 bitstream、时序/资源报告、图片桥接及菜单仿真、PC 协议单测和一张样例图片识别。由于尚无匹配开发板的有效联机照片及安全可复测记录，UART 图像显示、摄像头稳定输出和真实显示帧率仍待硬件验收；文中不把仿真或 PC 测试视为板级实测。

第一部分　作品概述

1.1 功能与特性

系统提供实时视频处理与静态图片识别两条演示链路。FPGA 端以像素流完成彩色、灰度、动态阈值二值化和边缘模式切换，并叠加菜单、坐标框和性能计数；上位机端对用户导入的单张图片或文件夹运行车牌检测与字符识别，保存标注结果。

1.2 应用领域

适用于嵌入式视觉课程、FPGA 图像处理教学和车牌识别演示。实时摄像链路展示低延迟逐像素处理；PC 导入图片链路用于展示模型检测、车牌号输出及经串口向 HDMI 端呈现结果。

1.3 主要技术特点

硬件视频路径采用流式并行处理和帧边界状态锁存；阈值、伪彩和局部填充不需完整帧级处理缓冲。目标分析以颜色候选和降采样帧差为主，坐标在帧末更新。PC 车牌定位使用 YOLOv5，字符识别使用 CRNN。两个子系统通过 UART 图像帧和文本帧协同。

1.4 主要性能指标

最终路由报告：Setup WNS +0.101 ns、Hold WNS +0.020 ns，TNS 均为 0；切片占用 85.97%。PC 样例识别一次耗时 689 ms，9 项协议单测通过。HDMI 帧率、串口图像回显与端到端显示延迟尚无板上测量值。

1.5 主要创新点

1. FPGA 实时像素流与 PC 静态图像模型识别分工协同。
2. 菜单键、功能拨码和 HDMI 状态叠加构成板端演示交互。
3. 降采样帧差与帧边界锁存降低连续视频分析的缓存开销。

1.6 设计流程

按“摄像采集—ISP—实时算法/分析—OSD 与帧缓存—HDMI”构建 FPGA 路径；并行开发 PC 图片导入、YOLOv5/CRNN 推理和标注输出，再以 UART 图像/文本协议连接 FPGA 静态图片页。完成代码仿真、PC 单测和器件实现，最后仍需安全的板级联调验收。

第二部分　系统组成及功能说明

系统由 FPGA 摄像头实时视频子系统、PC 车牌识别子系统和串口图像协同接口组成。两条图像源共用 HDMI 显示通路，PC 图像只在对应菜单页完整接收后切换显示。总体数据关系见图 1。

2.1 整体介绍

实时视频从 MIPI CSI 接口进入 FPGA，经 RAW10 解包和 Bayer 去马赛克后形成 RGB 像素流。ISP 后级并行产生图像模式、风格化/高亮填充和分析数据，OSD 将菜单、检测框、坐标与帧计数叠加，帧缓存和 HDMI 发射模块完成显示。PC 侧对导入静态图像执行车牌检测、识别和标注，通过 UART 将 RGB565 图片帧与车牌文本帧发送到 FPGA；PC IMAGE 页面用于选择该输入并输出到 HDMI。




图 1　FPGA 实时视频与 PC 静态图片识别协同框图（设计路径）

2.2 硬件系统介绍

硬件整体介绍。平台以 HX1P35B（PH1P35MDG324）为目标，使用 MIPI CSI 摄像头输入、板载 DDR 帧缓存和 HDMI 输出。4 个独立按键连接菜单导航，SW1-SW4 选择风格化/区域填充选项。图像串口输入使用 3.3 V UART 接收脚 V1（板端 J1-2）；该接口的开发板联机状态仍待复核。

机械设计介绍。本作品未设计定制机械结构，使用开发板、摄像头模组和 HDMI 显示器组成演示系统。现有实物照片与本项目目标板型号不匹配，因此不作为本作品硬件成果图片。

电路各模块介绍。主要接口由约束文件定义：50 MHz 系统时钟 C4；摄像头配置 I2C 为 K3/J3，摄像头时钟与复位为 L3/L2；四键为 D5、A9、B9、C7；SW1-SW4 为 A4、B4、E11、D11。HDMI 差分输出连接 G16、F17、H14、C17。UART RX 为 V1，对应板端 J1-2；串口地线应接板卡 GND，逻辑电平为 3.3 V。引脚信息来自工程约束与 HX1P35B 接口资料。

2.3 软件系统介绍

软件整体介绍。上位机采用 Python 图形界面和命令行两种入口。YOLOv5 检测车牌区域，CRNN 输出字符序列及车牌颜色；标注图和结构化结果可保存在本机。串口图像发送器将标注结果缩放至 160×90 RGB565，发送图像校验帧，再发送车牌文本帧。图 2 为本机对随包白色警用车牌样例图片运行得到的识别结果。

软件各模块介绍。主要模块如下：①图像导入与格式校验；②YOLOv5 候选框和角点定位；③透视校正后的 CRNN 字符及颜色识别；④在原图叠加边界框、角点、车牌号和置信度；⑤RGB565 图像打包、CRC16 校验及 UART 发送；⑥FPGA UART 接收、完整帧校验、菜单页切换与 HDMI 显示。FPGA 摄像头路径由 MIPI 接收、解包/去马赛克、像素算法、分析统计、OSD、DDR 和 HDMI 组成；OSD 字符字模通过双端口 BRAM ROM 读取。



图 2　上位机对随包白色警用车牌样例图片的本机识别结果

当前可复核成果包含可综合 RTL、器件实现 bitstream 与路由报告、关键 PC IMAGE 菜单和串口桥接仿真、PC 协议单测以及本地模型推理标注图。以下参数来自工具报告或单次 PC 运行。因缺少与目标板一致的联机照片及安全复测记录，板端摄像显示和 UART 图像回显未列为已验收结果。

最终实现成果及测试证据

3.1 整体介绍。目标硬件为 HX1P35B FPGA 开发板及 MIPI 摄像头、HDMI 显示链路。当前留存资料中未找到可确认型号的系统全景照片；目录中的另一块 EF2L15 小板与目标板不同，故未用于本报告。

3.2 工程成果。本工程包含器件实现工程、约束、生成 bitstream 和 PC 上位机源码及模型。板卡实物验证须以匹配型号照片、显示器画面和串口接收状态共同确认。

机械成果。本项目没有独立机械设计或定制结构件，采用开发板与标准线缆连接。

电路成果。电路设计以 MIPI 摄像头、FPGA 内部图像管线、DDR 帧缓存、HDMI 发射和 UART 扩展输入构成。工程中完成了器件实现并生成 bitstream；最终路由时序满足报告中的 setup/hold 检查。资源占用较高，且日志保留时钟本地路由警告。

软件成果。PC 上位机可以载入单张图片并生成车牌检测框和文本。在本次本机 CPU 样例运行中识别到“鄂 F8888 警”，字符置信度为 1.00，处理时间为 689 ms。该图用于说明 PC 推理输出，不代表 FPGA 已接收或显示该图片。

3.3 特性成果及量化指标。表 1 汇总当前可核实的测试与实现指标。计算值、单样例实测、RTL 仿真和 FPGA 器件实现分别列示；摄像头画面稳定性、板端接收、端到端延迟和 HDMI 帧率需要在目标硬件上补测。

验证项	结果	证据边界
PC 识别	鄂 F8888 警；689 ms	CPU 单图样例；非精度统计
PC 协议单测	9 项通过	覆盖 RGB565、长度、CRC、字符和参数
FPGA 仿真	桥接与 PC IMAGE 菜单通过	RTL 仿真；不代表板端 HDMI 验收
串口图像帧	160×90 RGB565；28,818 B	115200 bit/s、8N1；理论约 2.50 s
路由时序	Setup +0.101 ns；Hold +0.020 ns；TNS 0	最终路由报告；仍有时钟本地路由警告
实现资源	Slice 18,240（85.97%）；RAM 48；DSP 4	实现报告；资源占用高
板上验收	无可复核记录	摄像、串口 HDMI 和帧率待复测

第四部分 总结

4.1 可扩展之处

后续可在完成安全板级验收后，补充真实显示帧率、帧端到端延迟和不同光照下的画质测试；进一步优化高占用逻辑与时钟网络，增加目标分类、稳定的多目标关联和可配置 ROI。PC 识别结果可作为上位机端识别输出，FPGA 当前负责图像显示和轻量硬件分析。

4.2 心得体会

项目采用“PC 模型负责复杂识别、FPGA 负责实时视频链路”的划分，使识别能力和像素级实时处理各自落在适合的计算平台。设计过程中，串口图像协议、FPGA 菜单状态和 HDMI 图像源切换需要同时满足帧边界与校验条件，因此单独验证协议、状态机和 PC 推理能帮助定位问题。当前软件测试和器件实现提供了可复核的阶段证据，但不能替代实际目标板验收。尤其是此前串口连接出现异常后，后续测试应先确认板卡状态和连接方式，再进行短时、限流、单向的数据验证，避免将“发送完成”误判为板端收到。

第五部分 参考文献

[1] we0091234. Chinese_license_plate_detection_recognition[EB/OL]. GitHub. https://github.com/we0091234/Chinese_license_plate_detection_recognition.

[2] Ultralytics. YOLOv5[EB/OL]. GitHub. https://github.com/ultralytics/yolov5.

[3] Shi B, Bai X, Yao C. An End-to-End Trainable Neural Network for Image-based Sequence Recognition and Its Application to Scene Text Recognition[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 2017, 39(11): 2298-2304.

[4] HX1P35B FPGA 开发板引脚分配资料及本项目工程 RTL、ADC/SDC 约束、仿真与实现报告。