数字电路

第5章 组合逻辑电路

杨旭

北京理工大学

pyro_yangxu@bit.edu.cn

本章内容

- □ 5.1 概述
- □ 5.2 组合逻辑电路的分析
- □ 5.3 组合逻辑电路的设计
- □ 5.4 组合逻辑电路中的竞争和冒险
- □ 5.5 组合电路的系统应用
- □ 5.6 用Multisim2001设计和分析组合电路



重点

组合逻辑电路分析

组合逻辑电路的设计



组合逻辑电路和时序逻辑电路

组合逻辑电路

由逻辑门组成

内部无反馈环节

不具有"记忆"功能

输出仅由当前时刻的输入决定

时序逻辑电路

有反馈环节,具有"记忆"功能,输出和之前的状态有关。




4.1 概述

组合电路是由逻辑门组成的多输入、多输出(或单输出)的逻辑电路。

如:一个组合电路


$$n$$
个输入 $(x_1 \sim x_n)$ m 个输出 $(z_1 \sim z_m)$



4.2 组合逻辑电路的分析


根据已知逻辑电路,利用逻辑表达式、真值表等,分析其逻辑功能。

组合电路分析的一般步骤





例:分析某四输入、两输出的逻辑电路



第一步: 写表达式

第二步: 列真值表

第三步:分析功能

	输	输	出		
A	В	C	D	F_1	F_2
0	1	1	1	1	0
1	0	1	1	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	1	1
	其	他		0	0

ABCD中:


$$F_1 = ABC + BCD$$
 表决电路:



常用组合电路及其分析

1加法器

由5个逻辑门组成的2输入、2输出逻辑电路如图



$$S = \overline{\overline{A}\overline{A}\overline{B}}\overline{\overline{B}\overline{B}}\overline{\overline{B}}\overline{\overline{B}}\overline{\overline{B}} = A\overline{A}\overline{B} + B\overline{A}\overline{B} = A\overline{B} + \overline{A}B = A \oplus B$$

$$C = \overline{AB} = AB$$



列真值表

$$S = A \oplus B$$
$$C = AB$$


分析功能

输	入	输出		
\boldsymbol{A}	В	S	C	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	

两个1位二进制数相加,其当A和B相加时,因没有低位进位,只考虑本位和S和进位C。

这种加法运算称为"半加"运算,实现半加运算的电路称为"半加器"。

半加器逻辑符号如图





两个二进制数相加时,

还需要考虑低位的进位,

称为"全加"运算。

实现全加运算的电路称为"全加器"





列真值表

分析功能

符合全加运算的规律,所以该电路为全加器。


	输入	输	出	
$A_{\mathbf{i}}$	$B_{\rm i}$	C_{i-1}	$S_{\mathbf{i}}$	$C_{\mathbf{i}}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$C_{i} = \overline{A}_{i} \overline{B}_{i} + \overline{A}_{i} \overline{C}_{i-1} + \overline{B}_{i} \overline{C}_{i-1}$$


$$S_{i} = A_{i}B_{i}C_{i-1} + A_{i}B_{i}C_{i-1} + A_{i}B_{i}C_{i-1} + A_{i}B_{i}C_{i-1}$$




全加器的应用—组成多位全加器



组成四位全加器



4位全加器应用电路



	0	\boldsymbol{A}	\boldsymbol{B}	\boldsymbol{C}
+	\boldsymbol{A}	\boldsymbol{B}	\boldsymbol{C}	0
D_4	D_3	D_2	D_1	$\overline{D_0}$


	输入			输出				
	A	В	C	$\mathbf{D_4}$	\mathbf{D}_3	\mathbf{D}_2	$\mathbf{D_1}$	$\mathbf{D_0}$
	0	0	0	0	0	0	0	0
ı	0	0	1	0	0	0	1	1
	0	1	0	0	0	1	1	0
	0	1	1	0	1	0	0	1
	1	0	0	0	1	1	0	0
	1	0	1	0	1	1	1	1
	1	1	0	1	0	0	1	0
	1	1	1	1	0	1	0	1

当输入为000~111时,输出为相应输入

值的3倍

"×3" 电路







A加B的补码(反码+1) 相当于进行A减B的运算。

$$S_3 S_2 S_1 S_0 = A_3 A_2 A_1 A_0 + \overline{B_3} \overline{B_2} \overline{B_1} \overline{B_0} + 1$$
$$= A_3 A_2 A_1 A_0 - \overline{B_3} B_2 B_1 B_0$$











练习: 利用4位全加器和所需门电路,设计一个受M控制的电路。

当M=0时,实现两个四位数的加法运算,

当M=1时,实现两个四位数的减法运算。



四位全加器的输入与输出之间关系为

$$S_3 S_2 S_1 S_0 = A_3 A_2 A_1 A_0 + B_3 B_2 B_1 B_0 + CI$$

设两个四位二进制数分别为C3C2C1C0和

 $D_3D_2D_1D_0$,输出为 $S_3S_2S_1S_0$



$$S_3 S_2 S_1 S_0 = A_3 A_2 A_1 A_0 + B_3 B_2 B_1 B_0 + CI$$

$$B_3 B_2 B_1 B_0 = M (D_3 D_2 D_1 D_0)$$

$$S_3 S_2 S_1 S_0 = C_3 C_2 C_1 C_0 + D_3 D_2 D_1 D_0 + 0$$

$$B_3B_2B_1B_0 = M(\overline{D_3}\overline{D_2}\overline{D_1}\overline{D_0})$$

$$S_3 S_2 S_1 S_0 = C_3 C_2 C_1 C_0 + D_3 D_2 D_1 D_0 + 1$$

$$CI = M$$

$$A_3 A_2 A_1 A_0 = C_3 C_2 C_1 C_0$$

$$B_3B_2B_1B_0 = M \oplus (D_3D_2D_1D_0)$$

$$A_3 = C_3$$

$$A_2 = C_2$$

$$A_1 = C_1$$

$$A_0 = C_0$$

$$CI = N$$


$$A_3 = C_3 | B_3 = M \oplus D_3$$

$$A_2 = C_2 \mid B_2 = M \oplus D_2$$

$$B_{\scriptscriptstyle 1}=M\oplus D_{\scriptscriptstyle 1}$$

$$B_0 = M \oplus D_0$$







2 数据选择器

Data Selector Multiplexer


数据选择器又称为多路开关、多路转换器。

功能

在控制信号作用下,从多个新入信号到输出。


如从4路信号 $D_0 \sim D_3$ 中选一个:

据选择器。





原理分析



 $=E(\overline{A_1}\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3)$



$$F = E\left(\overline{A_1}\,\overline{A_0}D_0 + \overline{A_1}\,A_0D_1 + A_1\,\overline{A_0}D_2 + A_1A_0D_3\right)$$

E 为使能端,表示低电平有效。

列真值表

分析逻辑功能

— E 为选通端、低电平有效。


控制端A₁A₀为00、01、10、11时,分别选中

 D_0 、 D_1 、 D_2 、 D_3 到输出F。

4选1数据选择器。


	输入	输出	
\overline{E}	A_1	A_0	$oldsymbol{F}$
1	任	意	0
0	0	0	D_0
0	0	1	D_{1}
0	1	0	D_2
0	1	1	D_3^2


由传输门构成的4选1数据选择器






数据选择器逻辑符号









选择器的自扩展


数据选择器的自扩展就是用多片某类选择器构成更大选择范围的选择器。

如利用两个4选1数据选择器实现从8个输入信号中 进行选择的要求(构成8选1数据选择器)。



74153内部有两 个独立的4选1数据 选择器。


利用扩展端A₂ 控制两个选通端, 在A₂为0、1时各有 一个选择器工作, 实现8选1选择器的 功能。



3 多路分配器


功能

与数据选择器的功能相反,多路分配器可以在通道 选择端的作用下,将一个数据分别送到多个输出端。





原理分析



$$D_0 = \overline{A}_1 \overline{A}_0 D$$

$$D_2 = A_1 \overline{A}_0 D$$

$$D_1 = \overline{A}_1 A_0 D$$

$$D_3 = A_1 A_0 D$$


写逻辑表达式

列真值表

A_1	A_{o}	输出
0	0	D_0 = D
0	1	$D_1=D$
1	0	D_2 = D
1	1	$D_3=D$

分析逻辑功能

当 A_1A_0 为不同组合时,输入数据D可以有选择地被分配到 D_0 ~ D_3 四路输出中,实现了数据的多路分配



4 编码器

编码的概念

用数码信号表示特定对象的过程称为编码。

例如运动员号码、身份证号码、汉字编码等。





二进制编码

用多位二进制数形成一组二进制代码,如果将代码赋予特定的含义,就称为二进制编码。

如计算机、计数器的键盘和按键,可将数字、符号转换为相应的二进制代码,是典型的编码器。








8线-3线普通编码器

输入8个高、低电平信号,输出3位二进制数。

如5有效 (0或1) , 即对5编码, 输出0101 (原码) 或1010 (反码)





写逻辑表达式

$$F_{2} = \overline{\overline{I}_{4}}\overline{I}_{5}\overline{\overline{I}_{6}}\overline{\overline{I}_{7}}$$

$$F_{1} = \overline{\overline{I}_{2}}\overline{\overline{I}_{3}}\overline{\overline{I}_{6}}\overline{\overline{I}_{7}}$$

$$F_{0} = \overline{\overline{I}_{1}}\overline{\overline{I}_{3}}\overline{\overline{I}_{5}}\overline{\overline{I}_{7}}$$



列真值表

分析逻辑功能

I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	F_2	F_1	F_0
1	0	0	0	0	0			0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

输入1有效 输出对应的 二进制代码功 能

问题

同一时刻只 允许输入一 个1



总结

组合逻辑电路的一般分析方法

- 1、写表达式;
- 2、列真值表;
- 3、说明功能。

常用组合逻辑电路

加法器、数据选择器

多路分配器、编码器



4.3 组合逻辑电路的设计

概述

设计组合电路时,由于所设计的电路功能、复杂程度不同,所需的逻辑门电路从几个、几十个到数百个甚至更多。

应该根据实际要求, 选择不同规模的集成电路。



用小规模集成电路(SSI)实现 SSI—各种逻辑门

实际问题

用中规模集成电路 (MSI) 实现 MSI—译码器、选择器等

用大规模集成电路(LSI)实现 LSI—存储器、可编程器件等



用小规模集成电路设计组合电路

设计的一般步骤





例:设计三人表决电路

第一步

实际问题逻辑化

输入A、B、C同意为1、

不同意为0; 表决结果F通过

为1、否则为0。

第二步

根据要求列真值表

A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



第三步

根据真值表, 列出逻辑表达式

$$F = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$

如果选用与门和或门

$$F = AB + AC + BC$$

如果选用与非门

$$F = \overline{\overline{AB}} \overline{\overline{AC}} \overline{\overline{BC}}$$




第四步

根据逻辑式画逻辑图

F = AB + AC + BC

$$A$$
 B
 C
 F

$$F = \overline{\overline{AB}} \, \overline{\overline{AC}} \, \overline{\overline{BC}}$$



常用组合电路及设计

1 优先编码器的设计及应用

功能:

允许多个输入同时有效,按规定的优先级别进行编码。



例:设计一个10线-4线优先编码器,输入 $I_0 \sim I_9$ (低电平

输入有效)、输出反码、优先级自高向低为:

$$I_9I_8 \cdot \cdot \cdot I_1I_0$$



第一步: 按要求写出真值表

				输入	-				输出			
I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8	I_9	F_3	F_2	F_1	F_0
1	1	1	1	1	1	1	1	1	1	1	1	1
x	X	X	X	X	X	X	X	0	0	1	1	0
x	X	X	X	X	X	X	0	1	0	1	1	1
x	X	X	X	X	X	0	1	1	1	0	0	0
x	X	X	X	X	0	1	1	1	1	0	0	1
x	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	0	1	1	1	1	1	1	1	1	0	0
x	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0



第二步: 写出逻辑表达式

$$F_3 = \overline{I}_9 + \overline{I}_8 I_9$$

$$F_2 = \overline{I}_7 I_8 I_9 + \overline{I}_6 I_7 I_8 I_9 + \overline{I}_5 I_6 I_7 I_8 I_9 + \overline{I}_4 I_5 I_6 I_7 I_8 I_9$$

$$F_1 = \overline{I}_7 I_8 I_9 + \overline{I}_6 I_7 I_8 I_9 + \overline{I}_3 I_4 I_5 I_6 I_7 I_8 I_9 + \overline{I}_2 I_3 I_4 I_5 I_6 I_7 I_8 I_9$$

$$F_0 = \overline{I}_9 + \overline{I}_7 I_8 I_9 + \overline{I}_5 I_6 I_7 I_8 I_9 + \overline{I}_3 I_4 I_5 I_6 I_7 I_8 I_9 + \overline{I}_1 I_2 I_3 I_4 I_5 I_6 I_7 I_8 I_9$$



第三步: 化简表达式

$$F_3 = \overline{I}_9 + \overline{I}_8$$

$$F_2 = \overline{I}_7 I_8 I_9 + \overline{I}_6 I_8 I_9 + \overline{I}_5 I_8 I_9 + \overline{I}_4 I_8 I_9$$

$$F_1 = \overline{I}_7 I_8 I_9 + \overline{I}_6 I_8 I_9 + \overline{I}_3 I_4 I_5 I_8 I_9 + \overline{I}_2 I_4 I_5 I_8 I_9$$


$$F_0 = \overline{I_9 + I_7 I_8 + I_5 I_6 I_8 + I_3 I_4 I_6 I_8 + I_1 I_2 I_4 I_6 I_8}$$

第四步: 画出逻辑图



例:典型优先编码器(148)及扩展应用


74LS148为8线-3线优先编码器,输入低电平有效、输出反码。






			報	介	\					车	俞出	i i	
\overline{S}	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_S}$	$\overline{Y_{EX}}$
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	0	X	X	X	X	X	X	X	0	0	0	1	0
0	1	0	X	X	X	X	X	X	0	0	1	1	0
0	1	1	0	X	X	X	X	X	0	1	0	1	0
0	1	1	1	0	X	X	X	X	0	1	1	1	0
0	1	1	1	1	0	X	X	X	1	0	0	1	0
0	1	1	1	1	1	0	X	X	1	0	1	1	0
0	1	1	1	1	1	1	0	X	1	1	0	1	0
0	1	1	1	1	1	1	1	0	1	1	1	1	0





优先编码器的扩展

用两片148组成为16线-4线优先编码器输出为原码



2 译码器的设计及应用


译码是编码的逆过程,即将代码"翻译"为特定的对象,将一组二进制代码"翻译"为一组高低电平信号。

能实现译码功能的电路称为译码器。

译码器也是一种多输入多输出的组合逻辑电路。



译码器的种类





二进制译码器

将n位二进制代码,译为特定含义的2n个输出信号,称为二进制译码器。

常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。



例: 设计3线-8线译码器,输入原码、输出高电平有效。

分析

该电路为3输入、8输出的组合电路。

当输入为000~111时,8个输出依次为高电平。

例如若ABC为110,则 F_7 ~ F_0 为01000000



第一步:按照要求写真值表

\boldsymbol{A}	B	C	F_7	F_6	F_5	F_4	F_3	F_2	F_1	F_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1		0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0



第二步: 写逻辑式

$F_0 = \overline{A}\overline{B}\overline{C} = m_0$
$F_1 = \overline{A}\overline{B}C = m_1$
$F_2 = \overline{A}B\overline{C} = m_2$
$F_3 = \overline{A}BC = m_3$
$F_4 = A\overline{B}\overline{C} = m_4$
$F_5 = A\overline{B}C = m_5$
$F_6 = AB\overline{C} = m_6$
$F_7 = ABC = m_7$

\boldsymbol{A}	B	C	F_7	F_6	F_5	F_4	F_3	F_2	F_1	F_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0



第三步: 画逻辑图

$$F_{0} = \overline{ABC} = m_{0}$$

$$F_{1} = \overline{ABC} = m_{1}$$

$$F_{2} = \overline{ABC} = m_{2}$$


$$F_{3} = \overline{ABC} = m_{3}$$

$$F_{4} = A\overline{BC} = m_{4}$$

$$F_{5} = A\overline{BC} = m_{5}$$

$$F_{6} = AB\overline{C} = m_{6}$$

$$F_{7} = ABC = m_{7}$$




每个输出都是输入变量的最小项,因此又称 为最小项译码器。



二进制译码器的典型产品—74LS138

74LS138为3线-8线译码器,输入原码、输出低电平有效。






选通端	— 新	介入立	治				输:	出端			
$ST_1 \overline{ST_2} \overline{ST_3}$	A_2	A_1	A_0	$\overline{F_0}$	$\overline{F_1}$	$\overline{F_2}$	\overline{F}_3	$\overline{F_4}$	\overline{F}_{5}	$\overline{F_6}$	$\overline{F_7}$
	0	0	0	0	1	1	1	1	1	1	1
	0	0	1	1	0	1	1	1	1	1	1
	0	1	0	1	1	0	1	1	1	1	1
1 0 0	0	1	1	1	1	1	0	1	1	1	1
1 0 0	1	0	0	1	1	1	1	0	1	1	1
	1	0	1	1	1	1	1	1	0	1	1
	1	1	0	1	1	1	1	1	1	0	1
	1	1	1	1	1	1	1	1	1	1	0
其他	X	X	X	1	1	1	1	1	1	1	1



74LS138的扩展 — 组成4线-16线译码器






二-十进制译码器

功能:

输入4位二进制代码,输 出10路高低电平信号。

74LS42

输入 (0000~1001) 为原码、输出 $(F_9~F_0)$ 为高电平有效。




显示译码器

功能:

将4位二进制代码,译为数码显示器所需的信号。

如七段数码显示器,则译为7个显示信号,通过数码管显示相应的数字。






共阳极数码管

如果七个发光二极管的阳极 接在一起并接电源, 称为共阳 极接法。


显示代码 (a~g) 为低电平时,相应的发光二极管导通并发光。




共阴极数码管

如果七个发光二极管的阴极接在一起并接地,称为共阴极接法。

显示代码 (a~g) 为高电平时,相应的发光二极管导通并发光。



以共阴极数码管为例



七段显示译码器的设计

按照显示的要求(数字、字母等)及数码管的结构 (共阳极或共阴极),根据组合电路的设计方法进行设计。

例:设计一个七段显示译码器,将0000、0001、0010······1001(8421BCD码),用共阴极接法的半导体七段显示器依次显示为0、1·····9



第一步 列真值表

	输	入					输出				显示数	
A	В	C	D	a	b	c	d	e	f	g	字	
0	0	0	0	1	1	1	1	1	1	0	0	
0	0	0	1	0	1	1	0	0	0	0	1	
0	0	1	0	1	1	0	1	1	0	1	2	
0	0	1	1	1	1	1	1	0	0	1	3	
0	1	0	0	0	1	1	0	0	1	1	4	
0	1	0	1	1	0	1	1	0	1	1	5	
0	1	1	0	1	0	1	1	1	1	1	6	
0	1	1	1	1	1	1	0	0	0	0	7	
1	0	0	0	1	1	1	1	1	1	1	8	
1	0	0	1	1	1	1	1	1	0	1	9	
	其	他										



a

g

d

b

第二步写出逻辑表达式

(利用无关项化简)

$$a = A + C + BD + BD = ACBDBD$$

$$b = \overline{B} + \overline{C}\overline{D} + CD = \overline{B}\overline{\overline{C}}\overline{\overline{D}}\overline{CD}$$

$$c = \overline{C} + B + D = C\overline{B}\overline{D}$$

$$d = A + C\overline{D} + \overline{B}\overline{D} + \overline{B}C + B\overline{C}D = \overline{A}C\overline{D}\overline{B}\overline{D}\overline{B}CB\overline{C}D$$

$$e = C\overline{D} + \overline{B}\overline{D} = \overline{C}\overline{D}\overline{B}\overline{D}$$

$$f = A + \overline{C}\overline{D} + B\overline{C} + B\overline{D} = \overline{A}\overline{C}\overline{D}B\overline{C}B\overline{D}$$

$$g = A + B\overline{C} + \overline{B}C + C\overline{D} = AB\overline{C}BCC\overline{D}$$

第三步画出逻辑电路图



典型的BCD-七段显示译码器(4线-7线译码器)


74LS47:

输出低电平有效, 用于共阳极数码管

74LS48:

输出高电平有效, 用于共阴极数码管






灯测试输入

为低电平时,数码管应显示"8"。


正常使用,应接高电平。





灭零输入

为低电平且 $A_3A_2A_1A_0=0$ 时,数码管不显示(灭)。





熄灭输入/灭零输出


双重功能的输入/输出端。

输入: 外加低电平时所有灯


熄灭。

输出: 当A₃A₂A₁A₀=0且RBI

=0时输出为0。








这是一个多位显示电路,整数部分的最高位和小数部分的最低位不显示0,如这两位为0则熄灭,同时整数部分的次高位和小数部分的次低位也不能显示0。但小数点前后两位应能显



3 数值比较器的设计及应用

功能

比较两个相同位数的二进制数的大小,由 $F_{A=B}$ 、 $F_{A>B}$ 、 $F_{A>B}$ 三个输出表示比较的结果。





一位比较器的设计

A、B均为一位二进制数,输出为 $F_{A>B}$ 、 $F_{A=B}$ 、

 $F_{A < B} \circ$

第一步列真值表

A	В	$\mathbf{F}_{\mathbf{A}>\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$	$\mathbf{F}_{\mathbf{A} < \mathbf{B}}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0



第二步写逻辑表达式


$$F_{A>B}=A\overline{B}$$

$$F_{A=B} = AB + AB$$

$$F_{A < B} = AB$$

第三步画逻辑电路图

\boldsymbol{A}	В	$\mathbf{F}_{\mathbf{A}>\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}<\mathbf{B}}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0





多位比较器的设计

A、B是两个多位二进制数,应从最高位开始比较, 依次比较,只有各位数相比全部相等时,两数才相等。 例

设计4位比较器, A、B均为4位二进制数。



第一步列真值表

	输	入	输出			
A_3B_3	A_2B_2	A_1B_1	A_0B_0	$\mathbf{F}_{\mathbf{A}>\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}<\mathbf{B}}$
$A_3 > B_3$	X	X	X	1	0	0
$A_3 < B_3$	X	X	X	0	0	1
$A_3 = B_3$	$A_2 > B_2$	X	X	1	0	0
$A_3 = B_3$	$A_2 < B_2$	X	X	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	X	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	X	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0



第二步列逻辑表达式

$$F_{A < B} = \overline{A}_3 B_3 + \overline{A}_3 \oplus \overline{B}_3 \overline{A}_2 B_2 + \overline{A}_3 \oplus \overline{B}_3 \overline{A}_2 \oplus \overline{B}_2 \overline{A}_1 B_1$$
$$+ \overline{A}_3 \oplus \overline{B}_3 \overline{A}_2 \oplus \overline{B}_2 \overline{A}_1 \oplus \overline{B}_1 \overline{A}_0 B_0$$

$$F_{A=B} = \overline{A_3 \oplus B}_3 \overline{A_2 \oplus B}_2 \overline{A_1 \oplus B}_1 \overline{A_0 \oplus B}_0$$


$$F_{A>B} = \overline{F_{A< B} + F_{A=B}}$$



集成化4位比较器(74LS85)及级联

特点:

能进行两个4位二进制数比较,为扩展使用,增加级联输入端。






	输入					输出				
ł	A_3B_3	A_2B_2	A_1B_1	A_0B_0	$I_{A>B}$	$I_{A=B}$	$I_{A < B}$	$\mathbf{F}_{\mathbf{A}>\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}<\mathbf{B}}$
ı	$A_3 > B_3$	X	X	X	X	X	X	1	0	0
ı	$A_3 < B_3$	X	X	X	X	X	X	0	0	1
ı	$A_3 = B_3$	$A_2 > B_2$	X	X	X	X	X	1	0	0
ı	$A_3 = B_3$	$A_2 < B_2$	X	X	X	X	X	0	0	1
ı	$A_3=B_3$	$A_2 = B_2$	$A_1 > B_1$	X	X	X	X	1	0	0
ı	$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	X	X	X	X	0	0	1
ı	$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	X	X	X	1	0	0
ı	$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	X	X	X	0	0	1
	$A_3 = B_3$ $A_2 = B_2$	$A_1=B_1$		0	0	1	0	0	1	
١			$A_0 = B_0$	0	1	0	0	1	0	
					1	0	0	1	0	0





用74LS85实现8位二进制数的比较(级联)





用中规模集成电路设计组合电路

采用中规模器件(一般指译码器、数据选择器和全加器等)设计组合电路,应对逻辑函数进行变换,得 到与指定器件相一致的表达式。



用数据选择器、译码器设计的思路

实际问题

数据选择器 (4选1)

译码器

与或形式的表达式

$$F = \overline{A}_{1} \overline{A}_{0} D_{0} + \overline{A}_{1} A_{0} D_{1} + A_{1} \overline{A}_{0} D_{2} + A_{1} A_{0} D_{3}$$
$$= m_{0} D_{0} + m_{1} D_{1} + m_{2} D_{2} + m_{3} D_{3}$$

$$F_0 = \overline{A}\overline{B} = m_0$$

$$F_1 = \overline{A}B = m_1$$

$$F_2 = AB = m_2$$

$$F_3 = AB = m_3$$



实现

用数据选择器设计组合电路

用数据选择器实现逻辑函数

例:设计三人表决电路

解:

通过真值表,得到逻辑表达式:

$$F = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$

方法一: 选用8选1数据选择器

用3个控制端的选择器实现3变量的组合电路。

写出8选1数据选择器的逻辑式:

$$F = \overline{A}_{2} \overline{A}_{1} \overline{A}_{0} D_{0} + \overline{A}_{2} \overline{A}_{1} A_{0} D_{1} + \overline{A}_{2} A_{1} \overline{A}_{0} D_{2} + \overline{A}_{2} A_{1} A_{0} D_{3}$$
$$+ A_{2} \overline{A}_{1} \overline{A}_{0} D_{4} + A_{2} \overline{A}_{1} A_{0} D_{5} + A_{2} A_{1} \overline{A}_{0} D_{6} + A_{2} A_{1} A_{0} D_{7}$$



$$F = \overline{A}_{2} \overline{A}_{1} \overline{A}_{0} D_{0} + \overline{A}_{2} \overline{A}_{1} A_{0} D_{1} + \overline{A}_{2} A_{1} \overline{A}_{0} D_{2} + \overline{A}_{2} A_{1} A_{0} D_{3}$$
$$+ A_{2} \overline{A}_{1} \overline{A}_{0} D_{4} + A_{2} \overline{A}_{1} A_{0} D_{5} + A_{2} \overline{A}_{1} \overline{A}_{0} D_{6} + A_{2} A_{1} A_{0} D_{7}$$

和要实现的逻辑表达式对比


$$F = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$

$$\Leftrightarrow$$
: $A_2=A$, $A_1=B$, $A_0=C$

则:
$$D_0 = D_1 = D_2 = D_4 = 0$$

$$D_3 = D_5 = D_6 = D_7 = 1$$

即可实现所要求的逻辑功能。





方法二: 选用4选1数据选择器

用2个控制端的选择器实现3变量的组合电路,需分 离出多余的变量。

写出4选1数据选择器的逻辑式:

$$F = \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_1 A_0 D_1 + A_1 \overline{A}_0 D_2 + A_1 A_0 D_3$$



$$F = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$

$$= \overline{AB}(0) + \overline{AB}(C) + \overline{AB}(C) + AB(1)$$

将要实现的逻辑表达式变换

$$F = \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_1 A_0 D_1 + A_1 \overline{A}_0 D_2 + A_1 A_0 D_3$$


$$\Leftrightarrow : A_1 = A, A_0 = B$$

$$D_0 = 0$$

$$D_1 = D_2 = C$$

$$D_3 = 1$$

即可实现所要求的逻辑功能。





用数据选择器设计逻辑函数小结

如果逻辑函数输入变量数与数据选择器控制端数量相同(如用8选1实现3变量函数),则输入变量与控制变量一一相接,数据输入端接高、低电平。



如果逻辑函数输入变量数多于数据选择器控制端数 (如用4选1实现3变量函数),则需分离多余的变量。

未被分离的输入变量与控制变量相接,被分离变量则与数据输入端相接。



一般情况下,一个n变量的逻辑函数可用 (2ⁿ) 选1 或 (2ⁿ⁻¹) 选1数据选择器实现。

如果部分变量出现的频率更低的话,则通过一些门 电路可实现更多变量的逻辑函数。

例:用8选1数据选择器实现5变量逻辑函数

$$F = \overline{ABCDE} + \overline{ABCE} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABC} + \overline{ABCE}$$


用3个控制端的选择器实现5个变量的逻辑函数,需分离出两个变量。

D、E出现较少,可将其分离,并经过附加的电路送到输入端。

$$F = \overline{ABC}(D\overline{E}) + \overline{ABC}(E) + \overline{ABC}(D) + A\overline{BC}(D) + A\overline{BC}(D) + A\overline{BC}(1) + ABC(\overline{E})$$




$$F = \overline{ABC}(D\overline{E}) + \overline{ABC}(E) + \overline{ABC}(\overline{D}) + A\overline{BC}(D) + A\overline{BC}(1) + ABC(\overline{E})$$





用数据选择器构成等值数码比较器


74LS151, 八选一数据选择器






复习—74LS138

74LS138为3线-8线译码器,输入原码、输出低电平有效。





两输入 $A = a_2 a_1 a_0$, $B = b_2 b_1 b_0$

当A与B相等时,输出F=0

当A与B不等时,输出为F=1。



用译码器设计组合电路

用译码器设计组合电路

对于最小项译码器来说, 其输出是输入变量的所有最小项。

由于所有逻辑函数都可转化成其最小项的和的形式, 因此任何逻辑函数都可采用译码器实现。

首先需要将表达式转换成最小项的和的形式。



3线-8线译码器可实现任何3变量的逻辑函数。

4线-16线译码器可实现任何4变量的逻辑函数



例:用译码器实现逻辑函数

$$F(A, B, C) = \sum m(0, 2, 3, 4, 7)$$

F为3变量逻辑函数,因此选用74LS138 (3线-8线 译码器)。

输入为原码、输出低电平有效。每个输出对应一个 以输入为变量的最小项。其逻辑式为:

$$\overline{F}_{0} = \overline{\overline{ABC}} = \overline{m_{0}}$$

$$\overline{F}_{1} = \overline{\overline{ABC}} = \overline{m_{1}}$$

$$\overline{F}_{2} = \overline{\overline{ABC}} = \overline{m_{2}}$$

$$\overline{F}_{3} = \overline{\overline{ABC}} = \overline{m_{3}}$$


$$\overline{F}_{4} = \overline{\overline{ABC}} = \overline{m_{4}}$$

$$\overline{F}_{5} = \overline{\overline{ABC}} = \overline{m_{5}}$$

$$\overline{F}_{5} = \overline{\overline{ABC}} = \overline{m_{5}}$$

$$\overline{F}_{7} = \overline{\overline{ABC}} = \overline{m_{7}}$$

$$\overline{F}_{7} = \overline{\overline{ABC}} = \overline{m_{7}}$$





$$F(A, B, C) = \sum m(0, 2, 3, 4, 7)$$

因为138的输出为低电平有效,因此将逻辑函数转换成最小项的反变量的形式。


$$F = \sum m(0, 2, 3, 4, 7) = m_0 + m_2 + m_3 + m_4 + m_7$$

$$= \overline{m_0} \overline{m_2} \overline{m_3} \overline{m_4} \overline{m_7} = \overline{F_0} \overline{F_2} \overline{F_3} \overline{F_4} \overline{F_7}$$

由表达式可见,各个输出(m_i)用与非门连接便可实现逻辑函数F。




$$F = \Sigma m(0,2,3,4,7) = \overline{F}_0 \overline{F}_2 \overline{F}_3 \overline{F}_4 \overline{F}_7$$





也可通过与门连接



$$F = \sum_{m} (0, 2, 3, 4, 7) = \prod_{m=1}^{\infty} (1, 5, 6)$$
$$= M_{1}M_{5}M_{6} = \overline{m_{1}} \overline{m_{5}} \overline{m_{6}}$$



用译码器实现一位全加器

	输入	输出		
$A_{\mathbf{i}}$	$B_{\rm i}$	C_{i-1}	$S_{\mathbf{i}}$	$C_{\mathbf{i}}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = \sum m(1, 2, 4, 7)$$


$$C_{i+1} = \sum m(3, 5, 6, 7)$$



选用一片74LS138及与非门实现

$$S_i = \sum m(1, 2, 4, 7)$$

$$C_{i+1} = \sum m(3, 5, 6, 7)$$






用二进制译码器构成各种BCD译码器


任何一种BCD码通过4线-16线译码器进行译码。

74LS154为4线-16线译码器,输入原码、输出低电平有效。




用全加器实现组合逻辑电路

例:设计一个代码转换电路,将8421BCD码转换成余3码。



例:设计一个代码转换电路,将余3码转换成8421BCD码。

$$Y_3 Y_2 Y_1 Y_0 = D_3 D_2 D_1 D_0 + 1101$$



例:设计一个代码转换电路,将8421BCD码转换成5421BCD码。

8421BCD码			5421BCD码					
D_3	$\mathbf{D_2}$	\mathbf{D}_1	\mathbf{D}_0	Y_3	$\mathbf{Y_2}$	Y_1	\mathbf{Y}_0	
0	0	0	0	0	0	0	0	
0	0	0	1	0	0	0	1	
0	0	1	0	0	0	1	0	
0	0	1	1	0	0	1	1	
0	1	0	0	0	1	0	0	
0	1	0	1	1	0	0	0	
0	1	1	0	1	0	0	1	
0	1	1	1	1	0	1	0	
1	0	0	0	1	0	1	1	
1	0	0	1	1	1	0	0	

$$Y_3Y_2Y_1Y_0 = D_3D_2D_1D_0 + 0000$$


$$Y_3 Y_2 Y_1 Y_0 = D_3 D_2 D_1 D_0 + 0011$$



$$Y_3 Y_2 Y_1 Y_0 = D_3 D_2 D_1 D_0 + 0000$$

 $Y_3 Y_2 Y_1 Y_0 = D_3 D_2 D_1 D_0 + 0011$


8421BCD码				5421BCD码			
\mathbf{D}_3	\mathbf{D}_2	\mathbf{D}_1	\mathbf{D}_0	\mathbf{Y}_3	$\mathbf{Y_2}$	\mathbf{Y}_{1}	\mathbf{Y}_{0}
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0






$$\overline{D_3}D_2\overline{D_1}D_0 + \overline{D_3}D_2D_1\overline{D_0} + \overline{D_3}D_2D_1D_0 + D_3\overline{D_2}\overline{D_1}\overline{D_0} + D_3\overline{D_2}\overline{D_1}\overline{D_0}$$


84	421B				
\mathbf{D}_3	\mathbf{D}_2	\mathbf{D}_1	\mathbf{D}_0	$\mathbf{B_1}$	$\mathbf{B_0}$
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	0
0	1	0	0	0	0
0	1	0	1	1	1
0	1	1	0	1	1
0	1	1	1	1	1
1	0	0	0	1	1
1	0	0	1	1	1







4位加法器实现8421BCD码转5421BCD码电路







4.4 组合逻辑电路中的竞争和冒险

竞争和冒险产生的原因

信号通过门传输需要时间,即实际的逻辑门存在传输延迟时间。




竞争和冒险的产生




理想情况下,F=AB。

但考虑到A、B实际到达与门的时间不同, 存在竞争,可能产生干扰脉冲,称为冒险。





与门和或门产生竞争、冒险的原因



输入有竞争现象时,输出不一定都产生冒险。

冒险分为逻辑冒险和功能冒险两种。




逻辑冒险及消除

当多个输入信号中某一个发生变化时,由于此信号 在电路中经过的途径不同,使到达电路某个门的多个 输入信号之间产生时间差,即存在由所有的逻辑部件 的延迟时间引起的竞争,称为"逻辑竞争"。

由此产生的冒险为"逻辑冒险"。




$$F = AC + B\overline{C}$$




变量C发生变化时,经过门的数量不同,达到 G4门的时间就不同,存在"逻辑竞争"。






逻辑冒险的消除




两圆圈相切时,可能产生逻辑冒险



利用增加冗余项消除逻辑冒险








功能冒险及消除

在组合电路的输入端,当有几个变量变化时,由于 其变化的快慢不同,传递到某个门的输入端必然存在 时间差,这种现象叫作"功能竞争"。


由此产生的冒险为"功能冒险"。



$F = \overline{A}\overline{A}\overline{B} + \overline{B}\overline{A}\overline{B}$



消除干扰措施之一: 加滤波电容




消除干扰措施之二:引入禁止脉冲



4.5 组合电路的系统应用

实例:

工厂的产品(药片)通过漏斗装入位于传送带上的 药瓶之中,每瓶中药片的数量可以预先设定,要求通 过数码管显示所设每瓶中药片数量及若干瓶中药片总 的数量。





4.6 用Multisim设计和分析组合电路

课下练习



本章小结

组合逻辑电路的特点

组合逻辑电路的一般分析方法

- 1、写表达式;
- 2、列真值表;
- 3、说明功能。

组合逻辑电路的一般设计方法

- 1、列真值表;
- 2、写表达式、变换;
- 3、画逻辑图。



常用组合逻辑电路

- 1、编码器;
- 2、译码器;
- 3、数据选择器;
- 4、加法器;
- 5、数值比较器

中规模集成电路的应用

电路分析、自扩展和实现逻辑功能



组合逻辑电路中的竞争—冒险现象