

主存与存储硬件

地址怎样落到阵列、介质与可计量的事务

408 · 计算机组成原理 Topic CO-05

母问题：抽象地址怎样被有限硬件兑现？

主存/存储硬件把一个逻辑访问拆成可实现的选择、感测、传输和恢复过程：

Address / Granularity → Module / Chip Select → Row / Column → Sense / Program → Transfer → Latency

它解释“地址落到哪里、一次搬多少、下一次何时能来”，而不是把所有存储名词排列成速度金字塔。

本册学习范围

- 本册解释主存、固态存储和磁盘怎样组织地址、芯片、行列、Bank 与传输，并据此计算容量、延迟和带宽。
- 本册重点区分编址单位、存储字、总线传输宽度、Cache 块和虚存页；这些粒度不能因为名称相近就混为一谈。
- Cache 副本协议、地址翻译和操作系统调度只作为边界条件出现；本册先把介质本身的读写过程讲完整。

1 术语先行：存储名词对应什么物理动作

本册的九个关键词

- **编址单位**：一个地址可以直接选中的最小信息单位；字节编址时一个地址通常对应 8 位。
- **存储字**：阵列内部一次选中的固定宽度数据，不一定等于 CPU 字长或总线宽度。
- **SRAM**：用双稳态电路保存位，读写快且不需要刷新，常用于容量较小的高速存储。
- **DRAM**：用电容电荷保存位，密度高但电荷会泄漏，必须周期性刷新，常用于主存。
- **Flash/SSD**：Flash 以电荷状态保存信息；SSD 把多个 Flash 芯片组织成主机可见的块设备。
- **HDD**：用磁盘盘片和磁头保存信息；访问时间通常包含寻道、旋转等待和数据传输。
- **Bank**：可以独立接收请求的一组存储阵列；多 Bank 允许请求重叠，但不保证每次都能并行。
- **延迟/周期时间/带宽**：延迟是一次请求到数据可用的时间，周期时间是同一资源能接受下一次请求的最短间隔，带宽是稳定时间内的数据量。
- **交叉编址**：把连续地址分散到多个模块或 Bank，以便一个模块恢复时另一个模块工作。

目录

1 术语先行：存储名词对应什么物理动作	1
2 先分四种粒度	3
3 存储单元：SRAM 与 DRAM	3
3.1 DRAM 的生命周期	3
4 芯片扩展与地址译码	3
5 多模块与交叉编址	4
6 介质的共同坐标	4
7 性能坐标	4
8 五列概念边界	5
9 贯穿母例：构造一个主存模块	5
10 做题控制协议	5
11 本册与上层访问的接口	6
12 考纲映射与接口	6
13 边界说明：介质、缓存和操作系统不是同一个层次	6
14 补充细节：存储器是多种粒度和时间尺度的组合	6
14.1 存储器分类：先声明分类轴	6
14.2 SRAM 与 DRAM：单元保持方式生成访问代价	7
14.3 主存芯片扩展：容量是“字数 × 字长”两项预算	7
14.4 多模块与交叉编址：延迟和稳态吞吐分离	7
14.5 外存与磁盘：LBA、CHS 和真正物理位置分层	8
14.6 性能口径：Access、Cycle、Bandwidth 和 Burst	8
14.7 DRAM 刷新、随机存取与 Flash/ROM 家族	8
14.8 多模块流水访问的完整时间口径	9

2 先分四种粒度

编址单位决定一个地址代表多少信息；存储字是阵列一次选中的组织；总线事务决定一次传输宽度；Cache line/page 是上层批量搬运粒度。它们可能相等，也可能完全不同。

capacity = number of addressable units × bits per unit.

若按字节编址， n 条地址线最多定位 2^n 个字节；若按 w 字编址，同样容量所需地址线会变化。地址线数量不能只由“总字节数”或 CPU 字长单独推出。

3 存储单元：SRAM 与 DRAM

SRAM 用双稳态反馈保持位，读通常非破坏、无需刷新，但单元面积大、成本高；DRAM 用电容电荷表示位，密度高、成本低，却有泄漏、感测/恢复和周期刷新成本。二者都通常易失；static 只表示无需刷新，不表示断电保存。

维度	SRAM	DRAM	题目调用
保存机制	双稳态反馈	电容电荷	问“为什么刷新/密度”
读操作	通常非破坏	感测后恢复	问读后是否再生
阵列代价	单元大、快	单元小、需控制时序	问 Cache/主存取舍
并行组织	直接地址选择	行激活、列选择、row buffer	问 RAS/CAS 或行命中

3.1 DRAM 的生命周期

row address → activate / sense → column select → data transfer → precharge / refresh.

行列复用减少引脚和译码线，但增加时序控制；刷新按行复用感测放大器，消耗可用周期。集中刷新、分散刷新只是在调度“刷新占用”这一成本，不能改变电容泄漏事实。

4 芯片扩展与地址译码

设单片组织为 $K \times W$ ，目标为 $K' \times W'$ ：

$$N = \frac{K'}{K} \times \frac{W'}{W}.$$

位扩展让多片并联贡献一个字的的不同数据位；字扩展让高位地址选择不同芯片组；同时扩展需先组成目标字宽，再复制组数。低位地址接片内译码，高位地址产生片选，但具体分配服从题设。

全译码检查所有高位，地址唯一；部分译码忽略高位，电路少但会产生地址重影；线选可能浪费地址空间。“能访问”不等于“地址唯一”。

芯片题的完整动作

先把容量统一成“字数 × 每字数”，分别算位扩展和字扩展；再画片内地址、片选地址、数据线分工和读写控制；最后用最小/最大地址检查是否重影。

5 多模块与交叉编址

多个独立模块能并行或流水工作时，连续请求可以分散：

$$module = (block) \bmod N, \quad local = \left\lfloor \frac{block}{N} \right\rfloor.$$

低位交叉适合连续流，提高稳态 bandwidth；高位编址更像分区。交叉不保证随机单次 latency 下降，热点落在同一模块时仍会冲突。

6 介质的共同坐标

用“访问粒度、可否原地更新、易失性、耐久、延迟、带宽、控制复杂度”比较介质：

- Flash/SSD 常以 page 读写、block 擦除，控制器需要映射、垃圾回收和磨损均衡，写放大造成延迟波动；
- HDD 访问由寻道、旋转、传输和控制器开销组成：

$$T_{access} = T_{seek} + T_{rotation} + T_{transfer} + T_{controller}.$$

平均随机旋转等待常近似半圈： $T_{rotation} = \frac{1}{2} \frac{60}{RPM}$ ；

- LBA 是主机接口的线性编号，CHS 是教学几何/兼容视图；坏块重映射、分区密度和固件缓存使连续 LBA 不推出真实物理连续。

磁盘调度是 OS 策略；本册只拥有介质访问成本和硬件传输约束。

7 性能坐标

- **Access time**：一次请求从地址/命令到数据有效；
- **Cycle time**：下一次独立访问允许启动的最小间隔，可能大于 access time；
- **Bandwidth**：单位时间有效数据量；
- **Burst**：一次地址阶段后连续传输，摊薄控制成本；
- **Bank conflict**：并行请求争用同一不可并行资源。

“宽度 × 频率”只有在每周期传输次数、编码开销、利用率和重叠条件明确时才是有效带宽。

8 五列概念边界

概念 A	≠ 概念 B	真正区别与题面信号	混淆后果
编址单位	≠ 存储字长	地址标识粒度 vs 一次组织的数据位数	地址线/容量计算错
Access time	≠ Cycle time	数据何时有效 vs 下一次何时可开始	把恢复/再生漏算
SRAM	≠ DRAM	双稳态保持 vs 电荷泄漏/刷新	Cache/主存取舍倒置
Cache line	≠ DRAM row	上层副本搬运粒度 vs 介质阵列激活粒度	把命中/行命中混为一谈
LBA	≠ 物理扇区位 置	主机线性接口编号 vs 固件/介质内部布 局	推出不存在的连续物理位置
主存带宽	≠ 单次延迟	稳态传输率 vs 一次请求等待	以带宽替代 latency

9 贯穿母例：构造一个主存模块

给定目标容量、单片组织和 CPU 总线宽度：

- 1. 标明编址单位与目标 “字数 × 字长”；
- 2. 位扩展组成目标数据宽度，字扩展形成片选组；
- 3. 划分片内地址、组选择地址和未用字段；
- 4. 写读/写时序，若为 DRAM 再标行激活、列选择、恢复/刷新；
- 5. 检查边界地址、地址重影、模块冲突和一次事务的有效数据量。

典型错误路径

把 64K × 8 中的 8 当成地址线数；把交叉编址的连续吞吐提升说成随机访问 latency 必然下降；把 LBA 连续说成盘面物理连续。这些都混淆了不同层级的粒度或时间。

10 做题控制协议

- 1. 先列编址单位、总容量、单片组织、数据总线宽度；
- 2. 分别计算 word-depth 与 word-width，不把两个预算合并；
- 3. 画地址从 CPU 到模块、芯片、行列的路由；
- 4. 对性能题分 latency、cycle time、bandwidth、并行模块和冲突；
- 5. 用边界地址和连续地址序列验证映射，写清哪些结论只是题设模型。

压缩成第一动作

看到存储器容量、芯片扩展或访问时间问题，先问：一个地址代表什么，一个存储字有多少位，一次事务搬多少，下一次访问何时合法？

11 本册与上层访问的接口

从地址到存储服务

本册说明一个地址怎样落到编址单元、芯片、Bank、Row、Column 和介质，并给出容量、服务时间、并行度和有效带宽。Cache 或总线把它当作下一级存储或事务目标，但不会改变这里对介质读写定义。

主存题必须同时列地址线、数据宽度、存储粒度、一次事务和可重叠模块；latency、cycle time、bandwidth 和容量是不同成本坐标，不能只用“位宽乘频率”替代完整模型。

12 考纲映射与接口

传统考点	本册位置	下游接口
主存结构/芯片扩展	编址、位/字扩展、译码与重影	CO-03/CO-08
SRAM/DRAM/刷新	单元、行列、感测、恢复	CO-06
存储器层次/性能	粒度、latency、cycle、bandwidth	CO-06/07
磁盘/SSD 介质	访问成本、LBA/CHS、写放大	OS-05/06 Use

一句话

主存与存储硬件的核心不是背介质名词，而是把地址和数据粒度逐层分配到模块、芯片、阵列和事务，再用 latency、cycle time、bandwidth 与冲突解释代价。

13 边界说明：介质、缓存和操作系统不是同一个层次

Cache 的块搬运、页表的地址翻译、文件系统的逻辑块和操作系统的调度都可能调用本册提供的存储服务，但它们增加了自己的副本和状态。看到“块、页、行、字”时，先写清楚它属于哪一层，再计算地址和时间。

14 补充细节：存储器是多种粒度和时间尺度的组合

存储器的概述、SRAM/DRAM、芯片扩展、多模块、外存和 SSD 都可以统一接回本册的坐标：

Address Unit → Array / Chip / Bank → Access Transaction → Latency / Cycle / Bandwidth → Available Data.

“存储器”不是一个均匀黑盒；编址单位、存储字、芯片组织、阵列行列、总线事务和 Cache/page 批量粒度必须分开。

14.1 存储器分类：先声明分类轴

同一个器件可以在不同分类轴上同时出现：按存取方式可分随机、顺序、直接或相联；按介质可分半导体、磁、光或 Flash；按掉电后是否保持可分易失/非易失；按系统位置可分寄存器、Cache、主存、外

存。分类题若不先声明轴，容易把互不排斥的类别误当成树状互斥答案。

分类轴	典型类别	真正回答的问题	常见误判
存取方式	random/sequential/data bus/word	地址给出后怎样定位数据	把 random 理解成零延迟
介质	SRAM/DRAM/磁/Flash	信息在什么物理状态保持	把非易失等同于可直接执行
易失性	volatile/non-volatile	断电后数据是否保持	把刷新与断电混为一谈
系统位置	register/cache/main memory/storage	在层次中承担什么容量/速度角色	同一器件只能有一个位置

14.2 SRAM 与 DRAM：单元保持方式生成访问代价

SRAM 单元用双稳态结构保存状态，读写快、无需周期性刷新，但面积大、密度低，适合 Cache 等高速度层。DRAM 用电容电荷保存信息，电荷泄漏要求刷新，单元面积小、容量密度高，适合作为主存。DRAM 的一次访问可能包含行激活、列选择、读写、感测和恢复；访问时间、周期时间和连续行命中行为不能简化为同一个数字。

地址复用常把行地址和列地址分两次送入，减少外部地址线；行缓冲让同一行的连续列访问更快，但不保证不同 Bank/Row 的请求也相同。刷新是保持信息的维护动作，不能被误写成 CPU 重新写回每个字；题目给出刷新周期和行数时，再计算每行刷新间隔或刷新开销。

Flash 以电荷/阈值状态保存信息，写入通常以页为单位、擦除以块为单位，并存在写放大和有限擦写寿命。SSD 对主机提供类似块设备的 LBA 接口，内部映射、垃圾回收和磨损均衡属于控制器/介质实现；本册只在题目要求时计算硬件访问成本，不把文件系统策略混入。

14.3 主存芯片扩展：容量是“字数 × 字长”两项预算

若单片规格为 $D \times W$ ，目标主存规格为 $D_t \times W_t$ ，则位扩展数量和字扩展数量分别为

$$n_{width} = \left\lceil \frac{W_t}{W} \right\rceil, \quad n_{depth} = \left\lceil \frac{D_t}{D} \right\rceil, \quad n = n_{width}n_{depth}.$$

先将多个芯片并联补足数据宽度，再按高位地址译码选择不同的字深组；片内低位地址连接到所有并联芯片。地址线、数据线、片选、读写控制和未用地址组合要分别画出。64K × 8 的“8”是数据宽度，不是地址线数；64K 是可寻址字数，不自动等于字节数。

14.4 多模块与交叉编址：延迟和稳态吞吐分离

多模块存储把连续地址分散到多个 Bank，以便在一个 Bank 服务当前请求时，其他 Bank 接收后续请求。低位交叉通常让连续地址快速轮转模块号，高位交叉则把大块连续地址放在同一模块，适合不同区域的并行。题目必须给出模块号函数和模块内地址，例如

$$bank(a) = a \bmod m \quad \text{或} \quad bank(a) = \lfloor a/B \rfloor \bmod m.$$

一个请求的首次响应延迟不一定下降，但流水化连续请求的稳态吞吐可能提高。计算带宽前先写每次事务的有效数据量、启动/恢复周期、Bank 冲突和可否重叠，不能把“多模块”直接换成单次 latency 降低。

14.5 外存与磁盘：LBA、CHS 和真正物理位置分层

磁盘题可分为磁盘几何、接口地址和控制器调度三层。盘面/磁道/扇区是教学几何，LBA 是主机看到的线性编号；固件、坏块重映射、分区和缓存使连续 LBA 不保证连续物理位置。机械磁盘访问时间通常分为：

$$T_{\text{access}} = T_{\text{seek}} + T_{\text{rotation}} + T_{\text{transfer}} + T_{\text{controller}},$$

其中平均随机旋转等待常近似半圈， $T_{\text{rotation}} = \frac{1}{2} \frac{60}{RPM}$ 。磁盘调度（FCFS、SSTF、SCAN 等）是 OS 策略；本册只提供机械运动和传输成本接口。

SSD 没有机械寻道和旋转，但仍有页写、块擦除、垃圾回收、磨损均衡、映射表和写放大。题目若比较 HDD/SSD，应声明比较的是访问延迟、吞吐、随机/顺序工作负载还是寿命代价，不能用“SSD 一定所有场景更快”代替模型。

14.6 性能口径：Access、Cycle、Bandwidth 和 Burst

- access time：一次请求从地址/命令提出到数据有效；
- cycle time：下一次独立请求可以重新启动的最小间隔，可能大于 access time；
- bandwidth：单位时间能够传输的有效数据量；
- burst：一次地址阶段后连续传输多份数据，摊薄命令和仲裁开销；
- bank conflict：并行请求落在同一不可并行资源，降低有效吞吐。

峰值“数据宽度 × 频率”只有在每周周期传输次数、协议效率、等待周期和重叠条件明确时才成立。主存容量、一次延迟和稳态带宽是三个独立坐标。

CO-05 的存储题复原

先写“一个地址标识什么、一个存储字多少位、一次事务搬多少、下一个请求何时合法”，再画芯片/Bank/行列路由。最后用边界地址、连续地址和同 Bank 地址各验证一次，防止把容量、延迟和吞吐混成单一公式。

14.7 DRAM 刷新、随机存取与 Flash/ROM 家族

“随机存取”只表示给定位置的访问时间与位置无关，不表示零延迟；SRAM、DRAM、ROM 和 Flash 都可属于随机存取，带机械寻道的磁盘/光盘属于直接存取。SRAM 以双稳态单元保持信息，DRAM 以电容电荷保持信息；DRAM 漏电且读出通常具有破坏性，因此既需要周期性刷新，也需要在读操作后恢复。刷新由存储器控制器完成，不是 CPU 逐字执行的写回。

刷新以行而不是单元为粒度。若阵列有 r 行、单行存储周期为 t_c 、要求每 T 时间内刷新完全部行：集中刷新把 rt_c 的不可访问时间集中在一段死区；分散刷新把每个存储周期分成正常访问与刷新两半，死区被摊开但有效周期可能变长；异步刷新以 T/r 为间隔刷新一行，需定时器和刷新地址计数器，既打散死区又避免过度集中。三种方法的总刷新工作量相同，差异在停顿的分布。

DRAM 常用同一组引脚分时传送行地址和列地址，由 RAS/CAS 区分时序；若行数为 r 、列数为 c ，地址引脚数约为 $\lceil \log_2 \max(r, c) \rceil$ 。行激活后整行进入行缓冲，随后同一行内的列访问可复用已激活数据，是突发访问和“行命中更快”的硬件基础。Flash 以浮栅电荷保存信息，写通常以页为单位、擦除以块为

单位，不能像 DRAM 一样任意原地改写；PROM/EPROM/EEPROM/Flash 的差别主要在可编程次数与擦除粒度，Flash 的块擦除换来密度和速度，但带来有限擦写寿命。

14.8 多模块流水访问的完整时间口径

低位交叉把体号放在地址低 $\log_2 m$ 位，使连续地址轮转 m 个体；高位交叉把体号放在高位，保持每个体内地址连续但不为顺序访问提供并行。设单体存储周期为 T 、总线传送一个字的时间为 τ ，无冲突且 $T \leq m\tau$ 时，连续读 q 个字的首字到达时间和稳态时间分别为

$$t_q = T + (q - 1)\tau, \quad B_{steady} = \frac{W}{\tau}, \quad \text{临界 } T = m\tau \text{ 时等于 } \frac{mW}{T},$$

其中 W 为每字字节数。单体本身没有变快，改变的是多个体的工作窗口重叠；若连续访问落入同一体或多个访问源发生 Bank conflict，流水会停顿。题目问“最大带宽”时使用稳态口径，问“读 q 个字平均带宽”时使用 qW/t_q ，若另给送地址/响应周期则把它们加入完整事务时间。

存储硬件的反向检查

若算出多体后单个请求 latency 也必然下降，检查是否把吞吐提升误写成延迟缩短；若算出 DRAM 刷新由 CPU 完成，检查是否越过存储控制器边界；若把 Flash 页写和块擦除当成同一粒度，检查是否丢失了介质状态机。