

地址翻译硬件与 OS 虚拟内存

操作系统怎样把地址空间策略交给硬件，并在翻译不能继续时收回控制权

408 · Cross-Subject Bridge X-B02

Bridge Mother Interface

Mapping Decision → PTE/Page-Table State → MMU/TLB Consumption → Result or Fault → OS Repair → Retu

这条箭头表示一次地址访问的因果与控制权交接顺序。OS 不直接“翻译每个地址”；它把地址空间、驻留、权限和属性编码进硬件可消费的映射状态。硬件先消费这些状态，只有当访问不能按当前状态合法完成时，才以体系结构可观察的 `fault` 把控制权交回 OS。

定位、Owner 与停止边界

- **左侧 Owner:** CO07 地址翻译硬件，负责 TLB、page walk、PTE 可见字段、VA→PA 与访问权限检查。
- **右侧 Owner:** OS03 Virtual Memory，负责地址空间、页表构造、页分配/驻留、缺页处理、COW 与置换策略。
- **本 Bridge Owns:** 映射状态如何成为硬件输入；翻译结果、权限和 `fault` 如何成为 OS 的输入；修复后为何可以重试。
- **Stops:** 不重新讲 TLB 内部替换、Cache 数据副本、文件页缓存或具体 ISA 的全部实现；它们分别回到 CO07、CO06、OS 文件/存储 Owner。

1 先区分对象：地址、映射状态与结果

一次访问的输入不能只写成一个 VA，至少应保留

$$R = (VA, access\ type, privilege, size).$$

OS 维护的不是“所有 VA 的答案表”，而是稀疏的层级映射状态。Linux 文档明确把页表描述为“把 CPU 看到的虚拟地址映射到外部内存总线看到的物理地址”的层级结构；层级结构还能用高层条目表达大范围映射，避免为大空洞分配大量低层条目¹。


硬件消费映射后，接口输出应写成带状态的结果包：

$$T = \{PA, permission, memory\ attributes, status\}.$$

当 `status = success` 时，PA 才能交给后续 Cache/内存路径；当 `status = fault` 时，输出的是“不能继续的原因与现场”，不是一个可被 Cache 试探的合法 PA。

¹Linux Kernel Documentation, Page Tables.

2 母模型：配置、消费、失败、修复



2.1 为什么必须是这个顺序

“OS 先决定、硬件再消费”不是教学口号，而是责任边界：OS 拥有全局资源与策略，硬件拥有每次访问必须快速、可强制执行的局部检查。RISC-V 的 `satp` 保存根页表物理页号、ASID 与地址翻译模式；它把地址空间选择交给监督态软件配置，而不是让每次用户访问调用 OS²。

2.2 一个最小例子：首次访问尚未驻留的页面

设进程访问 $VA = 0x4000$ ，OS 已建立该区域“可读”的虚拟地址范围，但物理页尚未驻留。硬件沿当前页表查找时发现映射状态不能完成这次 load，于是产生 `load page fault`。OS 读取 `fault` 原因与出错地址，分配或装入物理页，写入合法 PTE，按平台要求处理旧翻译，再从保存的指令位置恢复。恢复后同一条 load 再次经过翻译；这一次成功才进入 Cache/内存访问。

这里的“retry”不是重复计算的装饰：如果 `faulting instruction` 已经产生架构可观察的保存位置，修复后的映射必须让它重新获得与原语义一致的执行机会；若访问违法或无法修复，OS 应转入信号/终止分支，而不是伪装成功结果。

3 三类缺失必须分流

事件	缺失对象	主要处理者与下一步	是否必然进入 OS
TLB miss	翻译缓存副本	硬件或软件 page walk，成功后 refill	否；可能完全由硬件完成
Page/permission fault	合法映射、驻留或访问权限	精确异常交给 OS，修复、拒绝或终止	是（对需要软件处理的架构路径）
Cache miss	数据块副本	Cache fill、替换或写回，再重试 Cache access	否

因此一次访问可以先 TLB miss、page walk 成功，再 Cache miss；也可以在翻译权限失败处停止。“没有找到”不是同一种事件：先问缺失的是翻译状态、合法性还是数据副本。

两个必须阻断的类比

- TLB miss ≠ Page Fault：前者是翻译缓存的局部副本缺失，后者是当前访问不能按架构权限/映射继续。
- Hardware Cache ≠ OS Page Cache：前者保存访问路径上的数据副本；后者由 OS 管理文件/存储数据与驻留策略。二者都“缓存”，但对象、Owner 和修复事件不同。

²RISC-V ISA Manual, Supervisor Address Translation and Protection (satp).

4 架构证据：以 RISC-V 为锚点，不冒充所有 ISA 相同

RISC-V 监督态规范给出了适合本 Bridge 的最小可观察协议：trap 进入 S-mode 时，sepc 保存被中断或发生异常的指令地址，scause 保存事件代码；原因表区分 U-mode/S-mode environment call、load/store page fault 等事件。SRET 根据 SPP 恢复到陷阱前的特权级；这使“fault → 处理 → 返回原执行位置/分支处置”成为可检查的接口，而不是抽象地说“回到用户态”³。

这只是一个架构实例。x86、ARM 和 RISC-V 在寄存器名称、页表格式、硬件/软件 page walk 与返回指令上不同；408 层面保留共同接口：保存现场 → 识别原因 → 修复或拒绝 → 恢复/终止。遇到具体 ISA 题目，必须回到该 ISA Owner 的入口协议。

5 调用协议：看到跨科题时怎么起手

1. 先写访问请求 (VA, // ,)，不要只画一个箭头。
2. 标出 OS 预先提供的 mapping：根页表、层级 PTE、有效位、权限与驻留/属性状态。
3. 追踪硬件结果：TLB hit、page walk 成功、permission fault 还是 page fault。
4. 若成功，才把 PA 交给 Cache/内存；若失败，写明 fault 原因、保存现场和 OS 的修复/拒绝分支。
5. 修复后检查旧翻译是否仍可能被消费，并明确 retry 的指令/阶段；不要把“返回”误写成“必然重新调度”。

压缩复原题

页表根地址改变后，为什么不能只说“下一次访问自动正确”？答案必须补出：地址空间状态已改变；旧 TLB 副本可能仍对应旧映射；系统需要按具体 ISA/平台规则完成翻译失效或隔离；随后访问才重新消费新 PTE。这里考的是 **状态交接与合法性不变量**，不是背某个寄存器名字。

6 Bridge 交接不变量

1. **身份不变量**：只有合法翻译得到的 PA 才能进入后续数据访问路径。
2. **权限不变量**：命中 TLB 或 Cache 不能绕过本次访问的权限检查。
3. **状态一致性**：OS 改变映射后，任何仍可消费的旧翻译都必须被失效、隔离或用 ASID 等机制区分。
4. **精确恢复**：可修复 fault 应回到定义明确的指令/访问点；不可修复 fault 不能伪造数据返回。
5. **边界可辨识**：TLB miss、page fault、Cache miss 的处理者和重试点必须不同。

一句话带走

OS 把“允许哪些虚拟地址如何存在”编码为页表状态，MMU/TLB 把它消费成一次访问的物理身份与权限结果；当结果不能合法生成时，fault 把控制权交回 OS，OS 修复或拒绝后，访问才可能在明确的 retry 点继续。

³RISC-V ISA Manual, Supervisor trap and address-translation registers.