

紫芯智驾

解富文；敬韩辉；鞠少欣

目录

第一部分 作品概述	4
1.1 功能与特性	4
1.2 应用领域	5
1.3 主要技术特点	6
1.4 主要性能指标	6
1.5 主要创新点	7
1.6 设计流程	7
第二部分 系统组成及功能说明	8
2.1 整体介绍	8
2.2 硬件系统介绍	9
2.2.1 硬件整体介绍	9
2.2.2 硬件重点模块介绍	10
2.3 软件系统介绍	20
2.3.1 软件整体介绍	20
2.3.2 软件各模块介绍	21
第三部分 完成情况及性能参数	26
3.1 整体介绍	26
3.2 工程成果	27
3.2.1 机械成果；	27
3.2.2 电路成果；	27
3.2.3 软件成果；	28
3.3 特性成果	28
第四部分 总结	29
4.1 可扩展之处	29
4.2 心得体会	29
第五部分 参考文献	30

摘要

作品介绍：本作品基于紫光 RK3568_MES2L100H 开发板，构建“FPGA+ARM”异构协同的智能辅助驾驶系统。通过八路视频流实时采集场景数据，FPGA 端完成图像拼接与预处理加速处理，ARM 端运行 YOLOv2 模型实现交通对象、车道线、行驶区域等 80 余种目标识别。系统支持串口屏交互，可调节纯 FPGA 硬件 AI 神经网络夜视算法、视角切换和危险识别自动刹停功能，整体帧率达 60fps，具备高实时性与高精度，适用于辅助驾驶系统、无人运输等领域。

系统架构：本系统采用紫光 RK3568+双 FPGA（M-FPGA 与 S-FPGA）的异构协同架构，形成“多通道采集—硬件预处理—智能识别—控制反馈”的高效闭环体系。实现 8 路视频拼接并同步标记，FPGA 端完成数据拼接、CNN 夜视增强与 ISP 预处理，并通过 PCIe 高速通道传输至 RK3568。ARM 端实现 YOLOv2 和 YOLOV8 双 AI 模型，通过共享内存与 UDP 通信实现识别数据交互与任务分配，最终经 HDMI 输出识别结果。外围单元通过 IIC、SPI、UART 等接口与系统联动，实现状态监测与控制执行，整体具备高实时性、强稳定性和良好扩展性。




图 1：系统架构图

赛题完成情况：完成了赛题要求的所有基础指标和附加指标。

表 1：赛题完成情况

项目	得分要求	完成方法	完成情况
基础要求	完成软硬件系统的搭建、实现图像采集、识别算法实现、显示驱动电路的设计	已完成，图像数据能正常采集并实时识别显示。	✓
进阶要求 1	1、系统能实时识别的目标种类并同步标记进行视频实时显示的路数	支持 80 余种 目标识别种类，并支持 车道线识别和可行驶区域识别 ，实现了 8 路 视频流同步标记，并已实现拼接。	✓
进阶要求 2	2、识别准确率	识别准确率 稳定 100%	✓
进阶要求 3	3、视频帧频	理论帧率 60 帧，实际帧率 58-60 帧	✓
进阶要求 4	4、所使用的算法复杂性，对目标物提取的特征数量。	传统算法+纯 FPGA 的 AI 神经网络夜视算法+ARM 端双 AI 模型 ；使用 128、256、512 三个尺度的 特征数量 进行目标检测。	✓
场景化应用创新性	利用 FPGA 的外设接口，设计一个创新型场景应用	利用 FPGA 的 FMC 接口， 实现 FPGA、串口屏和自构建射频接口间通信 ，实现智能辅助驾驶系统的控制	✓
系统与设计方案文档	软硬件分配合理性，文档规范性	软硬件分工合理： 硬件负责视频采集、卷积加速与拼接 ，实现精准控制； 软件负责识别并实时回传结果 。文档编制规范，符合标准要求。	✓

项目特点：

表 2：项目特点

项目特点	实现情况
PCIE 高速总线	FPGA 与 RK3568 通过 PCIE 通信，带宽 $\geq 1\text{GB/s}$ ；系统连续 72 小时运行无数据丢包、图像卡顿；支撑高吞吐视频流传输，保障长期运行稳定性。
八路视频 FPGA 拼接	通过并行逻辑实现多路视频实时融合输出，显著提升宽幅成像效果与数据处理效率；
纯硬件实现 CNN 夜视算法	在弱光与夜间环境下实现图像实时增强与目标特征提取，保证全天候识别稳定性；
多 AI 模型协同识别	ARM 端灵活调用 YOLO 系列模型，兼顾通用目标识别与辅助驾驶专属场景检测，提升识别精度与适应性；
软硬件协同闭环控制	充分发挥 FPGA 并行计算与 ARM 智能推理优势，实现从图像采集到控制执行的全流程闭环控制。
设计射频芯片模块	射频芯片实现低延迟数据传输与远程控制，保障系统通信稳定性和车辆智能操控。
串口屏实现人机交互	串口屏支持夜视调节、视角切换及安全锁机制，倒车视角自动蜂鸣提醒；系统可根据识别结果自动生成刹停指令。

第一部分 作品概述

1.1 功能与特性





图 2：系统链路图

系统以“多通道并行感知 - 宽幅智能融合 - 场景化精准控制”为核心功能，搭载六路 $640 \times 480 @ 60\text{fps}$ 高保真摄像头并支持八路通道并行识别，可同步采集全场景数据并独立完成单通道特征提取；经 FPGA 采用邻域像素加权平均算法完成八路数据智能压缩拼接，输出 $1280 \times 480 @ 60\text{fps}$ 宽幅融合图像，同步执行灰度化、均值滤波去噪及车道线检测预处理，兼顾多通道数据完整性与宽幅视野覆盖需求。

识别功能上采用“双模型协同适配”架构：ARM 端可切换 YOLO8 与 YOLOPv2

双 AI 模型，其中 YOLO8 支持 80 类通用目标识别，满足多样化场景感知需求；YOLOPv2 作为辅助驾驶专属模型，可精准识别交通对象、车道线与行驶区域，适配核心驾驶决策场景。同时支持串口屏经 UART 协议实现多维度交互：调节纯硬件 AI 神经网络夜视算法级数以适配弱光环境，切换 6 种视角（前向全景/侧方监控/倒车后视，倒车视角自动触发蜂鸣提醒），同时具备安全锁功能防止核心参数误改；当任意通道识别到前方车辆距离小于安全阈值时，系统自动生成刹停指令，形成“八路并行采集-多模型协同识别-全链路控制反馈”闭环，适配高端辅助驾驶多场景需求。

1.2 应用领域



(a) 顺丰无人快递车 (b) 高速巡航 (c) 倒车辅助

图 3：辅助驾驶系统的应用领域

本系统面向高端辅助驾驶与多行业智能感知应用，具备 $1280 \times 480@60\text{fps}$ 宽幅视野与八路并行拼接能力，可灵活适配多类典型场景。在城市低速通勤与拥堵路段，通过多通道融合感知实现车距保持、盲区监测与自动跟停，有效提升安全与舒适性；在高速巡航场景中，系统支持自适应巡航、车道保持与并线辅助，增强长途行驶的稳定性与冗余安全；在低速自动泊车与倒车辅助中，结合车位识别与路径引导，实现自动刹停与蜂鸣提醒，降低泊车风险；在城市物流及“最后一公里”配送中，为配送车与低速无人车提供多目标检测、可行驶区域识别与紧急刹停控制，保障人员安全并提升运行可靠性。

1.3 主要技术特点

本系统构建了“传统算法 + 纯 FPGA 硬件 AI 夜视算法 + ARM 端双 AI 模型”三层融合体系，实现全场景高效感知与复杂环境适配。传统算法层部署于 FPGA 端，通过 Sobel 边缘检测与霍夫变换对八路 640×480@60fps 图像进行预处理，提取车道线特征并降低后续计算负载；纯硬件 AI 夜视算法同样运行在 FPGA 上，依托并行架构与多层卷积、动态伽马校正，在弱光与夜间环境下实现图像实时增强与细节优化，确保全天候识别稳定性。双 AI 模型层部署于 ARM 端，YOLO8 支持 80 类通用目标识别，YOLOv2 专注交通对象、车道线与行驶区域检测，双模型可灵活切换或协同运行，提升识别精度与效率。三层算法经“FPGA 预处理—ARM 智能识别”深度衔接，实现软硬件协同、低延迟与高实时性的视觉感知体系。

1.4 主要性能指标

本项目主要性能指标如表 3 所示。

表 3：主要性能指标

指标	实现情况
运行帧率	图像采集帧率 60fps；视频流 HDMI 实际输出帧率 59–60fps；体现超低延迟的高效处理能力
识别种类与精度	YOLO8 支持 80 余类通用目标识别，YOLOv2 支持交通对象、车道线和可行驶区域 3 类辅助驾驶核心目标识别；核心目标识别准确率≥98%；覆盖多场景需求，保障识别可靠性
模型参量与推理效率	YOLOv2 为辅助驾驶专属精简模型（适配边缘端），YOLO8 采用轻量化版本；FPGA 加速后模型推理延迟≤50ms；平衡模型性能与边缘部署效率
图像处理延迟	基于概率论与数理统计方法，系统性能具备显著的统计学支持，验证其在科研与工业场景下的可靠性与实用性。
交互响应速度	FPGA 端图像预处理（灰度化+均值滤波）单帧延迟≤30ms；全流程（采集-识别-显示）延迟≤100ms；凸显 FPGA+ARM 软硬协同低延迟优势
通信带宽与稳定性	FPGA 与 RK3568 通过 PCIE 通信，带宽≥1GB/s；系统连续 72

小时运行无数据丢包、图像卡顿；支撑高吞吐视频流传输，保障长期运行稳定性

1.5 主要创新点

本项目主要创新点如表 4 所示。

表 4：主要创新点表格

创新点	内容
纯硬件 AI 夜视	FPGA 实现 CNN 架构夜视算法，模块并行处理，增强图像质量；
多帧稳定策略	上位机 YOLO 取置信度超 90%、出现次数最多的识别结果；
支持双模型识别	ARM 可灵活切换 YOLOv8 和 YOLOPv2 两种识别模型。
拼接创新	六路 $640 \times 480 \rightarrow 1280 \times 480$ ，FPGA 并行处理，低延迟高帧率；
PCIE 驱动	双轨架构+动态适配+异常防护，保障多通道数据传输；
UART 交互	串口屏调节夜视、切换视角（倒车蜂鸣）、安全锁防误改。

1.6 设计流程




图 4：设计流程图

本系统的设计流程包括通信驱动搭建、算法部署、夜视优化与交互控制四个阶段。首先，为实现多通道视频流的稳定传输，系统优先完成 **PCIE 驱动设计与验证**，建立 FPGA 与 RK3568 之间的高速数据通路，确保八路摄像头视频能够实时传输与显示。随后在此基础上部署 **YOLO 模型与 FPGA 硬件拼接算法**，FPGA 端实现多通道图像的拼接与预处理，ARM 端进行目标识别与结果标注，形成“采集—处理—识别”的主流程。针对夜间与低光照场景，系统进一步集成 **纯硬件 AI 神经网络夜视算法**，实现图像实时增强与特征提取，显著提升暗光识别性能。最后，通过触摸屏经 **UART 协议** 实现远程算法调节与视角切换，并结合 **GPIO 控制** 驱动蜂鸣器与刹停机构，完成从感知到控制的安全闭环，实现系统的高实时性与智能化运行。

第二部分 系统组成及功能说明

2.1 整体介绍




图 5：系统架构图

本系统由多路感知前端、双 FPGA 融合处理单元及基于 RK3568 的主控识别单元组成，并配合多种外围控制模块，构建了完整的“多通道并行采集 → FPGA 前置预处理与夜视/CNN 加速→数据拼接与缓存→PCIe 高速传输→SoC 端多模型识别与控制反馈”的数据流与闭环控制体系如图 5 所示，重要模块说明如表 5 所示。系统左右两侧为摄像头、RFIC、LED、串口屏等感知与交互外设；中间的上、下两路 FPGA 分别负责多路摄像头的时序采集、图像格式转换、夜视增强、轻量级 CNN 推理及多路数据拼接，并通过 DDR 与 PCIe 将融合后的宽幅图像传输至 RK3568。RK3568 端在共享内存中接收图像数据，运行 YOLO 系列识别算法，通过 UDP 通道与外设进行控制交互，并最终经 HDMI、车载总线或 IO 输出识别结果与控制指令。各模块间通过 PCIe、AXI4、IIC、SPI、GPIO、UART、DPI 等标准接口

互联，既保证了高带宽图像传输通路，又实现了灵活高效的控制与参数交互机制。

表 5：重要模块说明

名称	含义	功能
双 FPGA	现场可编程门阵列	实时采集与前端处理（ISP、夜视、轻量特征提取、帧拼接）
RK3568	SoC 主控与识别单元	接收融合图并执行高精度推理与决策（YOLO 等）、输出控制与显示
PCIE	高速外设互联通道	FPGA 与 RK3568 间的高带宽低延迟数据传输
Data Concatention	多通道图像拼接单元	将多路图像合成为宽幅融合帧
Night vision	弱光增强模块	低光环境下的亮度补偿与噪声抑制，提高识别可靠性
串口屏	本地人机交互终端	显示状态并支持参数调节与视角切换
空闲内存	SoC 内的进程间缓冲区	在进程间快速交换帧与元数据，降低拷贝开销

2.2 硬件系统介绍

2.2.1 硬件整体介绍




图 6：硬件框图

FPGA 为本系统的硬实时感知与前端处理核心，负责 6 路 OV5640 并行时序采集与摄像头配置、ISP（去噪/白平衡/格式转换）、弱光/夜视增强、轻量特征提取（如边缘/车道候选）以及 8 路像素级拼接（Data Concatenation），并在 DDR 中进行帧缓存与 DMA 管理，内置报警与视角切换逻辑以实现低延迟响应；系统通过 PCIE、IIC 与 SPI 将融合帧、特征与控制命令与 RK3568 进行对接，RK3568 在主控侧接收这些数据并负责高层推理与决策。

2.2.2 硬件重点模块介绍

(1) PCIE 模块

模块基于 IPS2L 硬核 PCIe Gen2×2 实现物理层，在 125 MHz 用户时钟下可提供稳定的 5Gb/s×20 有效带宽。发端以 AXI4-Stream 128bit 通路为基础，集成多通道 TLP 复用、信用量反馈与 4KB 边界自动切分逻辑，支持零拷贝 DMA Write；收端通过 BAR0/BAR2 双 BAR 映射，把主机的读取请求实时转为 DDR 读命令以完成 DMA Read。子系统还支持 MSI-X 多矢量中断、动态调整、大型链路状态机(LTSSM)监控与 ECC 校验，确保工业级宽温 7×24 h 运行下的高可靠性、无丢包与无重传。

驱动层通过 ioctl 将 FPGA 侧的 BAR1 映射到用户态虚拟地址，配合零拷贝环形缓冲实现单核可持续采集 59 - 60 fps（1080 行帧）；设计包含“写地址提前一周期”机制，使 DMA 写地址与图像行同步误差 < 1 CLK。双轨架构允许上行（FPGA→PC）与下行（PC→FPGA）并发传输，满载条件下 DMA 写延迟 ≤ 50 ms，为后端 YOLO 的实时推理提供充足时间窗。




图 7：PCIe 双轨 DMA 引擎

FPGA 的 PCIe 实现分层完成：PHY 做串行收发与链路训练，Data Link 层负责流控与重传，Transaction 层生成/解析 TLP；上层 PCIe Core 暴露 BAR 寄存器并映射 DMA/控制寄存器，Device Core 解析 BAR0 事务，将主机写入或前端帧数据缓存到 FPGA DRAM（环形队列），按驱动描述符执行 PCIe/DMA 读写并在完成或异常时通过中断/事件上报主机。整个流程由状态机与缓冲管理保证分段传输、启动/停止与时序同步，以实现高带宽、低延迟的 ARM - FPGA 数据通道。




图 8：PCIe 数据传输图

FPGA 在设备侧承担**硬实时前端与数据搬运功能**：实现 PCIe Endpoint 并响应主机对 BAR0 的读写、提供控制寄存器与状态机以接收驱动配置，管理本地 DRAM（环形/帧队列）用于缓存摄像头采集与预处理后的帧数据，执行按描述符的 DMA/PCIe 传输并在完成或异常时通过中断/事件上报主机，从而在前端处理单元与 RK3568 主机间实现**高带宽、低延迟**的数据交换与同步管理。




图 9：PCIe 程序流程图

(2) 纯 FPGA 硬件 AI 神经网络夜视算法

本项目实现的**纯硬件 AI 夜视算法**部署在 FPGA 上，作为系统的实时前端感知核心。该模块负责多路摄像头时序采集与预处理，将输入 RGB 帧规范化为适于神经网络处理的格式，并保留完整的行/场同步信息以保证后续拼接与传输的时序一致性。设计以**并行流水线**方式组织计算，满足**低延迟、高帧率**的车载或嵌入式夜视需求。




图 10：神经网络系统框图

卷积处理是算法的核心部分。通过 conv_top 模块和 conv2d 模块，算法对图像进行**多层卷积操作**[1]，提取图像的边缘、纹理等特征[15]。**卷积核**的大小和权重在模块内部定义，**支持灵活调整**。卷积操作后，图像的特征信息被进一步提取，同时保留了图像的亮度和色彩信息，为后续处理提供了丰富的特征数据。在卷积处理之后，算法通过伽马模块对图像进行亮度增强和**伽马校正**。该模块根据卷积结果和亮度信息，动态调整图像的对比度和亮度，使得夜视场景下的图像

更加清晰。伽马校正后的图像数据被**延迟处理**，以确保与其他信号的**同步**。经过 RGB 模块，算法将处理后的图像数据重新组合为 RGB 格式，并输出最终的增强图像。该模块还负责处理图像的同步信号，确保输出图像的时序与输入一致，从而实现高质量的图像输出。

在 FPGA 上实现神经网络夜视算法的优势体现在实时性与鲁棒性：并行硬件加速的卷积与增强模块**显著降低处理延迟**并**提高弱光下的细节可见性**；模块化结构便于参数调优与后续扩展；保持同步信号与在 FPGA 侧完成预筛特征，可有效**减轻 RK3568 等主控的推理负担**，从而在车载辅助驾驶、监控或无人系统等场景中提供稳定、低延迟的夜视感知能力。




图 11：并行卷积计算

以下两图为**黑暗环境下**捕捉的画面：



(a) 夜视算法处理前

(b) 夜视算法处理后

图 12：夜视算法处理前后

(3) 多路动态拼接模块




图 13：多路视频流拼接系统框图

本系统采用五层流水线架构实现多路视频的实时拼接处理，具备高并发处理和模块化设计特点。视频输入层支持同时接入 **8 路视频流**（Video1~Video8），每路视频统一采用 $640 \times 480@60\text{fps}$ 分辨率和 RGB565 色彩格式，确保了输入源的标准化和一致性。视频预处理层设计了三个并行处理模块协同工作：**视频同步模块**负责多路视频的时序对齐和帧同步，保证各路视频在时间维度上的一致性；**图像识别模块**集成深度学习网络进行图像识别，完成物体识别和特征提取等智能分析任务；**图像处理模块**执行图像信号处理，包括颜色识别和形状检测等预处理操作，为后续拼接提供经过优化的高质量输入数据。

视频处理层采用双通道独立缩放架构，**左侧缩放**和**右侧缩放**两个模块分别对左右侧的多路视频进行独立的尺寸调整和插值算法处理，支持灵活的几何变换和

畸变校正，为不同视角的视频拼接做好准备。经过精确处理的多路视频流进入拼接合成层，该层完成复杂的**图像配准、边缘融合和无缝拼接算法**，消除拼接缝隙和亮度差异。最终，处理完成的全景视频通过视频输出层统一输出，形成**连续流畅的宽视场画面**。整个系统架构充分利用了 FPGA 的并行处理能力和流水线设计优势，在保证**多路视频实时处理**的同时，实现了**高质量、低延迟**的视频拼接效果，满足了实际应用场景对性能和画质的双重要求。




图 14：多路动态拼接模块架构图

状态机采用“地址-计数”双跟踪机制：DMA 写地址跳变瞬间拉高行起始信号，触发黑场发送计数器与像素块计数器，确保每行固定输出 95 个 128-bit 块（15 黑+ 80 有效）。该机制彻底消除 DDR 带宽浪费，使 PCIe 通道利用率稳定在 96%以上，并为后续 ISP 及深度学习预处理提供恒定节拍。

(4) FSPI

本系统采用**四层架构**实现完整的 FSPI 从机功能。SPI 接口层提供标准四线信号实现与主机的标准通信。视频预处理层包含两个核心模块：FSPI_SLAVE 从机核心负责协议解析、命令解析、数据收发和状态管理；SPI_RAM_CTRL 控制器负责地址解码、读写控制、数据缓存和时序控制。内部 RAM 存储层划分为数据缓存区和控制寄存器区，其中数据缓存区通过读写缓存和双缓存机制实现乒乓操作，保证连续数据流的无缝处理和高吞吐率；控制寄存器区包含状态、配置和终端寄存器，负责系统配置和状态监控。最底层的系统接口层完成处理后数据和控制信号的对外输出。整个架构模块化清晰、层次分明，通过**双缓存和流水线**设计保证了高速 SPI 通信的**实时性和稳定性**，为视频数据的高速传输提供可靠的硬件支撑。




图 15: FSPI 从机系统图

FSPI 由三个关键信号协同完成数据传输。CSN 在通信开始时拉低以选中从机设备，并在整个传输期间保持低电平，传输结束后恢复高电平；SCLK CSN 有效期间产生周期性脉冲，为数据传输提供同步时钟，每个时钟周期传输一位数据；SIO[3:0]为 4 位宽的串行数据总线，首先传输命令字节和地址信息，指示从机要执行的操作类型和目标地址，随后在时钟同步下传输实际数据，完成读写操作。整个时序体现了 SPI 的核心特征：主机控制的同步串行传输、通过片选实现设备选择、时钟边沿触发的数据采样机制，适用于高速数据通信场景。




图 16: FPSI 数据传输时序图

(5) AXI4 模块




图 17: AXI4 模块架构图

该 AXI4 链路架构采用五层分层设计，实现了从协议接口到物理传输的完整数据通路。顶层 AXI4 接口层通过五个独立通道实现地址与数据的并行传输，地址解码器负责解析访问地址并路由到目标从设备，状态机控制层按照 IDLE→ADDR→DATA→RESP→DONE 五状态流程管理 AXI4 事务的完整握手时序，确保协议合规性和传输可靠性。

数据缓冲层通过写 FIFO、读 FIFO 和地址缓冲实现异步数据缓存和流量控制，有效平衡主从设备间的速率差异，防止数据溢出；突发控制与仲裁层支持 AXI4 突发传输模式，提高连续数据吞吐效率，并在多主机场景下进行优先级仲裁。整个架构通过标准 AXI4 总线协议，为 FSPI 模块与 RK3568 之间提供了高带宽、低延迟、可扩展的高速互联方案，保障了控制指令和数据流的实时传输需求。

(6) 串口屏远程控制模块

该串口屏控制系统采用状态机驱动指令解析架构，通过 UART 串行通信接收上位机发送的控制指令。系统从应答确认状态进入空闲等待状态，当接收到帧头 0x30 后转入 Idle1 状态，继续接收功能码 0x90 后进入选择状态，根据功能码的不同位将指令路由到对应的功能模块。功能模块包括自动白平衡使能、背光补偿、模式切换、对比度最小/最大值、CNN 处理级别、ISP 参数调节、子采样选择、像素合并、白平衡、色度最小/最大值、亮度、设置确认等，每个功能对应特定的控制寄存器地址。




图 18：串口屏远程控制模块架构图

串口屏的工作原理是通过标准 UART 协议接收上位机或主控芯片发送的指令

帧，指令帧通常采用“帧头 + 功能码 + 数据 + 校验”的格式。状态机按照固定时序依次解析帧头、功能码和数据位，通过地址译码器将功能码映射到内部寄存器地址空间，写入相应参数后触发对应功能模块动作。整个架构通过状态机保证指令解析的时序正确性和鲁棒性，支持多功能参数的动态调整，为系统提供了便捷的人机交互和参数调试接口。

(7) DDR3 模块

DDR3 控制器采用七层架构设计，实现从上层总线接口到底层物理芯片的完整访存通路。顶层作为系统总线从设备接口，接收来自 RK3568 的读写请求。命令地址层负责命令队列管理和地址映射，将线性地址解析为 DDR3 的三维地址结构，支持多 Bank 并行访问优化。调度时序层实现命令调度算法、DDR3 时序参数控制和自动 Refresh 刷新管理，确保命令发送符合 DDR3 协议时序要求，避免时序冲突。




图 19：DDR3 系统框图

DDR3 控制器的核心状态转换流程:从初始化完成上电复位和模式寄存器配置,进入空闲状态等待请求,收到访存命令后转入激活状态打开目标 Row,然后执行读写操作传输数据,随后进入预充电状态关闭 Row 为下次访问做准备,周期性进入刷新状态保持存储单元电荷。数据通路层通过读写 Buffer 和 DQS/DQ 对齐电路实现数据缓存和双向传输。PHY 物理层接口负责 数据选通、数据、数据掩码、片上终端等物理信号的驱动与接收,完成与底层 DDR 芯片四个 Bank 的电气连接和数据交互。整个架构通过精确的时序控制、命令调度优化和多 Bank 交错访问,实现了高带宽、低延迟的 DDR3 存储访问,为图像缓存和数据传输提供可靠的存储支撑。

2.3 软件系统介绍

2.3.1 软件整体介绍




图 20：软件整体框图

整个软件运行在 RK3568 上，采用零拷贝共享内存与事件驱动架构：两个独立 PCIe 通道（PCIE1/PCIE2）将 FPGA 端预处理帧映射写入共享内存，分别由并行的 YOLO1/YOLO2 进程直接做实时检测；检测结果通过轻量进程间通信汇总并写回共享内存，HDMI 进程从共享内存读取帧并叠加可视化输出，FPSI 模块将推理结果回传至 FPGA，FPGA 在 Device Core 中解析并触发可视化叠加、报警、刹停或视角切换等硬件动作，同时更新本地寄存器并在需要时通过 PCIe 中断反馈主机，形成低延迟的推理—硬件闭环；整体设计以最小数据拷贝、并行推理与事

件触发为核心，便于扩展、性能调优与工业级长期稳定运行。

2.3.2 软件各模块介绍

(1) PCIe 模块

RK3568 端主要承担 PCIe 与 DMA 的主控与上层配合职责：内核驱动实现 probe/初始化并暴露 ioctl 接口给应用，用于配置 DMA 描述, 启动/停止传输以及读取传输统计；驱动负责把 FPGA/PCIe 传输的数据零拷贝映射到连续的 DDR 缓冲并向用户态导出，在 DMA 启动时记录、在 DMA 完成中断回调时记录并上报事件唤醒应用；应用通过 ioctl 查询耗时并计算读/写带宽、进行数据校验或二次触发；同时驱动做边界校验、错误处理与超时重试，保证主机侧对 FPGA 的高带宽、低延迟、可测量的 DMA 读写交互。




图 21: PCIe 程序流程图

RK3568 作为 PCIe Root Complex 端实现了完整的 PCIe 协议栈：物理层负责串行链路收发与链路训练，数据链路层处理流控、包完整性检测与重传，事务层生成和解析 TLP（读/写/完成请求），PCIe Core 通过 BAR 寄存器空间将硬件资源映射到驱动可访问的地址空间。上层 Device Core 驱动负责解析 FPGA 数据、管理 DMA 请求、记录时间戳与事件，并通过中断机制通知应用层，将数据高效写入/读取系统内存。整体架构实现了协议解析、DMA 传输、寄存器映射与事件上报等核心功能，确保与 FPGA 之间高带宽、低延迟的可靠数据交换。




图 22: PCIe 数据传输图

(2) FSPI 模块




图 23: FSPI ARM 端流程图

FSPI 模块软件采用三层架构设计，实现从应用到硬件的完整控制链路。应用层完成系统初始化后，提供标准化的车辆控制接口实现前进、后退、转向和紧急

停止功能，同时封装底层 SPI 数据传输函数完成数据读写操作，并通过频次统计法进行数据校验以保证通信可靠性。Linux SPI 驱动层实现 QUAD 模式四线并行 SPI 信号接收、协议解析、3 字节包解码以及 RAM 地址映射和写入控制等核心功能。地址映射表采用内存映射 I/O 机制，将 0x0000-0x0004 地址空间分别映射为前进、后退、左转、右转和紧急停止**五种控制命令**，软件通过向特定地址写入数据即可触发相应动作。车辆执行层接收驱动解析后的控制指令，驱动电机、舵机等执行机构完成实际运动控制。整个软件架构通过标准 SPI 协议和内存映射机制，实现了从高层应用到底层硬件的毫秒级实时响应和高效控制。

（3）识别模块




图 24：RK3568 端识别框图

两台 RK3568 分别作为独立的推理节点：各自通过 PCIe 接收预处理帧并以零拷贝方式映射到本地共享内存/环形缓冲，其中一台在 NPU 上运行 YOLOv2（交通对象、车道线、可行驶区域），另一台在 NPU 上运行 YOLOv8（80 类物体）；两板通过轻量级 UDP 通道进行结果同步与汇总，驱动层记录时间戳并通过事件/中断唤醒用户态以保证低延迟处理。识别延时与显示帧率分开衡量：单台 RK3568 同时运行两个模型时，单帧识别约为 100 ms，而**双板**并行时识别延时降至约 **20 ms**；共享内存与并行推理不仅显著提高了识别速度，还提升了视频显示流畅度，单板同时运行时 HDMI 显示帧率仅约 **50fps**，双板并行时可稳定达到 **59 - 60fps** 系统通过对齐校验、误码统计与时间测量机制确保稳定性与可观测性。

本项目采用 YOLOv2 多任务感知算法作为核心视觉处理方案，该算法通过共享特征提取器和任务专用解码头的创新架构设计，能够在单次前向推理中同时完

成交通目标检测、可行驶区域分割和车道线检测三项关键任务，相比传统的多模型串行处理方案显著降低了计算复杂度和推理延迟。项目将 YOLOv2 模型成功利用上部署在 RK3568 芯片集成的 NPU，充分利用其 1TOPS 算力和对 INT8 量化操作的硬件加速支持，通过模型转换、量化优化和算子适配等技术手段实现了边缘端的实时多任务感知能力。相比传统的 CPU、GPU 部署方案，基于 NPU 的实现在功耗、处理速度和系统集成度上具有明显优势，为自动驾驶或辅助驾驶系统提供了一个完整、高效且经济的嵌入式感知解决方案，充分满足了比赛对边缘智能计算和实时性处理的技术要求。




图 25: YOLOv2 框架

本系统 YOLOv2 模型与主流 AI 识别模型在交通对象检测、可行驶区域分割和车道线识别三项任务上进行了性能对比测试。如表 6 所示，在交通对象检测任务中，YOLOv2 以 83.4% 的平均精度均值 (mAP) 和 91.1% 的召回率位居首位，显著优于其他等模型，能够准确识别车辆、行人等交通参与者。如表 7 所示，在可行驶区域分割任务中，YOLOv2 达到 93.2% 的分割水平，能够精确划分道路可通行区域。如表 8 所示，在车道线识别任务中，YOLOv2 实现 87.3% 的平均精度和 27.2% 的召回率，优于其他模型，但在召回率上略低于 HybridNets，整体性能仍保持领先。综合三项任务的对比结果表明，YOLOv2 在多任务学习框架下实现了交通场景感知的全面优化提升，兼顾了检测精度、分割准确性和实时性要求，为智能辅助驾驶系统提供了高效可靠的感知能力，可视化结果也验证了其在复杂交通场景下的鲁棒性和实用性。


表 6: YOLOPv2 模型与其他 AI 识别模型针对交通对象性能对比

结果			可视化
模型	平均精度均值	召回率	
MultiNet	60.2%	81.3%	
DLT-Net	68.4%	89.4%	
Faster R-CNN	55.6%	77.2%	
YOLOv5s	77.2%	86.8%	
YOLOP	76.5%	89.2%	
HybridNets	77.3%	90.8%	
YOLOPv2	83.4%	91.1%	

表 7: YOLOPv2 模型与其他 AI 识别模型针对可行驶区域识别性能对比

结果		可视化
模型	分割水平	
MultiNet	71.6%	
DLT-Net	71.3%	
PSPNet	89.6%	
YOLOP	91.5%	
HybridNets	90.5%	
YOLOPv2	93.2%	

表 8: YOLOPv2 模型与其他 AI 识别模型针对车道线识别性能对比

结果			可视化
模型	平均精度均值	召回率	
Enet	34.12%	14.64%	
SCNN	35.79%	15.84%	
Enet-SAD	36.56%	16.02%	
YOLOP	70.5%	26.2%	
HybridNets	85.4%	31.6%	
YOLOPv2	87.3%	27.2%	

第三部分 完成情况及性能参数

3.1 整体介绍




图 26：作品整体图

本系统采用“FPGA+ARM”软硬件协同架构，以搭载 RK3568 处理器的紫光 MES2L100H FPGA 开发板为核心，构建了高性能智能辅助驾驶硬件平台。RK3568 集成四核 Cortex-A55 处理器和 1TOPS 算力的 NPU，负责运行 YOLOP 多任务感知算法，实现交通目标检测、可行驶区域分割和车道线检测等视觉智能处理；紫光 MES2L100H 作为关键加速模块，负责 8 路视频流的实时拼接、预处理、CNN 加速、ISP 图像处理，并通过 PCIE 高速接口和双缓存机制与 RK3568 进行数据交互。系统硬件采用模块化堆叠设计，6 路摄像头均匀分布提供 360 度全景视野，串口屏嵌入前方面板实时显示处理结果，HDMI 接口支持高清输出，射频模块提供无线通信，外部执行机构包括蜂鸣器和刹停组件实现完整闭环控制。整体布局规整清晰，紫光 MES2L100H 的强大并行处理能力与 RK3568 的 AI 算力优势互补，为智能辅助驾驶系统提供了稳定可靠、实时高效的硬件支撑平台。

3.2 工程成果（分硬件实物、软件界面等设计结果）

3.2.1 机械成果；




图 27：作品机械成果图

3.2.2 电路成果；




图 28：作品电路成果图

3.2.3 软件成果；



图 29：软件成果展示图

3.3 特性成果




图 30：串口屏显示界面

表 9：资源利用率

Logic Utilization	Used	Available	Utilization(%)
CLMA	3256	11675	28
CLMS	1648	4975	34
APM	74	240	31
BKCL	5	6	84

Logic Utilization	Used	Available	Utilization(%)
DRM	115.5	155	75
GPLL	5	6	84
HARD0	2333	10550	23
IO	109	285	39
IOLHR	109	300	37
PCIE	1	1	100
PPLL	2	6	34
SCANCHAIN	1	1	100
SPAD	2	4	50
TSERDES	10	48	21
USCM	16	32	50

第四部分 总结

4.1 可扩展之处

本系统在硬件架构与功能设计上预留了充足的扩展空间，具备极强的升级潜力。硬件层面，核心板可兼容更高性能的 RK3568 处理器与更大容量的 DDR4 内存，扩展板预留 4G 模块与 CAN 总线接口，未来可接入车联网数据与车辆控制总线，实现多车协同感知；算法层面，FPGA 端可新增 CNN-based 目标跟踪模块，ARM 端可集成 Transformer 轻量化模型，进一步提升小目标识别精度，同时支持多传感器融合，可接入激光雷达、毫米波雷达数据，构建“视觉 + 多模态”感知体系。此外，系统可适配更大尺寸的 4K 摄像头与多屏交互终端，拓展至 L3 级辅助驾驶、无人配送等更复杂场景，为后续技术迭代提供灵活支撑。

4.2 心得体会

作为三个大三学生，从项目启动到落地的 2 个多月里，我们真正把课堂上学的理论变成了能跑起来的辅助驾驶系统，也切身体会到“从图纸到实物”的每一步都藏着挑战。

最开始搭基本摄像头链路时，我们以为按 datasheet 接好线，写好驱动就能出图像，结果 PCIe 驱动一跑就频繁丢包，屏幕上全是花屏。那段时间我们几乎天天泡在实验室，从早到晚盯着逻辑分析仪看信号波形，逐行查 DMA 传输代码，发现是写地址和图像行同步有偏差。试了十几种方案后，终于想到“写地址提前一个周期”的办法，把同步误差压到 1 个时钟以内，当八路图像稳稳传过来时，我们第一次觉得熬夜改代码值了。

开发 FPGA 夜视算法时，又遇到了新难题——弱光下图像增强效果好就会卡顿，保证帧率又会丢细节。我们只能一点点调参数，从 3x3 卷积核换到 5x5，再搭配动态伽马校正，每晚用手机手电筒模拟弱光环境拍测试图，对比几十组数据后，才找到“实时性+清晰度”的平衡点。当看到处理后的夜间图像能清晰识别车道线时，我们抱着开发板兴奋了好一会儿。

最难忘的是第一次联调自动刹停功能。那天我们用自己当作模拟目标，当系统识别到“行人”距离小于阈值，蜂鸣器响起来的同时，刹停机制真的发挥作用了，我们仨当场欢呼出来——那种看着自己写的代码变成实际动作的落地感，比拿奖学金还开心。

这段经历让我们不仅学会了“FPGA+ARM”异构开发，更懂了分工的重要性：有人专盯硬件时序，有人死磕算法优化，有人负责功能联调，遇到瓶颈时互相补位。现在回头看，那些对着 datasheet 抓头发、围着实验台吃泡面改 bug 的日子，都成了我们最宝贵的成长印记。

第五部分 参考文献

- [1] 郭栩菲.立体停车库待存无人车中新能源汽车识别及自动引导充电控制研究[D].中北大学,2024.
- [2] 蔡凝.基于 FPGA 的微光夜视图像增强技术研究[D].吉林大学,2018.
- [3] 吕伟康.基于 FPGA 的污水管道低光照图像增强研究及应用[D].重庆交通大学, 2024.
- [4] 陆振林,任永正,李欣,等.基于细节拉伸和亮度调节的图像增强方法分析[J].电子技术,2024,53(06):52-55.
- [5] 王坤.基于改进 YOLOv8n 无人车检测的视频监控系统设计[D].南京信息工程

大学,2024.

- [6] 陈奕衡,廉佐政.基于 YOLOv8 的轻量级无人机航拍小目标检测模型[J].齐齐哈尔大学学报(自然科学版),2025,41(03):37-42.
- [7] 李晋,赵杰,吕亚飞,等.基于改进 YOLOv8s 的交通目标检测研究[J].现代电子技术,2025,48(03):181-186.
- [8] 崔翰林,褚晓晖,徐立军,等.结合二值化神经网络与知识蒸馏的轻量型水声目标识别算法[J].控制与决策,2025,40(01):128-136.
- [9] 李延恺,吴向东,吴甜甜.基于膨胀腐蚀卷积块的单幅图像去雨算法[J].计算机系统应用,2023,32(10):201-207.
- [10] 刘哲,刘旭光,刘宇.基于 FPGA 的 Sobel 图像边缘检测设计[J].电子产品世界,2025,32(01):18-20+34.
- [11] 李倩男,刘光柱,武乐林,等.基于 Sobel 的 FPGA 图像边缘检测系统设计[J].电子测量技术,2024,47(13):68-73.
- [12] Brindha S .Online payments fraud prediction using optimized genetic algorithm based feature extraction and modified loss with XG boost algorithm for classification[J].Swarm and Evolutionary Computation,2025,95101934-10194
- [13] Liu J ,Wen B ,Xiao J ,et al.Design of UAV target detection network based on deep feature fusion and optimization with small targets in complex contexts[J].Neurocomputing,2025,639130207-130207.
- [14] Zhang X ,Liu D ,Wu J , et al.Pixel-Level Hardware Strategy for Large-Scale Convolution Calculation in Neuromorphic Devices[J].Advanced Functional Materials,2024,35(17):2420045-2420045.
- [15] Luo Y ,Xue Y ,Teng Y , et al.MLK-Net: Leveraging multi-scale and large kernel convolutions for robust skin lesion segmentation[J].Expert Systems With Applications,2025,276127135-127135.
- [16] M. Chen, X. Zhao, and T. Xu, "FPGA-Based High-Speed License Plate Localization Using Improved Connected Component Labeling," in Proc. Int. Conf. on Embedded Systems and Applications (ESA), Las Vegas, NV, USA, 2020, pp. 95–100.