活动感知混合精度脑机 GRU 加速

摘要

脑控打字把运动皮层神经活动转换为文字，为严重运动障碍人群提供辅助沟通通道。本作品研究公开植入式神经活动特征的边缘解码后端，不涉及人体信号采集或临床验证。针对 GRU 解码器的模型规模与执行开销，采用会话校准、192→80 特征投影、双层 H144 GRU，以及 W8A8/H16/ACC32 的静态混合精度数据通路：权重和输入用 8 位整数，激活和中间结果用 16 位整数，累加器用 32 位整数。系统在 PYNQ-Z2 上实现 PS 内存—AXI DMA—PL 解码器—AXI DMA—PS 内存闭环，PL 输出 31 类字符及 1 路起始 logit。

在官方 228 句测试集上，原定点配置完成 3,457,568 个 INT16 结果零位差，CER/WER 为 9.57%/37.44%；相对本地 Dense-512 基线，参数量和解析 MAC 分别压缩 10.95 倍/10.02 倍，CER 仅增加 2.74%，WER 增加 12.19 个百分点，用少量精度换取计算量压缩。

在静态混合精度之上，作品进一步实现活动感知门精度：根据层输入变化和上一轮隐藏状态变化判断活动程度，低活动时把重置门、更新门用较低位宽计算，候选状态和隐藏状态仍保持 16 位，首步强制高精度，不跳过矩阵计算和状态更新。三种配置的完整网络 XSim 对拍共 1,248 个 logit 全部一致；活动感知比特流在 228 句上完成真实 DMA 板测，3,457,568 个输出对本策略整数 golden 零位差。相同 228 句上，原定点、静态门精度、活动感知门精度的 CER/WER 分别为 9.57%/37.44%、9.55%/37.12%、9.70%/37.63%。活动策略仅 5.53%元素采用低精度，没有明显优于静态门精度；WER 差值的句子配对 bootstrap 区间包含 0，稳定精度没有明显提高。活动感知不跳算，也不减少矩阵 MAC；1.501W 为 Vivado vectorless 估计，在未实施板级功率实测的情况下，预测能实现整机功耗下降。

关键词：脑控打字；GRU 解码器；边缘计算；PYNQ-Z2；静态混合精度(W8A8/H16/ACC32)；活动感知门精度；CER/WER 评估

第一部分　作品概述

1.1 功能与特性

本作品实现的功能是：把一段神经活动特征序列输入 FPGA，经过 GRU 解码网络计算，输出对应的文本解码结果。具体数据流是：处理器端（PS）从内存中读取 8 位整数格式的输入特征，通过 AXI DMA 送入 FPGA 逻辑端（PL）；PL 完成会话校准、时间滤波、特征投影和两层 GRU 计算后，输出 16 位整数格式的 logit 解码结果，再经 AXI DMA 写回 PS 内

存。整条通路构成一个“内存—DMA—FPGA—DMA—内存”的板级闭环。

系统提供两种计算模式。**静态混合精度模式**是基础配置：权重和输入固定用 8 位，激活和中间结果固定用 16 位，累加器固定用 32 位，所有层使用同一套位宽规则。**活动感知门精度模式**在静态配置之上增加一层判断：每一步先看当前层输入变化大不大、上一轮隐藏状态变化大不大；如果两项都不大，就把重置门和更新门用较低位宽计算；否则保持 16 位门值。首步强制高精度。两种模式都不跳过 GRU 矩阵计算，也不跳过状态更新。

在功能验证上，系统支持单句快速测试和 228 句全量逐句验证，检查输入计数、输出计数、DMA 刷新计数和错误标志是否一致，并确认板端结果与整数参考结果逐位相同。活动感知比特流的 0x40 寄存器只读返回 2，表示固定活动感知模式；0x44 和 0x48 分别返回低精度元素计数和全部 GRU 元素计数。

作品还提供了一套 PYNQ 端的浏览器展示工具。页面上的波形来自实际被 FPGA 接收的 8 位输入特征，文字来自本次 DMA 写回的 logit 解码结果，参考文本默认隐藏。展示时默认使用 5MHz 时钟以便观看，也可切换到 10/ 50MHz。需要说明的是，当前展现的是测试集的句子解码过程与结果，不是实时从头部电极采集然后处理的全过程。

1.2 应用领域

应用场景为植入式神经活动的辅助沟通解码研究。公开数据来自手写意图实验，包含 192 通道、10ms 分箱的阈值越界计数。本系统回放已提取特征并计算文字输出，可用于验证便携式神经解码器的数据流、递归状态和数值规范。

需要明确的是，本仓库使用的数据是植入式神经活动特征，不是头皮脑电（EEG）原始信号；当前结果也不构成医疗诊断或临床结论。本作品也不涉及电极采集、模拟前端或无线发射。

除了脑机接口本身，作品中的几条工程路径也有复用价值：PS 与 PL 之间的 DMA 数据闭环、混合精度 GRU 的 FPGA 映射、以整数参考为基准的逐位验证流程，以及 PYNQ 环境下的部署与展示脚本，可以迁移到其他低延迟嵌入式神经网络推理任务，也可作为 PYNQ 软硬件协同教学和竞赛复现的参考。活动感知门精度可作为一个“按活动程度切换计算精度”的实验案例，但它没有明确证明整机功耗下降，需要进一步扩大数据集来研究，或者需要按 delta 网络 [2] 直接跳算的设置进一步强化活动感知的作用，才可能看到明显收益。




图 1 植入式手写脑机接口的实时解码流程。神经活动经 RNN（GRU）转换为字符概率，再经阈值或语言模型输出文本。本作品聚焦其中 RNN/GRU 解码环节的 FPGA 加速；语言模型和 Viterbi 搜索不在当前比特流范围内。图片来源：Willett et al., Nature, 2021, Fig. 2a[1]，仅作背景示意，非本作品成果。

1.3 主要技术特点

第一，完成了真实板级闭环，而不只是仿真。数据从 PS 内存出发，经 DMA 进入 PL 的 GRU 解码器，结果再经 DMA 写回 PS 内存，并在 PYNQ-Z2 上跑完了 228 句全量测试。




图 2 原论文[1]使用的两层 GRU 解码器结构（隐藏层 512 维，输入 192 维神经特征，20ms 时间 bin）。本作品以此结构为基线，将其压缩为 H144、W8A8/H16/ACC32、LUT512 的硬件实现。图片来源：Willett et al., Nature, 2021, Extended Data Fig. 1，仅作背景示意，非本作品成果。

第二，采用混合精度和压缩结构，换取资源和计算量的下降。GRU 隐藏层维度为 144，输入和权重使用 8 位整数，激活和中间结果使用 16 位整数，累加器使用 32 位整数。与 Dense 512-GRU 基线相比，参数量压缩了 10.95 倍，解析乘法累加运算量压缩了 10.02 倍。但 CER

从 6.83%增加到 9.57%，只增加 2.74%，WER 从 25.25%增加到 37.44%，增加 12.19 个百分点，即用少量精度换取计算量压缩。




图 3 混合精度相比固定位宽能在相同延迟下获得更高精度（背景示意，改绘自 Wang et al., HAQ, 2019, Fig. 1[6]）；本作品采用人工确定的静态 W8A8/H16/ACC32 配置，未使用强化学习搜索”。

第三，验证以整数参考为基准。原定点配置板端输出与整数 golden 的位级差异为 0；活动感知配置在 228 句上输出 3,457,568 个 INT16，对本策略整数 golden 的 mismatch 为 0，策略计数和错误标志也匹配。

第四，在静态混合精度之上增加活动感知门精度。它根据层输入最大变化和上一轮隐藏状态最大变化，决定当前步用低精度门值还是 16 位门值；低活动时 Reset 门用 UQ0.8、Update 门用 UQ0.12、Candidate 仍为 Q1.15，舍入后扩回原总线。三种配置在核心 XSim 中一共比较 1,248 个 logit，全部一致。不同于活动跳算，这里所有 GRU 矩阵和状态更新都执行；也不能算权重压缩，因没有减少 DSP 或矩阵存储。活动感知的实测收益有限：仅 5.53%元素采用低精度，WER 没有改善，门寄存器位翻转只减少 0.99%。它的工程价值在于验证了“按活动程度切换精度”在真实板级上的可行性，一定程度上表明“动态不一定优于静态”，为后续逐门消融和 QAT 提供基线。




Figure 3: Skipping neuron updates save multiplications between input vectors and columns that correspond to zero $\Delta x(t)$ (also the behavior of Matrix-Vector Multiplication Channel discussed in Section 3.2.2)

图 4　Delta 网络利用Δx 稀疏性跳过零元素对应整列权重乘加（背景示意，改绘自 Neil et al., Delta Networks, 2017, Fig. 3 [2]）。本作品活动感知门精度不跳过任何矩阵计算或状态更新，仅切换门值位宽，二者是不同优化路径。

1.4 主要性能指标

指标	结果
开发板/主芯片	PYNQ-Z2 / XC7Z020-CLG400-1
测试集	HeldOutBlocks，228 句，7 个 session
原定点版板测	3,457,568 个 INT16，mismatch = 0①； CER/WER　9.57%/37.44%
活动感知版板测	228 句事务②，3,457,568 个 INT16，mismatch = 0； CER/WER　9.70%/37.63%
静态门精度软件对照	CER/WER　9.55%/37.12%， 低精度元素比例 100%
活动感知低精度比例③	5.53%
三感式 XSim④	64 帧，1,248 个 logit 全部一致
原定点版资源/时序	24,346 LUT，24,698 FF，77 BRAM tile，12 DSP； 50 MHz，WNS +1.379ns，WHS +0.021ns
活动感知版资源/时序	24,765 LUT，24,907 FF，77 BRAM tile，12 DSP； 50 MHz，WNS +1.059ns，WHS +0.046ns
活动感知版事务/单帧	总事务 831.574 s； 最坏单帧 125,462 周期，2.50924 ms

功耗	原定点 1.492 W，活动感知 1.501 W， 均为 Vivado vectorless 估计，非板级实测
Dense 512-GRU 本地复现基线	6.83% / 25.25%
参数量压缩 / 解析计算量压缩	10.95 倍 / 10.02 倍

注：① mismatch=0 指板端输出与本配置整数 golden 逐位比对不一致个数为 0。

②事务指一次完整的句子处理流程；

③低精度比例指全部 GRU 门元素中实际采用低精度门值的比例；

④三模式 XSim 指在 Vivado 仿真中让三种配置各跑 64 帧测试序列，比较 1,248 个 logit 并核对计数；

*活动策略 WER 差值的句子配对 bootstrap 区间包含 0，不能真正证明整机功耗下降。

1.5 主要创新点

（1）在 PYNQ-Z2 上打通“PS 内存—DMA—PL GRU—DMA—PS 内存”的真实板级闭环，并完成 228 句全量逐位验证。

（2）用 H144、8 位权重/激活、16 位中间结果、32 位累加的混合精度 GRU 结构，实现参数量 10.95 倍、解析计算量 10.02 倍的压缩，代价是 CER 增加 2.74%，WER 增加 12.19% 。

（3）以整数参考结果为基准做逐位比对，原定点版板端差异为 0；活动感知版对本策略 golden 零位差。

（4）与 Delta 网络[2]和 DeltaRNN[3]利用Δx/Δh 稀疏性跳过整列乘加和权重读取不同，本作品实现并板级验证活动感知门精度选择：只在输入变化和隐藏状态变化都较小时，把重置门和更新门用较低位宽计算，候选状态和隐藏状态仍保持 16 位。

（5）用可复现实验说明“动态不一定优于静态”：活动感知仅 5.53%元素低精度，WER 未明显改善，或者反过来讲，没有达到“用精度换计算量、功耗或速度”的目的，但这为后续 QAT 和逐门消融提供了板级基线。

1.6 设计流程




图 5 简易流程图

整体流程分为七步：1）导出数据和权重，确定 8 位整数输入、16 位整数输出的数据契约；2）用定点 golden 模型生成参考结果；3）编写 RTL 实现，并与实验性 HLS 参考实现对照；4）用 XSim 跑算术、查找表、GRU 单元、乘法累加和整解码器回归；5）用 Vivado 2025.2 构建 Overlay，生成 50MHz 逻辑时钟和 AXI DMA 通路；6）部署到 PYNQ 板端，先跑单句 smoke 测试，再跑 228 句全量测试；7）运行 live demo 并整理报告。冻结的 .bit 和 .hwh 文件可以直接复现板测，不需要重新跑 EDA。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由 PC 上位机、Zynq 处理器系统 PS 和可编程逻辑 PL 组成。PC 读取公开数据并提供交互界面；PS 分配连续内存、管理 DMA 及处理返回结果；PL 执行量化神经网络。数据采集、电极模拟前端和无线发射不属于本作品已实现范围。




图 6 系统工作总流程图




图 7 系统数据流与软硬件职责分工

2.2 硬件系统介绍

2.2.1 硬件整体介绍

开发平台为 PYNQ-Z2，器件 XC7Z020-CLG400-1。ARM 运行 PYNQ Linux；PL 在 50MHz 时钟下共享 8 路 INT8 权重 MAC 阵列。权重、scale、偏置和 LUT 由离线导出器生成 MEM 文件，综合时初始化 ROM。运行中不从网络获取权重。

2.2.2 结构与连接

使用商业开发板、Micro SD 启动卡、Micro USB 数据/供电连接和以太网接口。当前没有自研外壳、机械机构或采集 PCB；实物连接照片见第三部分。

2.2.3 电路模块与接口

h144_axi_dma_wrapper 接收 AXI4-Lite 控制信息和 AXI4-Stream 数据，负责句子开始、输入帧计数、尾部 flush 及 TLAST。h144_decoder_core 执行会话校准、13 点时间滤波、点投影和两层 GRU；h144_dense_mac8 完成分块矩阵乘加；h144_gru_element 完成门函数、逐元素乘法与 H16 状态更新。输入为每帧 192 个 INT8，输出为每 100ms 一组 32 个 INT16 logits。13 点滤波含 6 帧前视，须额外计入 120ms 算法延迟。

当前比特流固定运行活动感知模式，0x40 为只读模式标志，返回 2；0x44 与 0x48 返回低精度和全部 GRU 元素计数，设计版本号为 0x00020001。原精度、静态和动态三种配置在软件及核心 XSim 层对照，不是三个可写切换的板端模式。低精度门值按 round-to-nearest ties-to-even 舍入并饱和，再对齐到原 Q16 总线。

每层保存前一输入和上一更新的最大隐藏状态差；首步强制高精度。当当前输入最大差

≤0.25 且上一隐藏差≤0.125 时，整层该步使用低精度门值。阈值冻结后才执行本轮 228 句测试；不使用真实字符边界或测试标签决定精度。

活动监测复用既有输入装载与隐藏状态写回周期，不额外跳过矩阵运算。新增比较器、历史缓存及计数器会消耗资源；若硬件仍保留高精度路径，不能预设 DSP 或 BRAM 会减少。




图 8 活动感知门精度选择与 H16 递归保护

2.3 软件系统介绍

2.3.1 软件整体介绍

离线训练/QAT 位于 PC 或 GPU 工作站，模型权重冻结后导出整数参数；目前只做冻结权重下的精度策略评估。PYNQ 端使用 Overlay、allocate 和 MMIO 管理硬件，接收 DMA 返回结果后执行起始阈值判决，并通过浏览器 UI 显示输入轨迹与增量文字。网络传输用于控制与展示，不把 PC 推理结果冒充 PL 输出。

2.3.2 软件模块与函数

Golden.forward(input, session_id, mode)以冻结 NPZ 权重计算纯整数参考结果，显式执行移位、舍入、饱和、LUT 与递归。run_precision_eval.py 固定阈值 0.3、延迟 15 个 20ms 步，保存逐句预测、字符/词编辑数和策略计数。mode0 先与原 228 句 golden 逐元素核对，确保新参考实现没有改动原数值定义。

板端 run_once 先启动 S2MM 接收，再启动 MM2S 发送，等待 DMA 与加速器完成；随后核对输出、计数器、错误标志、设计版本及哈希。board_precision_suite.py 逐句独立复位，保证状态不跨句泄漏。

活动感知 QAT 接口也补充到附件模型的独立子类，forward 保持严格 H16 反馈。网络恢复后，在 A800 上核对 4 句高精度分支与原模型输出，最大差异为 0，而这验证接口旁路一致性，不等同于完成 QAT 训练。

第三部分　完成情况及性能参数

3.1 整体介绍

系统已经实现公开神经数据回放、PS—PL 数据往返和浏览器文本显示。以下实物与 UI 照片取自团队此前完成的板级演示，用于说明连接与产品界面；新增策略的结果由后面的日志和计数表证明。

3.2 工程成果

3.2.1 结构与电路成果

采用现成 PYNQ-Z2 搭建，无独立机械机构或自研 PCB。完成模型参数 ROM、共享 MAC、GRU 控制、AXI DMA 和 PS 软件的协同。原定点比特流与新增精度策略比特流分别保存，可回退比较。




图 9 既有 PYNQ-Z2 与 PC 上位机联调实物（2026 年 10 月演示）

3.2.2 软件成果

上位机界面提供记录选择、运行控制、神经活动波形和解码文字显示。参考文字默认不参与展示与在线判决。真实输入为公开植入式特征回放，并非新的受试者采集实验。



图 10 既有实时回放解码界面（文字由 PL 返回 logits 生成）

3.3 特性与性能成果

先复核官方 228 句板端测试的其中一条，18,336 个输出零位差，证明当前板卡与原部署可用。目前三模式 XSim 共比较 1,248 个 logit 并校验模式计数，全部通过。

配置	CER	WER	低精度元素比例
原定点门 16/16/16	9.57%	37.44%	0.00%
静态门 8/12/16	9.55%	37.12%	100.00%
活动感知 8/12/16 或 16/16/16	9.70%	37.63%	5.53%




图 11 相同 228 句及固定解码规则下的精度对照

静态门精度相对原定点版 WER 降低 0.32 个百分点，活动感知则增加 0.18 个百分点。以句子为配对单位做 5,000 次 bootstrap，差值的 95%区间分别为[-0.75, 0.05]和[-0.14, 0.52]个百分点，均包含 0；不构成稳定精度提升证据，区间也不代表跨受试者推广能力。参数量、权重存储和矩阵 MAC 均不变。活动感知低精度比例为 5.53%，说明该保守阈值适用范围较窄。

软件累计 R/Z/N 输出寄存器逐元素位翻转，静态策略减少 30.16%，活动感知减少 0.99%。这不含 MAC、ROM、时钟树和新增监测逻辑，是局部切换活动代理，也不能表述为整机功耗下降同等比例。

关于开发集检查使用 A800 第二张 GPU，主要保持 403 拟合/99 开发的既有划分，仅做冻结权重评估，不重新训练或改变已冻结阈值。下表是 PyTorch 严格递归 fake-quant 图，不是纯整数 golden 或板端准确率。

A800 量化图配置	开发句数	CER	WER
门 16/16/16	99	5.49%	24.16%
静态门 8/12/16	99	5.55%	24.36%
活动感知	99	5.55%	24.36%
当前板端项目		结果	
验证模式		新比特流固定活动感知 228 句；原版另做 1 句复核	
活动感知输出对拍		3,457,568 个 INT16；0 差异	
策略计数与错误标志		低精度/总元素与软件一致；error_flags=0	
时钟		50.0 MHz	
活动感知事务总耗时		831.574 s	
最坏单帧核周期/时延		125,462 / 2.50924 ms	
整体是否通过		True	

板端测试输入与输出均经过真实 DMA/PL 通路。这里的零位差是相对“新策略自己的整数 golden”，不表示它与原 16 位模型输出相同。

资源/时序	原 Overlay 历史值	当前活动感知 Overlay
LUT	24,346	24765
FF	24,698	24907
BRAM tile	77	77
DSP	12	12
Setup WNS	+1.379 ns	1.059 ns
Hold WHS	+0.021 ns	0.046 ns

资源/时序	原 Overlay 历史值	当前活动感知 Overlay
工具功耗估计 非实测	1.492 W	1.501 W

原 Overlay 的 1.492W 为 Vivado 路由后 vectorless 估计，非板级功率实测。由于没有电流/功率测量，不能给出能效提升倍数。比较资源时，当前版本包含精度选择、监测与计数逻辑，不应将其成本只归因于门值位宽。

第四部分 总结

4.1 可扩展之处

后续优先将低精度算术、存储打包与硬件数据流协同设计，而非只在宽总线上置零。先在 403/99 训练开发划分中逐门消融与 QAT，再冻结策略；必要时研究分块增量计算，但须分别验证精度、访存、周期和实际功耗。此次活动感知收益有限，需要进一步在算法层面更新模型，以达到真正用进脑机接口设备的目的。

4.2 心得体会

这是一个相当创新且具有实际意义的选题，项目的研发过程中，我们团队查阅了多种关于硬件设计的资料，掌握了 PYNQ-Z2 开发板与 Vivado 等关键软件使用的方法，学会发挥系统性思维对算法与架构进行优化，最终制作出该项可交付的作品，具体信息已在此前部分充分展示。以下是我们团队在实验过程中的经验总结：

最新一轮工程中最重要的经验是先建立可复算的数值约定，再讨论优化收益。直接将门精度补丁用于硬件是不充分的：软件支持位宽配置，并不自动改变 ROM 打包、乘法器或递归数据通路。因此我们保留 W8 和 H16 格式，用独立整数实现、完整网络仿真及模式计数检查精度切换，再通过真实 DMA 闭环验证。

另一个经验是需要同时报告收益与成本。目前静态门精度的局部切换代理优于活动感知策略，而活动监测还要付出比较、历史状态和控制成本。实验说明“动态”不必然优于“静态”，也说明不能用局部门值的位翻转减少代替功耗结论。后续将以训练开发集的独立消融、同条件综合与可重复功率测量为依据选择是否保留该模块。

脑机接口技术的优化道阻且长，FPGA 优良的数据处理特性仍值得深入发掘。将来在条件允许的情况下，该模型会紧密联系真实人脑电波，继续在准确性、性能及功耗层面发展迭代。

第五部分 参考文献

[1] Willett F R, Avansino D T, Hochberg L R, et al. High-performance brain-to-text

communication via handwriting[J]. Nature, 2021, 593: 249–254. DOI: 10.1038/s41586-021-03506-2.

[2] Neil D, Lee J H, Delbruck T, et al. Delta networks for optimized recurrent network computation[C]//Proceedings of the 34th International Conference on Machine Learning. Sydney: PMLR, 2017, 70: 2584-2593.

[3] Gao C, Neil D, Ceolini E, et al. DeltaRNN: A power-efficient recurrent neural network accelerator[C]//Proceedings of the 2018 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays. New York: ACM, 2018: 21-30. DOI: 10.1145/3174243.3174261.

[4] Shaeri M A, Shin U, Yadav A, et al. A 2.46-mm² Miniaturized Brain-Machine Interface (MiBMI) Enabling 31-Class Brain-to-Text Decoding[J]. IEEE Journal of Solid-State Circuits, 2024, 59(11): 3566–3579. DOI: 10.1109/JSSC.2024.3443254.

[5] Shaeri M A, Shin U, Yadav A, et al. MiBMI: A 192/512-Channel 2.46mm² Miniaturized Brain-Machine Interface Chipset Enabling 31-Class Brain-to-Text Conversion Through Distinctive Neural Codes[C]. ISSCC, 2024. DOI: 10.1109/ISSCC49657.2024.10454533.

[6] Wang K, Liu Z, Lin Y, et al. HAQ: Hardware-Aware Automated Quantization with Mixed Precision[C]. CVPR, 2019: 8612–8620.

[7] AMD. PYNQ v3.0 Documentation: DMA[EB/OL]. https://pynq.readthedocs.io/en/v3.0.0/pynq_libraries/dma.html, accessed 2026-11-02.

[8] Willett F R, et al. Data: High-performance brain-to-text communication via handwriting[DS]. Dryad, 2021. DOI: 10.5061/dryad.wh70rxwmv.