

流密码算法的硬件实现

密码工程 2023 年 11 月 29 日

李 昕 202100460065 21 级密码 2 班

摘要

A5/1 是用于在 GSM 蜂窝电话标准中提供无线通信隐私的流密码。它是为 GSM 使用指定的七种算法之一。A5/1 算法基于线性反馈移位寄存器 (LFSR)和非线性布尔函数。它使用一个64位的密钥,以及三个不同的 LFSR 序列来生成密钥流。这个密钥流与要传输的数据进行异或运算,从而实现加密和解密。密钥流在通信的每个时间片中都会变化,以增强安全性。

Grain 算法也是面向硬件实现的算法之一,它包括一个 128 比特的 LFSR、一个 128 比特的 NFSR 和一个过滤函数 h,该 LFSR 周期达到最大,即 $2^{128}-1$,而这种 LFSR 到 NFSR 的串联结构保证了输出序列的周期至少是 $2^{128}-1$ 。同时,NFSR 和非线性过滤函数 h 也增加了密码强度。

在本次实验中,利用 Verilog 语言实现 A5/1 流密码算法和 Grain-128 算法的硬件实现。

关键词: Grain-128 算法 A5/1 Verilog

目录

| 1 | 实验 | 2要求 | 1 |
|---|-----|---------------------------------|----|
| 2 | 符号 | 标记说明 | 1 |
| 3 | 实验 | 准备 | 1 |
| | 3.1 | A5/1 算法的数学原理 [1] | 1 |
| | 3.2 | Grain128 算法的数学原理 ^[2] | 3 |
| 4 | 实验 | 过程 | 4 |
| | 4.1 | 编写 A5/1 Verilog 代码 | 4 |
| | | 4.1.1 编写 LFSR 模块的 Verilog 代码 | 4 |
| | | 4.1.2 编写 A5/1 主体模块的 Verilog 代码 | 7 |
| | 4.2 | 编写 A5/1 仿真测试代码 | 8 |
| | 4.3 | 编写 Grain-128 硬件代码 | 9 |
| | | 4.3.1 LFSR 和 NLFSR 的编写 | 9 |
| | | 4.3.2 Grain-128 主体的编写 | 11 |
| | 4.4 | 编写 Grain-128 仿真测试代码 | 14 |
| 5 | 结果 | 分析 | 16 |
| | 5.1 | A5/1 仿真结果 | 16 |
| | 5.2 | Grain-128 仿真结果 | 17 |

1 实验要求

问题一 分析 A5/1 的结构和实现细节,利用 Verilog 语言实现 A5/1 流密码算法的硬件实现,并利用软件工具进行仿真测试。

问题二 分析 Grain-128 的结构和实现细节,利用 Verilog 语言实现其硬件实现,并利用软件工具进行仿真测试。

2 符号标记说明

| 符号 | 解释 |
|--------------|--------|
| \oplus | 异或 |
| maj(x, y, z) | 多数投票函数 |

3 实验准备

3.1 A5/1 **算法的数学原理** ^[1]

A5/1 算法的数学原理主要涉及线性反馈移位寄存器(LFSR)和非线性布尔函数的使用。A5/1 算法使用 3 个 LFSR,共计 64 位的密钥作为输入。设定三个寄存器,分别为 X、Y 和 Z。寄存器 X 有 19 位,可以表示为 (x0, x1, ..., x19); 寄存器 Y 有 22 位,可以表示为 (y0, y -1, ..., y22); 而寄存器 Z 有 23 位,可以表示为 (z0, z1, ..., Z22),初始密钥流作为 X,Y,Z 寄存器的初始值。



$$Z = \begin{bmatrix} z_0 & z_1 & z_2 & z_3 & z_4 & z_5 & z_6 & z_7 & z_8 & z_9 & z_{10} & z_{11} & z_{12} & z_{13} & z_{14} & z_{15} & z_{16} & z_{17} & z_{18} & z_{19} & z_{20} & z_{21} & z_{22} \end{bmatrix}$$

Figure 1: X,Y,Z 寄存器

寄存器 X,Y,Z 分别的操作为:

$$\begin{cases} t = x_{13} \oplus x_{16} \oplus x_{17} \oplus x_{18} \\ x_i = x_{i-1} for i = 18, 17, ..., 1 \\ x_0 = t \end{cases}$$
 (1)

$$\begin{cases}
t = x_{13} \oplus x_{16} \oplus x_{17} \oplus x_{18} \\
x_i = x_{i-1} for i = 18, 17, ..., 1 \\
x_0 = t
\end{cases}$$

$$\begin{cases}
t = y_{20} \oplus y_{21} \\
y_i = y_{i-1} for i = 21, 20, ..., 1 \\
y_0 = t
\end{cases}$$

$$\begin{cases}
t = z_7 \oplus z_{21} \oplus z_{22} \\
z_i = z_{i-1} for i = 22, 21, ..., 1 \\
z_0 = t
\end{cases}$$
(2)

$$\begin{cases} t = z_7 \oplus z_{21} \oplus z_{22} \\ z_i = z_{i-1} for i = 22, 21, ..., 1 \\ z_0 = t \end{cases}$$
 (3)

定义 maj 为多数投票函数 (Majority Function), 定义 maj(x,y,z) 的输出为输入值中 最多的值,则在 A5/1 中,对于生成的每一个密钥流的位,都将执行如下操作:

算法1生成该位值将与明文进行异或运算(在加密的情况下),或者与密文进行异或 运算(在解密的情况下)。重复这一算法,可以生成所需数量的密钥流位数。

Algorithm 1 Algorithm for Generating the bits of each key stream

Input: x_8, y_{10}, z_{10}

Output: s

- 1: $m = maj(x_8, y_{10}, z_{10})$
- 2: if $x_8 = m$ then
- 3: RUN formula(1)
- 4: end if
- 5: if $y_{10} = m$ then
- 6: RUN formula(2)
- 7: end if
- 8: if $z_{10} = m$ then
- 9: RUN formula(3)
- 10: end if
- 11: $s = x_{18} \oplus y_{21} \oplus z_{22}$
- 12: return s

3.2 Grain128 **算法的数学原理** ^[2]

和 A5/1 算法相似的是, Grain128 也利用了线性反馈移位寄存器 (LFSR), 但不同之处在于 Grain128 还是用了非线性滤波器来生成密钥流, 而生成的密钥流可以用作对称加密算法中的密钥。

与 A5/1 算法相比, Grain128 的过程更加复杂, 下面是其循环流程:

- 1. 设置密钥和初始化变量: 定义密钥: $K = K_0K_1...K_{127}$, 其中 K_i 为第 i 位密钥比特。初始化向量: $IV = IV_0IV_1...IV_{95}$, 其中 IVi 为第 i 位初始化向量比特。初始内部状态(seed)Seed = K||IV,即将密钥和初始化向量进行拼接,得到一个 256 位的 seed。
- 2. 三个线性反馈移位寄存器的操作: $LFSR_A$ 反馈多项式为 $a(x) = x^{128} + x^{86} + x^{67} + x^5 + 1$, 输出为 $LFSR_{A0}LFSR_{A1}...LFSR_{A127}$ 。 $LFSR_B$ 反馈多项式为 $b(x) = x^{128} + x^{110} + x^{69} + x^{24} + 1$,输出为 $LFSR_{B0L}FSR_{B1}...LFSR_{B127}$ 。 $LFSR_C$ 反馈多项式为 $c(x) = x^{128} + x^{109} + x^{87} + x^{64}$,输出为 $LFSR_{C0}LFSR_{C1}...LFSR_{C127}$ 。

每个时钟周期内,对于 LFSR A 和 B,计算反馈值,以 A 为例,其计算式为: $F_A = (LFSR_{A63} + LFSR_{A60} + LFSR_{A52} + LFSR_{A45} + LFSR_{A37} + LFSR_{A33} + LFSR_{A28} + LFSR_{A21} + LFSR_{A15} + LFSR_{A9} + LFSR_{A7} + LFSR_{A0} + LFSR_{A63} * LFSR_{A60} + LFSR_{A37} * LFSR_{A33} + LFSR_{A15} * LFSR_{A9} + LFSR_{A63} * LFSR_{A37} * LFSR_{A15} + LFSR_{A60} * LFSR_{A33} * LFSR_{A33} * LFSR_{A34} * LFSR_{A45} + LFSR_{A45} * LFSR_{A45$

 $LFSR_{A9} + LFSR_{A63} * LFSR_{A33} * LFSR_{A9} + LFSR_{A63} * LFSR_{A60} * LFSR_{A9} + LFSR_{A63} *$ $LFSR_{A60} * LFSR_{A33} + LFSR_{A33} * LFSR_{A33} * LFSR_{A15} + LFSR_{A63} * LFSR_{A37} * LFSR_{A33} *$ $LFSR_{A15}) mod 2$ 。之后,更新 LFSR A 和 B 的状态,以 A 为例, $LFSR_{A} = F_{A} || LFSR_{A127} ... LFSR_{A1}$ 。

设 $LFSR_C$ 的初始状态为 $LFSR_C = LFSR_{A127}...LFSR_{A120}||LFSR_{B127}...LFSR_{B120}$, 辅助时钟周期内,对于 $LFSR_C$,计算反馈值 $F_C = (LFSR_{C66} + LFSR_{C65} + LFSR_{C61} + LFSR_{C60})mod2$,并更新 $LFSR_C$ 的状态 $LFSR_C = F_C||LFSR_{C127}...LFSR_{C1}$ 。

对于非线性滤波器(NLFSR),设其输入为 $LFSR_{A95}...LFSR_{A66}||LFSR_{B95}...LFSR_{B66},$ 其功能和 LFSR 类似,不过 NFSR 的反馈函数使用非线性函数 h。

Grain128 算法通过下图流程完成上述各步:




Figure 2: Grain 流程图

4 实验过程

4.1 **编写** A5/1 Verilog **代码**

4.1.1 编写 LFSR 模块的 Verilog 代码

首先定义输入输出,定义输入 key 为 64 位的向量,表示初始密钥。

定义输出 key_next 为 64 位的向量,表示下一个时钟周期的密钥。定义 x 表示 LFSR1 的状态, y 表示 LFSR2 的状态, z 表示 LFSR3 的状态。定义 x_next , y_next , z_next

对应 LFSR 的下一个状态。

对寄存器内容进行划分: x 的 19 位来自 key 的低位。y 的 22 位来自 key 的中间部分。z 的 23 位来自 key 的高位。

最后, 定义 maj 函数用来计算三个 LFSR 输出的多数位。

以上代码实现如下:

```
input [63:0] key;
                     // 输入原始密钥
   output [63:0] key_next; // 输出下一个密钥
    wire [18:0]x;
                        // lfsr1
                        // lfsr2
    wire [21:0]y;
    wire [22:0]z;
                        // lfsr3
    wire [18:0]x_next;
    wire [21:0]y_next;
    wire [22:0]z_next;
    wire majority;
11
   assign x=\text{key}[18:0];
                         // 低位是 x
12
   assign y=\text{key}[40:19];
13
   assign z=key[63:41];
                           // 高位是 z
```

定义多数投票函数 maj: 如果 x, y, z 多数为 0, 那么函数返回 0, 否则返回 1。根据函数功能列出真值表如下:

| X | у | Z | f(x,y,z) |
|---|---|---|----------|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

由此得到其计算代码如下:

```
function [0:0] maj(input x,y,z);
maj = x&y | x&z | y&z; // 计算多数位
endfunction
```

之后, 实现算法 1 所述部分:

```
function [18:0] lfsr1(input [19:0]in);
   begin
     case(in[19])
      0:lfsr1={in[17:0], in[18]^in[17]^in[16]^in[13]}; // 如果最高位为0, 进行位运算
      1:lfsr1=in[18:0]; // 如果最高位为1, 保持不变
     endcase
   end
   endfunction
   function [21:0] lfsr2(input [22:0]in);
   begin
11
     case(in[22])
12
      0:lfsr2={in[20:0], in[21]^in[20]}; // 如果最高位为0, 进行位运算
13
      1:lfsr2=in[21:0]; // 如果最高位为1, 保持不变
     endcase
   end
   endfunction
17
18
   function [22:0] lfsr3(input [23:0]in);
   begin
20
     case(in[23])
21
      0:lfsr3={in[21:0], in[22]^in[21]^in[20]^in[7]}; // 如果最高位为0, 进行位运算
      1:lfsr3=in[22:0]; // 如果最高位为1, 保持不变
23
     endcase
24
    end
25
   endfunction
26
   assign majority = maj(x[8],y[10],z[10]); // 计算多数位
28
   assign x_next = lfsr1({majority^x[8], x[18:0]}); // 计算下一个 x
29
   assign y_next = lfsr2({majority^y[10], y[21:0]}); // 计算下一个 y
30
   assign z_next = lfsr3({majority^z[10], z[22:0]}); // 计算下一个 z
31
```

```
assign key_next = {z_next,y_next,x_next}; // 组合下一个密钥,低位是 x, 高位是 z
```

4.1.2 编写 A5/1 主体模块的 Verilog 代码

定义 A51 模块,输入包括原始密钥 key、明文 plain、时钟信号 clk 和密钥准备信号 krdy,输出为密文 cipher。

定义三个寄存器类型的变量: kpre、knext 和 k, 分别用于存储上一个时钟周期的 key、下一个时钟周期的 key 和最后生成的流密码。然后实例化 LFSR 模块, 并将 kpre 和 knext 与对应的信号连接起来。使用 assign 语句将密文 cipher 赋值为 k 与明文 plain 的异或结果。

最后,在 always 块中,根据 krdy 信号的状态,判断密钥是否就绪。如果就绪,则将输入的 key 赋值给 kpre;否则,将 knext 的第 18、40 和 63 位进行异或运算,结果赋值给 k,并将 knext 赋值给 kpre。

代码实现如下图所示:

```
module A51(key,plain,cipher,clk,krdy);
                    // 原始密钥
2 input [63:0]key;
3 input plain;
                    // 明文流
4 output cipher;
                    // 密文流
                    // 系统时钟
5 input clk;
6 input krdy;
                    // 原始密钥是否就绪
8 reg [63:0] kpre;
                   // 密钥寄存器
                    // 下一个密钥
9 wire [63:0] knext;
                   // 密文流的密钥
10 reg k;
LFSR lfsr(kpre,knext);
                      // 调用 LFSR 模块
 assign cipher=k^plain;
                       // 计算密文流的密钥
14
 always @(posedge clk) begin
   if(krdy==1) begin
                      // 如果原始密钥已经就绪,则刷新密钥寄存器
17
    kpre \le key;
18
   end
19
   else begin
                     // 如果原始密钥未就绪,则使用下一个密钥
20
    k = knext[18]^knext[40]^knext[63]; // 计算下一个密文流的密钥
```

```
22 kpre <= knext;
23 end
24 end
25 endmodule
```

4.2 编写 A5/1 仿真测试代码

接下来,编写对应的仿真测试代码:

```
module A51_tb;
     reg Plain;
    reg [63:0] Key;
     wire Cipher;
    reg Krdy;
    reg clk;
    initial begin
      clk = 0;
      #10 clk = \simclk;
      #10 \text{ clk} = \text{~clk};
10
      ...//此处为压缩篇幅,省略部分时钟控制
11
      #10 \text{ clk} = \sim \text{clk};
12
      #10 \text{ clk} = \sim \text{clk};
13
      #10 \text{ clk} = \sim \text{clk};
     end
15
     A51 A51_in_tb(Key,Plain,Cipher,clk,Krdy);
     initial begin
      \text{Key} = \{32\text{'b}00001111000101010111000111001001,}
18
            32'b1010111101111111110110011110011000};
19
      Krdy = 1;
20
      #20 \text{ Krdy} = 0;
21
     \quad \text{end} \quad
     initial begin
23
      Plain=1;
24
       #30 Plain=~Plain;
       #20 Plain=~Plain;
26
       #20 Plain=~Plain;
```

```
#20 Plain=~Plain;

#20 Plain=~Plain;

#20 Plain=~Plain;

end

initial begin

$dumpfile("test.vcd");

$dumpvars;

end

end

end

minutial begin
```

4.3 编写 Grain-128 硬件代码

4.3.1 LFSR 和 NLFSR 的编写

根据 3.2 节数学原理, 编写硬件代码实现 LFSR, NLFSR(包括 NFSR 和 h 函数) 代码, 在本部分中, 实现三个模块:

- 1. hx 模块: 算法的非线性反馈函数,该模块根据输入信号对一系列状态寄存器进行逻辑门操作,并返回 ho 作为 h 函数的函数值。
- 2. linear 模块实现了线性反馈函数。通过对输入信号进行异或操作,生成了 lfb 作为线性反馈的一部分。
- 3. nonlinear 模块实现非线性反馈函数。根据输入信号进行一系列异或和逻辑门操作,生成了 nfb 作为非线性反馈的一部分。

这三个模块组合在一起,构成了 Grain-128 算法中的反馈函数 (Feedback Function) 部分,用于生成密钥流。

```
module h_x

(
input s8,
input s13,
input s20,
input s42,
input s60,
input s79,
input s95,
input s95,
input b12,
input b95,
```

```
output ho
13);
14
15 // 通过一系列逻辑操作计算输出ho
assign ho = (b12 & s8) (s13 \& s20) (b95 \& s42) (s60 \& s79) (b12 \& s95 \& b95);
   endmodule
18
19
  module feedback_linear
   (
21
     input s0,
     input s7,
23
     input s38,
24
     input s70,
25
     input s81,
26
     input s96,
     output lfb
28
29);
30
   // 通过异或逻辑操作计算输出lfb
  assign lfb = s0 \hat{s}7 \hat{s}38 \hat{s}70 \hat{s}81 \hat{s}96;
33
  endmodule
34
  {f module} feedback_non_linear
   (
37
     input b0,
38
     input b26,
39
     input b56,
     input b91,
41
     input b96,
42
     input b3,
43
     input b67,
44
     input b11,
     input b13,
46
     input b17,
47
     input b18,
48
     input b27,
49
```

```
input b59,
                                               input b40,
51
                                               input b48,
 52
                                               input b61,
 53
                                               input b65,
 54
                                               input b68,
                                                 input b84,
                                               output nfb
 57
 58);
59
                         // 通过一系列异或和与逻辑操作计算输出nfb
                       \underline{assign} \ nfb = b0 \ \hat{\ } b26 \ \hat{\ } b56 \ \hat{\ } b91 \ \hat{\ } b96 \ \hat{\ } (b3 \ \& \ b67) \ \hat{\ } (b11 \ \& \ b13) \ \hat{\ } (b17 \ \& \ b18) \ \hat{\ } (b27 \ \& \ b59) \ \hat{\ } (b17 \ \& \ b18) \ \hat{\ } (b17 \ \& \ \ b18) \ \hat{\ } (b17 \ \& \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ \ ) \ \hat{\ } (b17 \ \& \ \ \ \ \ ) 
                                                            b40 & b48) ^ (b61 & b65) ^ (b68 & b84);
62
 63 endmodule
```

4.3.2 Grain-128 **主体的编写**

```
module grain128
  (
    input clk,
    input rst,
    input [127:0] key,
    input [95:0] iv,
    input gen,
    output reg rdy,
    output z,
    output [31:0] tag
11);
localparam RDY = 1;
16 reg [127:0] s;
                     //LFSR
reg [127:0] b;
                     //NFSR
reg curr_state = INIT;
reg next_state = INIT;
```

```
reg [7:0] cnt = 0;
                                                                                   //Counter
                                                    = 1;
        reg m
                                                                                   //Mode
21
22
        wire f,g,h;
23
        wire nfb, lfb;
                                                                                //MUX out
         wire mo;
                                                                             //y
         wire y;
26
         wire [127:0] key_in;
                                                                                       //Flipped key
                                                                                   //Flipped iv
         wire [95:0] iv_in;
29
        feedback_linear FB_L (s[0], s[7], s[38], s[70], s[81], s[96], f);
         feedback\_non\_linear\ FB\_N\ (b[0],\ b[26],\ b[56],\ b[91],\ b[96],\ b[3],\ b[67],\ b[11],\ b[13],\ b[17],\ b[18],\ b[27],\ b[18],\ b[27],\ b[18],\ b[28],\ b[
31
                       [59], b[40], b[48], b[61], b[65], b[68], b[84], g);
        h_x HX (s[8], s[13], s[20], s[42], s[60], s[79], s[95], b[12], b[95], h);
        assign mo = m \& y;
         35
        assign nfb = g \cap mo \cap s[0];
         assign y = h \hat{s}[93] \hat{b}[2] \hat{b}[15] \hat{b}[36] \hat{b}[45] \hat{b}[64] \hat{b}[73] \hat{b}[89];
        assign z = y;
38
         assign tag = 0;
40
41
         generate
42
                  genvar i;
43
                  for (i = 0; i < 96; i = i + 1) begin
44
                            assign iv_in[i] = iv[95-i];
45
                  end
46
         endgenerate
47
48
        generate
49
                  genvar j;
50
                  for(j = 0; j < 128; j = j + 1) begin
51
                            assign \text{key\_in}[j] = \text{key}[127\text{-}j];
                  end
53
        endgenerate
54
55
always @(posedge clk) begin
```

```
if (rst) begin
         curr_state <= INIT;
58
                  <= {{32{1'b1}}},iv_in};
59
         b

<= \text{key\_in};

60
                   <= 0;
         \operatorname{cnt}
61
      end
      else begin
63
         curr\_state <= next\_state;
64
      end
65
66
      case (curr_state)
67
         INIT : begin
68
            \mathbf{m}\ <=1;
69
            rdy \le 0;
70
            if (cnt == 255) begin
71
                next_state <= RDY;
             end
73
            else begin
                next_state <= INIT;
                cnt
                          <= cnt + 1;
76
            end
            s = \{lfb, s[127:1]\};
78
            b = \{nfb,\, b[127:1]\};
79
         end
         RDY: \mathbf{begin}
81
            rdy <= 1;
            m <= 0;
83
84
            if (gen && rdy) begin
                s = \{lfb, s[127:1]\};
86
                b = \{nfb,\, b[127:1]\};
88
            next_state \le RDY;
89
         end
      endcase
91
92 end
  endmodule
```

4.4 编写 Grain-128 仿真测试代码

```
'timescale 1ns / 1ps
  module tb_grain128;
  reg clk = 0;
  reg rst = 0;
  reg gen = 0;
• reg [95:0] iv = 96'h0123456789abcdef12345678;
11
| \text{reg} [127:0] \text{ keystream} = 0;
wire rdy,z;
  wire [31:0] tag;
16
  grain
128 DUT (
17
     .clk(clk),
18
     .rst(rst),
     .key(key),
20
     .iv(iv),
21
     .gen(gen),
     .rdy(rdy),
23
     .z(z),
     .tag(tag)
25
  );
26
27
  initial begin
28
     #10 \text{ rst} = 1;
29
     #10 \text{ rst} = 0;
30
   #10 \text{ rst} = 1;
     #10 \text{ rst} = 0;
32
   ...//此处为压缩篇幅,省略部分时钟控制
33
  #10 \text{ rst} = 1;
34
     #10 \text{ rst} = 0;
36
зт end
```

```
initial begin
39
       clk = 0;
40
       #10 \text{ clk} = \sim \text{clk};
41
       #10 \text{ clk} = \sim \text{clk};
42
       ...//此处为压缩篇幅,省略部分时钟控制
       #10 \text{ clk} = \text{~clk};
44
       #10 \text{ clk} = \sim \text{clk};
45
     \quad \text{end} \quad
46
47
   always @(posedge clk ) begin
       if (rdy == 1) begin
49
          if (len > 128) begin
50
              gen = 0;
51
          end
52
          else begin
              gen = 1;
54
              // keystream = {z,keystream[127:1]};
55
              keystream = \{keystream[126:0], z\};
              len = len + 1;
57
          end
58
       end
59
   \quad \text{end} \quad
60
61
    initial begin
62
       $dumpfile("test_tb.vcd");
63
       $dumpvars;
64
     end
65
67 endmodule
```

5 结果分析

5.1 A5/1 **仿真结果**




Figure 3: 仿真结果

分析波形图可以看到,当前选择时间点, $x=0,y=0,z=1,k=x\oplus y\oplus z=1$,当前明文 Plain 为 1,密文 Cipher = $Plain\oplus k=0$,验证正确。

5.2 Grain-128 **仿真结果**




Figure 4: 仿真结果

可以看到得到了流密码 Grain-128 的曲线。

参考文献

- [1] Biham E, Dunkelman O (2000) Cryptanalysis of the A5/1 GSM stream cipher. In: Indocrypt 2000. Lecture notes in computer science, vol 1977. Springer, Heidelberg, pp 43–51.
- [2] Martin Hell, Thomas Johansson, Alexander Maximov; Willi Meier. A Stream Cipher Proposal: Grain-128.