2026 年全国大学生嵌入式芯片与系统设计竞赛

FPGA 赛道 · 高云半导体

基于 Tang Primer 25K 的八复音四音色实时电子乐器引擎

—— 选题二：基于 FPGA 的实时多音色合成电子乐器引擎 ——

FPGA 平台	Sipeed Tang Primer 25K（GW5A-LV25MG121NC1/I0）
音频输出	PCM5102A • 标准 I2S • 16 bit / 48.828 kHz
人机交互	8 键 + EC11 编码器 + 2 功能键 + 11 LED
开发环境	Gowin EDA V1.9.12.03 • Verilog HDL
完成日期	2026 年 10 月 26 日

目录

摘　要 **3**

第一部分　作品概述 **4**

1.1　功能与特性 4

1.2　应用领域 5

1.3　主要技术特点 7

1.4　主要性能指标 7

1.5　主要创新点 8

1.6　设计流程 9

第二部分　系统组成及功能说明 **10**

2.1　整体介绍 10

2.2　硬件系统介绍 11

2.3　软件系统介绍 18

第三部分　完成情况及性能参数 **24**

3.1　整体介绍 24

3.2　工程成果 24

3.3　特性成果 28

3.4　竞赛要求完成情况 35

第四部分　总结 **37**

4.1　可扩展之处 37

4.2　心得体会 38

参考文献 **40**

摘　要

本文设计并实现了一套以高云 GW5A-25 FPGA 为核心、面向实时演奏的八复音多音色电子乐器引擎。系统运行在 Sipeed Tang Primer 25K 开发板上，外接 PCM5102A I2S 音频 DAC、八个琴键、EC11 旋转编码器、音色/效果按键及 LED 指示，全部音频功能由纯 RTL 完成，不依赖 CPU、软件播放器或预录素材等。

系统包含八个相互独立的发声通道。每个通道由 32 位相位累加器、1024×16 位正弦表、波形选择、ADSR 包络与 16×16 位乘法器构成；四种音色分别为正弦、锯齿、方波与 Karplus-Strong 拨弦。八路信号以 48.828 kHz 的采样率并行更新，经 20 位求和、右移与饱和后进入效果器组。效果器提供原声、Schroeder 混响、反馈延迟与调制合唱四种选择，三路湿效果持续运行，切换时尾音不丢失。

从技术层面，系统将 50 MHz 板载时钟经 PLL 倍频至 100 MHz，再通过整数分频产生 12.5 MHz SCK、3.125 MHz BCK 与 48.828 kHz LRCK，以标准 I2S 格式驱动 PCM5102A。按键采用 5 ms 消抖和自动极性识别；EC11 旋转编码器实现 ±12 半音实时移调；所有音符采用固定力度 512，ADSR 与拨弦音量关系保持一致；LED 以 1–4 次闪烁编码显示音色/效果，F2 复位灯在复位期间点亮。

仿真结果表明：八键同时按下时八路 voice_busy 全部置位；A4 正弦与拨弦的过零频率分别为 439.98 Hz 和 439.89 Hz；拨弦 RMS 在 0.614 s 内由 4361.9 平滑衰减至 573.3。Gowin 综合无警告、无黑盒：Logic 8,911/23,040（39%）、Register 3,655/23,280（16%）、BSRAM 54/56（97%）、DSP 8/28（29%）。经声卡回环实测，端到端延迟为 5.10 ms（约 249 个采样点，重复 10 次测试波动≤ 0.02 ms），满足不大于 10 ms 的基础指标；拓展要求的 5 ms 指标暂未达到，实测超出 0.1 ms。回声效果抽头 83.9 ms，二次回声 167.8 ms，回声时序工作正常。

对照选题二要求，基础要求 3 条均达到：多维交互提供 4 个独立可控维度，纯 RTL 逐样本合成，8 复音并支持实时移调、ADSR 与多声部混音。拓展要求中，4 种音色与混响/延迟/合唱已实现；32 复音、至少 3 维表情、高级可视化和脱机曲目指引尚已实现部分功能，逐项对照见 3.4 节。

关键词：FPGA；电子乐器；多音色合成；复音；Karplus-Strong；I2S；效果器

第一部分　作品概述

1.1　功能与特性

系统面向八键实时演奏，已完成的功能如下：

（1）八复音：8 个独立发声通道可同时发声。按键按下时分配空闲通道，松键后进入释放段并回收通道；八键全部按下时 voice_busy=FF，表示八路同时占用。

（2）四音色：正弦、锯齿、方波与 Karplus-Strong 拨弦，音色键循环切换。切换到拨弦音色时，对仍按住的音重新激励，避免出现“按着键却没有声音”。

（3）四效果：原声、混响、延迟、合唱，效果键循环切换。三路湿效果常开运行，切换时只改变输出选择，不截断效果器内部的尾音。

（4）八个白键与移调：C4、D4、E4、F4、G4、A4、B4、C5，对应 MIDI 60–72。EC11 旋转编码器每转过一个定位点产生一次步进，顺时针降、逆时针升，可在 ±12 半音范围内实时移调；按住琴键旋转时，正在发声的通道会立即重算音高，不需要重新按键。

（5）按键处理：5 ms 消抖、自动极性识别、20 ms 上电空闲校准，兼容“一端接引脚、一端接地”的低有效按键。

（6）视觉指示：8 个键灯实时显示按键状态；音色灯与效果灯以 1–4 次闪烁编码显示当前选择；F2 复位灯在复位期间点亮。

（7）固定力度：VEL_FIXED=512，所有音符以统一力度进入 ADSR 与拨弦通路；增益关系确定，便于八路混音与效果器电平控制。

（8）开机提示音：复位释放后输出 880 Hz、约 0.4 s 的提示音，可在不按键的情况下自检 I2S 与模拟通路。

上述八项功能在硬件上通过控制通路与音频通路两条独立链路协同实现，各模块之间以握手信号解耦，整体功能架构与信号流向如图 1-1 所示。




图 1-1　系统功能架构与信号流向图

系统所有功能模块均采用独立状态机设计，各模块之间通过握手信号完成数据交互，避免全局阻塞。按键、编码器、音频生成、效果处理、指示灯驱动相互解耦，某一路发声通道的状态变化不会干扰其他通道的时序稳定，同时也方便后续单独修改、替换任意模块，例如替换新的音色算法、新增效果类型，而不需要大规模重构顶层逻辑。

作品实物全景图如图 1-2 所示。




图 1-2　作品实物全景图

1.2　应用领域

（1）音乐教育与课堂演示。八键布局直观展示音高、包络、谐波与效果器的作用，适合作为 FPGA、嵌入式系统与数字信号处理课程的综合实验。

（2）FPGA 原型验证样机。纯 RTL 架构不依赖操作系统，启动快、时序稳定，可作为小型合成器、MIDI 音源或教学玩具的前期验证平台，完成硬件原型功能验证。

（3）音频算法验证。相位累加、波表、ADSR、Karplus-Strong、Schroeder 混响、延迟与合唱均以硬件流水线实现，便于比较算法复杂度、资源占用与音质。

（4）嵌入式系统教学。项目覆盖时钟域、PLL、按键消抖、跨模块握手、BSRAM 推断、I2S 时序、引脚约束与综合优化，是一个完整的数字系统案例。

（5）可扩展的桌面乐器。后续加入 MIDI 与外壳后，可发展为独立演奏设备或嵌入式音频产品的参考设计。

除此之外，该设计也适合作为国产高云 FPGA 芯片的应用示范案例，能够直观体现国产可编程逻辑器件在实时音频信号处理领域的可行性，为同类国产化音频硬件项目提供可复用的工程模板。

该引擎的应用方向可归纳为教学实验、音频算法验证、乐器原型开发三大类别，覆盖多类细分使用场景，如图 1-3 所示。



图 1-3　本 FPGA 电子乐器引擎的应用场景分类

1.3 主要技术特点

（1）全并行发声。8 个通道在同一 sample_en 下并行更新，不采用时分复用，音高与包络互不阻塞；吞吐量为 8×48.828 kHz=390,625 voice-samples/s。

（2）波表与物理建模共用一条通道。正弦、锯齿、方波由相位直接生成，拨弦使用 1024 点延迟线、两点平均低通、阻尼与 DC 阻断；四种音色共享包络与混音通路。

（3）效果器常开。混响、延迟、合唱连续以 48.828 kHz 运行，effect_sel 只选择输出，因此切换时听不到缓冲被清空或尾音被截断。

（4）确定性时延。从按键到 I2S 输出只经过消抖、固定流水线与音频帧同步，不经过 CPU 调度或 USB/MIDI 串行链路。

（5）资源边界清晰。在 GW5A-25 上 Logic 占用 39%、Register 16%、CLS 48%、I/O 34%、BSRAM 97%、DSP 29%；逻辑资源仍有余量，BSRAM 已接近上限，是后续扩展复音数或延迟线长度的主要约束。

为直观展示系统整体构成与硬件连接关系，以下给出作品顶层功能框图，如图 1-4 所示，后续章节将围绕该架构分模块展开说明。




图 1-4 系统顶层框图

1.4 主要性能指标

本系统的各项主要性能指标汇总如表 1-1 所示。表格内各项参数，分别通过 RTL 功能仿真验证、Gowin 工程综合资源报告读取以及音频链路时延理论计算得到；系统实际播放的板级试听效果、实物整体外观与功能演示，可参考配套的演示视频。

表 1-1 主要性能指标

项目	指标
复音数	8 路独立发声通道（仿真同时按下 8 键时 voice_busy=FF）
音色	4 种：正弦、锯齿、方波、Karplus-Strong 拨弦
效果	4 种：原声、混响、延迟、合唱
采样率/位宽	48.828125 kHz / 16 bit（内部混音 20 bit）
主时钟	100 MHz（50 MHz 输入，PLL 倍频）
输出接口	标准 I2S：SCK 12.5 MHz、BCK 3.125 MHz、LRCK 48.828 kHz
音域/移调	C4–C5 八个白键；EC11 编码器 ±12 半音实时移调
按键响应	5ms 消抖；声卡回环实测端到端延迟 5.10 ms；基础≤10ms 达标，拓展≤5ms 未达成；回声抽头 83.9ms，二次回声 167.8ms
吞吐量	390,625 voice-samples/s
资源占用	Logic 8,911/23,040（39%）、Register 3,655/23,280（16%）、BSRAM 54/56（97%）、DSP 8/28（29%）
指示	8 键灯 + 音色/效果灯（1–4 次闪烁）+ F2 复位灯

端到端时延指标包含按键消抖延时与音频流水线固定延迟，该时延低于人耳感知的卡顿阈值，满足实时演奏的交互要求；BSRAM 资源紧张主要来自拨弦算法的延迟线缓存，后续优化可以采用时分复用缓存或者外部 SDRAM 扩展存储。

1.5 主要创新点

（1）8 路全并行发声与 390,625 voice-samples/s 的吞吐量，在 GW5A-25 上以较小的 LUT 占用实现。

（2）在同一条发声链中融合波表合成与 Karplus-Strong 物理建模，四种音色可实时切换。

（3）三路湿效果常开、四选一输出，切换效果不丢尾音，避免“换效果时声音被切断”的常见问题。

（4）用 1–4 次闪烁编码复用单灯显示四种音色/效果，并以 F2 复位灯直观显示复位状态，降低指示成本。

创新点补充：编码器移调逻辑绑定每一路发声通道，而非全局统一预计算音高，实现按住按键实时变调，区别于很多同类合成器需要松键重触发的设计，提升演奏交互体验。

1.6 设计流程

设计按“需求与指标→架构/算法→RTL 编码→仿真验证→综合与约束→上板/演示”推进。先用脚本生成正弦表、拨弦环长表与激励步进表，再以 Verilog 实现发声、混音、效果与 I2S；用 Icarus Verilog 搭建顶层，检查复位灯、单音、八键和弦、移调、四种音色与四种效果；最后在 Gowin EDA 中完成综合、引脚约束与时序检查，并根据资源报告迭代。流程如图 1-5 所示。




图 1-5 设计流程

（从需求到上板演示的迭代过程）

在验证环节采用分层验证思路：先完成子模块单元仿真，验证相位生成、ADSR 包络、效果器等独立模块功能；再进行顶层联合仿真，模拟多按键同时触发、编码器快速旋转、音色效果频繁切换等极限工况，尽可能在上板前发现时序与逻辑漏洞，减少硬件调试时间。

第二部分　系统组成及功能说明

2.1　整体介绍

系统由控制通路与音频通路组成。控制通路包括时钟与复位、按键消抖、音色/效果选择、复音分配与 LED 驱动；音频通路包括 8 个发声通道、8 路混音、效果器组、开机提示音与 I2S 发送。系统总体框图如图 2-1 所示，橙色为输入与控制，蓝色为音频处理，绿色为输出与存储。




图 2-1　系统总体框图

（Tang Primer 25K (GW5A-25B)+PCM5102A | 8 复音 • 4 音色 • 4 效果 • ±12 移调）

两条通路严格采用同步时序设计，所有控制信号均同步锁存到 100 MHz 系统时钟域，避免跨时钟域带来的亚稳态问题。控制通路仅负责音符调度与参数配置，不参与音频数据运算，最大限度保障音频流水线不间断运行，保证实时演奏无卡顿。

所有时序逻辑运行在 100 MHz 系统时钟下。I2S 发送模块内的分频计数器每 2048 个时钟产生一个单周期 sample_en，因此音频采样率为 100 MHz/2048=48.828125 kHz。8 个发声通道、混音器、效果器与 I2S 发送均以 sample_en 为更新使能，保证各模块严格同步。

演奏时，琴键经消抖后产生按下/释放脉冲，复音分配器为每个按下的键分

配一条空闲通道，并把音符号、拨弦环长与激励步进写入对应通道。8 条通道的输出在混音器中相加、右移并饱和，随后并行送入混响、延迟、合唱三个效果器；effect_sel 选择其中一路（或原声直通）作为输出。开机提示音在效果器之后与音乐信号相加，最后经 I2S 发送至 PCM5102A，转换为模拟音频。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

核心板为 Sipeed Tang Primer 25K，搭载高云 GW5A-LV25MG121NC1/I0（GW5A-25，Device Version B）。该器件提供 23,040 个 LUT4、23,040 个寄存器、56 个 18 Kb BSRAM、28 个 27×18 DSP 与 6 个 PLL。开发板提供 50 MHz 板载时钟（E2）、复位键（D1）、USB-C 供电与下载接口，以及 3.3 V 电源引脚。

本项目全程采用国产高云 FPGA 器件完成开发，充分利用片内 BSRAM 实现 Karplus-Strong 拨弦延迟线，依靠内置 DSP 资源完成波形生成与音频求和运算，无需外挂存储芯片与运算芯片，硬件精简，充分验证了国产可编程逻辑器件在实时音频合成领域的工程实用性。

音频部分采用 PCM5102A 模块。该模块工作在从机模式，接收 SCK、BCK、LRCK 与 DIN 四根 I2S 信号；FMT 接地选择标准 I2S 格式，XSMT 接 3.3 V 解除静音，OUTL/OUTR 输出模拟音频至耳机或有源音箱。

人机交互部分由 8 个琴键、1 个 EC11 旋转编码器、音色键、效果键与 11 个 LED 组成：8 个键灯对应 C4–C5，音色灯与效果灯显示当前选择，F2 复位灯显示复位状态；编码器用于 ±12 半音移调。所有器件通过 830 孔面包板与杜邦线连接，IO 电平为 3.3 V LVCMOS33。主要物料见表 2-1。

表 2-1 主要物料清单

序号	器件 / 材料	规格	数量	用途
1	Tang Primer 25K	GW5A-LV25MG121NC1/I0	1	FPGA 核心板

序号	器件 / 材料	规格	数量	用途
2	PCM5102A 模块	I2S DAC，3.5 mm 模拟输出	1	音频输出
3	面包板	830 孔	1	搭建与固定
4	杜邦线	公对公 / 公对母	约 45 根	信号与电源连接
5	轻触按键	6×6 mm	10	8 琴键 + 音色 + 效果
6	旋转编码器	EC11，A/B/C 三相	1	±12 半音实时移调
7	发光二极管	3 mm / 5 mm	11	8 键灯 +2 状态灯 + 复位灯
8	限流电阻	330 Ω	11	LED 限流
9	USB-C 数据线	供电与下载	1	供电 / 烧录
10	耳机或有源音箱	3.5 mm 接口	1	监听

2.2.2 机械设计介绍

本作品当前阶段以电气验证与功能演示为主，暂未设计定制机械结构，采用 830 孔面包板作为装配基座。虽然杜邦线连接足以实现全部音频功能，但与实用化存在明显距离，特别是机械稳定性较差，现场演示容易出现接触不良等问题。为此，本节在说明现状的基础上，明确了后续从“加固”到“PCB 替代”再到“小钢琴外壳定型”的规划路径。

（1）当前原型状态

核心板与 PCM5102A 模块分列面包板两侧，8 个琴键按 C4-C5 的顺序排列，音色键与效果键置于键盘上方，EC11 编码器放在键盘下方、旋钮朝外，LED 靠近对应按键或指示位置，杜邦线沿面包板边缘走线，减少对按键操作的遮挡。当前阶段以电气验证与功能演示为主，不涉及 CAD 图纸、公差与结构强度设计。

（2）稳定性风险与加固规划

作品目前全部采用杜邦线连接，这种方案虽然足够实现功能，但端子与面包板插孔之间无锁紧结构，在搬运或现场演示中，按键受力、线缆拉扯都可能导致

信号瞬时断开。为此，后续至少应考虑以下加固措施：

（1）为 EC11 编码器与按键增加独立支架或面板固定孔，避免演奏时直接拉扯引脚；

（2）用扎带或线槽对杜邦线束进行分类捆扎，减少线间缠绕与意外拉扯；

（3）在面包板底部增加防滑垫或亚克力底板，降低整体移动带来的接触松动。

（3）PCB 替代规划

为从根本上解决杜邦线连接的稳定性问题，后续将设计专用 PCB 扩展板，把 Tang Primer 25K 核心板、PCM5102A 模块、按键、编码器、LED 及限流电阻集成到同一块板上。后续键盘模块 CAD 设想如图 2-2 所示。




图 2-2　后续 CAD 设计键盘构想（规划设计）

PCB 方案的优势在于：

（1）所有信号通过覆铜走线连接，彻底消除杜邦端子的接触电阻与松动风险；

（2）可统一电源与地平面，降低数字噪声对音频模拟输出的干扰；

（3）引脚分配与当前约束保持一致，无需修改 RTL 代码即可直接替换。

规划的双面板 PCB 布局如图 2-3 所示。I2S 四线走线包地处理，电源与去耦电容靠近 PCM5102A 引脚，琴键、LED 与编码器位置兼顾操作。注：当前为面包板原型，此图为后续制板规划，引脚约束一致。




图 2-3　PCB 布局与双面板走线图（规划）

（4）外观与外壳规划

在 PCB 定型后，将进一步设计“小钢琴”风格的外壳，使作品从实验原型转变为可实际演奏的桌面乐器。外壳规划要点包括：

（1）前面板采用 3D 打印或激光切割工艺，按 C4-C5 白键宽度排列 8 个琴键，并预留音色键、效果键与 EC11 编码器的安装孔；

（2）键灯、音色/效果指示灯与 F2 复位灯嵌入面板对应位置，保证视觉指示清晰且不刺眼；

（3）底部预留 PCM5102A 的 3.5mm 音频插座开孔，方便外接耳机或有源音箱；

（4）整体尺寸控制在手掌可搬运范围，兼顾便携性与演奏手感。

外壳整体概念效果如图 2-4 所示。



图 2-4 小钢琴风格外壳外观概念图（规划设计）

当前面包板原型存在线路松散、容易误触、线材互相干扰的问题，后续 PCB 设计将把所有输入器件、LED、DAC 模块统一布局在单块印制板上，缩短信号线长度，减少数字开关噪声对音频模拟信号的串扰，进一步提升输出音质。

通过上述“加固→PCB→外壳”的三步走规划，系统将从当前的面包板原型逐步演进为结构稳定、外观完整、适合现场演示与长期使用的实用电子乐器平台，为后续参加竞赛答辩或对外展示提供可靠的硬件基础。

2.2.3 电路各模块介绍

（1）供电与地

核心板的 3.3 V 引脚为 PCM5102A 模块供电，所有模块共用同一 GND。PCM5102A 的 XSMT 接 3.3 V（解除静音），FMT 接 GND（选择 I2S 格式）。上电前先断电检查 3.3 V 与 GND 是否短路，避免把 5 V 接入 3.3 V IO。

系统采用单点接地方案，数字地与模拟地在 FPGA 核心板处汇合，防止按键、LED 等数字电路产生的地电流耦合到音频 DAC 回路，降低底噪与电流噪声。

（2）琴键、功能键与编码器

key_n[7:0]、key_timbre_n 与 key_effect_n 均在约束中使能内部上拉（PULL_MODE=UP）。按键一端接 FPGA 引脚，另一端接 GND；未按下时为高电平，按下时为低电平。消抖模块会自动识别空闲电平，因此也兼容一端接 3.3 V 的高有效按键。EC11 的 A、B 两相分别接 A1、F1，C 端接 GND；A1/F1 同样使能内部上拉，无需外接电阻。解码器在 A 相下降沿读取 B 相电平：B 为高时判为加，为低时判为减。

（3）LED 指示

led_key[7:0]、led_timbre、led_effect 与 led_rst 均为 3.3 V 推挽输出。LED 阳极接 FPGA 引脚，阴极经 330 Ω 限流电阻接 GND；F2 复位灯在内部复位有效期间输出高电平。若使用共阳 LED 或不同颜色的 LED，应按实际正向压降调整限流电阻。

LED 采用独立限流电阻，杜绝多个 LED 并联共用电阻造成的亮度不均问题；同时所有 LED 驱动信号统一同步到系统时钟，消除电平抖动带来的频闪现

象。

（4）I2S 与 PCM5102A

I2S 使用四根信号线：SCK=L2、BCK=L1、LRCK=K1、DIN=K2。SCK 为 256fs=12.5 MHz，BCK 为 64fs=3.125 MHz，LRCK 为 48.828 kHz；每个声道 32 bit 槽、16 bit 有效数据、MSB 先出、相对 LRCK 边沿延迟 1 个 BCK。PCM5102A 的 OUTL/OUTR 可直接接耳机或有源音箱。

I2S 总线严格遵守时序规范，所有串行数据由寄存器同步送出，避免组合逻辑产生的毛刺，保证 DAC 稳定采样，不会出现随机爆音、杂音。

（5）时钟与复位

E2 输入 50 MHz 板载时钟，PLL 倍频至 100 MHz 并输出 lock。上电复位计数器 POR_MAX=1,050,000，在 50 MHz 下约 21 ms；只有 POR 完成、PLL lock 且 D1 复位键释放后，内部复位才释放。D1 为低有效复位键，F2 为复位指示灯。E2 是 CPU/SSPI 复用引脚，Gowin P&R 前必须在 Project→Configuration→Dual-Purpose Pin 中把 CPU 与 SSPI 都设为 regular IO，否则会报错。

为完整展示各模块电气连接，给出系统标准 SCH 原理图（图 2-5），包含 PCM5102A 的 I2S 与电源网络、按键低有效（内部上拉）、LED（330 Ω 限流）及 EC11 编码器，关键输入输出信号线已标注，与表 2-2 引脚一致。




图 2-5 系统 SCH 原理图

实物连接拓扑如图 2-6 所示。图中给出模块之间的连接关系，实际排线以

表 2-2 的引脚和表 2-3 琴键与键灯对应关系为准。




图 2-6 实物连接拓扑

（面包板搭建;图中为连接关系实际排线按表 2-2 的引脚逐一对齐）

表 2-2 系统主要引脚分配

信号	FPGA 引脚	方向	说明
clk_50m	E2	输入	50 MHz 板载时钟
rst_n	D1	输入	低有效复位键（可选）
key_n[7:0]	H2 / J7 / L8 / K10 / K9 / K8 / F6 / J10	输入	8 个琴键，内部上拉，按下接地
key_timbre_n	J2	输入	音色循环键
key_effect_n	H4	输入	效果循环键
rot_a / rot_b	A1 / F1	输入	EC11 编码器 A/B 相，内部上拉，C 端接 GND
i2s_sck	L2	输出	12.5 MHz 位时钟（256fs）
i2s_bck	L1	输出	3.125 MHz 位时钟（64fs）
i2s_lrck	K1	输出	48.828 kHz 帧时钟
i2s_sdata	K2	输出	I2S 串行数据
led_key[7:0]	H1 / K7 / L7 / L10 / L9 / J8 / F7 / J11	输出	8 个键灯
led_timbre	J1	输出	音色指示（1–4 次闪烁）

信号	FPGA 引脚	方向	说明
led_effect	G4	输出	效果指示（1–4 次闪烁）
led_rst	F2	输出	复位指示，复位期间高电平
3V3 / GND	电源引脚	电源	核心板 3.3 V 输出至 PCM5102A

表 2-3 八个琴键与键灯对应关系

键序号	key_n	led_key	音名	MIDI
0	H2	H1	C4	60
1	J7	K7	D4	62
2	L8	L7	E4	64
3	K10	L10	F4	65
4	K9	L9	G4	67
5	K8	J8	A4	69
6	F6	F7	B4	71
7	J10	J11	C5	72

2.3 软件系统介绍

2.3.1 软件整体介绍

本作品的“软件”指 FPGA 内的 RTL 与初始化表，不包含 CPU 程序、操作系统或上位机。顶层 top_instrument 例化 PLL、复位同步、10 路按键消抖、旋转编码器解码、复音分配、8 个发声通道、混音器、3 个效果器、I2S 发送、开机提示音与 LED 驱动，所有音频样本由 FPGA 在 48.824kHz 采样使能下逐样本计算，RTL 层次如图 2-7 所示。




图 2-7 RTL 模块层次

（顶层 top_instrument 统一连接时钟、按键、发声、效果、12S 与 LED）

整个 RTL 架构采用模块化、接口化的设计思路，模块之间仅通过标准握手与同步采样信号交互，低耦合设计便于单独仿真、修改、替换任意功能模块，也方便后续新增复音通道、拓展音色算法。

时钟结构为：50 MHz 输入→PLL→100 MHz 系统时钟；i2s_tx 内的分频计数器产生 SCK、BCK、LRCK，并在每帧 slot 63 产生一个 sample_en 脉冲。所有音频模块以 sample_en 为更新使能，因而 8 个通道、效果器与 I2S 严格同步，不依赖跨时钟域握手。

音频流水线全部同步于 sample_en 脉冲，不存在异步 FIFO 缓存音频样本，消除了异步缓存带来的额外抖动与不确定性延迟，保证了系统确定性时延的设计指标。

数据格式为：发声通道输出 16 bit 有符号样本；混音器用 20 bit 求和并右移 1 位，再饱和到 16 bit；效果器内部用 18 bit 中间结果，输出前饱和；I2S 发送 16 bit MSB。

初始化表由 tools/gen_tables.py 生成：sine_table.mem 为 1024×16 正弦表，pluck_len.mem 为 128 项拨弦环长，pluck_step.mem 为 128 项激励步进。综合时必须把三个 .mem 文件放在工程工作目录，否则 $readmemh 找不到文件，仿真/综合结果会退化为默认值。主要模块见表 2-4。

表 2-4　RTL 主要模块

模块 / 文件	主要功能	关键参数
top_instrument.v	顶层例化与互连	PLL、复位、8 通道、效果、I2S、LED、编码器
pll_clk（IP）+ reset_sync.v	时钟与复位	50→100 MHz；POR 21 ms；异步置位、同步释放
key_debounce_auto.v	按键消抖与极性识别	5 ms 消抖；20 ms 空闲校准；10 路
rotary_decoder.v	旋转编码器解码	A/B 相；三级同步；A 相边沿判向；±12 半音
voice_allocator.v	复音分配与移调	8 通道；松键优先；最低空闲通道
phase_accumulator.v+sine_rom.v	相位累加与正弦查表	32 bit；128 项步进表；1024×16 表
adsr_gen.v + multiplier.v	包络与固定力度	A 480 / D 2400 / S 70% / R step 3；力度 512
pluck_string.v	Karplus-Strong 拨弦	1024 点延迟；环长 46–511；阻尼 0.992/0.875
mixer_8ch.v	8 路混音	20 bit 求和；右移 1 位；饱和
effect_reverb.v	Schroeder 混响	4 comb + 2 allpass；0.75 dry + 0.5 wet
effect_delay.v	反馈延迟	8192 缓冲；抽头 4096；反馈 0.5
effect_chorus.v	调制合唱	2048 缓冲；延迟 896–1151；LFO≈0.5 Hz
i2s_tx.v + boot_tone.v	I2S 发送与开机提示音	12.5/3.125 MHz；16 bit；880 Hz/0.4 s
led_code.v	LED 闪烁编码	1–4 次闪烁；半周期 100 ms

2.3.2 软件各模块介绍

（1）时钟、复位与采样使能

pll_clk 将 50 MHz 倍频到 100 MHz，lock 经两级同步后参与复位释放。POR 计数器 POR_MAX=1,050,000，在 50 MHz 下为 21 ms；若 D1 一直为低或悬空，POR 结束后系统仍可启动，避免因未接复位键而“死机”。reset_sync 对内部复位做异步置位、同步释放。i2s_tx 内 5 位分频计数器 div 每 16 个 100 MHz 周期翻转 BCK，每 32 个周期翻转 LRCK，slot 0–63 构成一帧；slot 63 产生 sample_en，因此采样率为 100 MHz/2048=48.828125 kHz。

（2）按键消抖、编码器与复音分配

每路 key_debounce_auto 以 5 ms（CNT_MAX=500,000）为稳定窗口；上电后 20 ms（IDLE_MAX=2,000,000）内不产生按键事件，用于自动判断空闲电平。若空闲为高、按下为低，则判定为低有效；反之亦然。voice_allocator 每个时钟最多处理一个事件，释放优先于按下；按下时选择编号最低的空闲通道，同一个键最多占用一条通道；松键后通道立即回到空闲池。pitch_offset 变化时，分配器对 8 个正在发声的通道逐个重算音符号与拨弦环长，实现按住不放的实时移调。编码器侧，rot_a/rot_b 先经三级触发器同步，检测到 A 相下降沿时读取 B 相电平：B 为高输出 pulse_up，为低输出 pulse_down；pitch_offset 在 -12～+12 之间加减，到边界后保持，不会回绕。

（3）发声通道与四种音色

相位累加器为 32 位，每个 sample_en 加上 STEP_TABLE[note]；相位高 10 位查 1024×16 正弦表。锯齿取 {~ph[31], ph[30:16]}，方波取 ph[31]?16'sh7FFF:16'sh8001，二者都由相位直接生成，不额外占用波表。拨弦为 Karplus-Strong：1024×16 延迟线，环长 46–511（A4 为 111），起音用三角波加噪声填充，循环中做两点平均低通、阻尼 0.992（按住）或 0.875（释放）、Q8 DC 阻断；连续近静音约 1.3 s 后停止，避免无声时仍反复读写 BSRAM。切换到拨弦音色时，对仍按住的音重新 trig，使弦立即起振。

振荡器模块主要根据音符编号、移调偏移和门控信号产生对应音高，并通过包络乘法器得到带起音和释放效果的音频输出，模块结构如图 2-8 所示。




图 2-8 振荡器模块结构图

锯齿波、方波采用直接相位映射生成，不占用 BSRAM 存储波形，节省宝贵的片内 BRAM 资源，把存储资源优先供给 Karplus-Strong 拨弦算法的延迟线缓存。

（4）ADSR、固定力度与混音

ADSR 的 A 段为 480 个采样（约 9.8 ms），D 段为 2400 个采样（约 49.2 ms），S 电平为 22937（约 70%），R 段每采样减 3，从 sustain 开始约 157 ms。固定力度 512 与包络相乘后右移 10 位，相当于 0.5 的力度增益，为多声部混音保留余量。混音器把 8 路 16 bit 样本扩展为 20 bit 求和，右移 1 位（6 dB 余量）后饱和到 16 bit。关键代码如表下所示：

```
localparam [9:0] VEL_FIXED = 10'd512;
wire [9:0] vel_force = VEL_FIXED;
assign led_rst = ~rst_sys_n;          // F2，复位期间点亮
```

固定力度使八路通道的增益关系确定，便于复音混音与效果器电平控制；演奏表现力由音色、包络、效果与实时移调共同提供。

（5）效果器组

混响为 4 路并联阻尼梳状滤波器（1116/1188/1277/1356 采样，约 22.9/24.3/26.2/27.8 ms）后接 2 级全通（225/556 采样，约 4.6/11.4 ms），输出 0.75×dry+0.5×wet。延迟使用 8192 采样缓冲，抽头 4096（约 83.9 ms），反馈 0.5。合唱使用 2048 采样缓冲，基础延迟 896（约 18.4 ms），三角 LFO 额外调制 0–255 采样（约 0–5.2 ms），LFO 约 0.5 Hz。三路均以 48.828 kHz 运行，

effect_sel 只选择输出，因此切换不截尾音。效果器结构如图 2-9 所示。




图 2-9　四种效果器结构

（三路湿效果并行常开，effect_sel 只选择当的听到的结果）

（6）I2S 发送与开机提示音

i2s_tx 采用标准 Philips I2S：LRCK 低为左声道、高为右声道，每个声道 32 bit 槽，slot 0 为 1 bit 延迟，slot 1–16 依次输出 16 bit 数据 MSB，其余补 0；SDATA 在 BCK 下降沿更新，DAC 在上升沿采样。SCK 为连续的 12.5 MHz 方波，由同一分频计数器导出，保证 SCK/BCK/LRCK 同步。boot_tone 在复位释放后产生 880 Hz、19531 个采样（约 0.4 s）、幅度 ±7000 的提示音，与效果器输出相加并饱和后送入 I2S。

（7）LED 指示

led_code 以 100 ms 为半周期，把 2 bit 选择码转换为 1–4 次闪烁：code 0 闪 1 次，code 3 闪 4 次。键灯在正常工作时显示消抖后的按键状态，复位期间直接显示原始按键电平；F2 复位灯由 ~rst_sys_n 驱动，复位期间常亮。

第三部分　完成情况及性能参数

3.1　整体介绍

本作品已完成 RTL 设计、顶层与单元仿真、Gowin 综合与引脚约束，并在面包板上完成 Tang Primer 25K、PCM5102A、按键、EC11 编码器与 LED 的硬件连接。验证分三层进行：RTL 仿真检查功能与波形，Gowin 综合检查资源与时序，板级演示检查实际听感、按键、移调与指示。

整机实物照片位置如图 3-1 所示。




图 3-1　整机实物

3.2　工程成果

3.2.1　机械成果

当前为面包板原型，未设计定制机械件。8 个琴键按 C4–C5 顺序排列，音色键与效果键位于键盘左方，EC11 编码器位于键盘左方，LED 靠近对应按键；PCM5102A 模块置于板边，3.5 mm 插座朝外，便于插拔耳机。整体结构以便于接线、观察与演示为原则，未进行外壳、面板与公差设计。

后续机械工作包括：3D 打印面板固定按键与 LED、亚克力底板与铜柱、模块安装孔、线缆固定与便携外壳。机械升级不改变 RTL 与引脚分配。

3.2.2 电路成果

电路按图 2-6 与表 2-2 完成连接：核心板 3.3 V 与 GND 为 PCM5102A 供电，四根 I2S 信号连接 SCK/BCK/LRCK/DIN，10 个按键一端接引脚、一端接 GND，11 个 LED 经 330 Ω 电阻接地，EC11 的 A/B 相接 A1/F1、C 端接地。按键与编码器输入均使能内部上拉，未按下为高、按下为低；PCM5102A 的 FMT 接地、XSMT 接 3.3 V。

板级检查建议按以下顺序进行：① 断电测量 3.3 V 与 GND 是否短路；② 上电观察 F2 是否在复位期间点亮、随后熄灭；③ 按单个琴键听 C4；④ 八键同时按下听和弦；⑤ 循环切换四种音色与四种效果；⑥ 旋转编码器，确认音高按半音步进、到 ±12 后不再变化；⑦ 检查键灯、音色/效果灯闪烁次数与 F2 复位灯。

所有 IO 均为 3.3 V LVCMOS33；按键与编码器输入使能内部上拉，PCM5102A 的 FMT 接地、XSMT 接 3.3 V。I2S 时序由 RTL 整数分频保证，仿真中检查了 SCK/BCK/LRCK 的频率关系与 16 bit 数据格式。

效果器模块在音频数据流中引入延迟、滤波和阻尼处理，并通过效果选择信号切换不同工作模式，处理流程如图 3-2 所示。



图 3-2 系统调试流程

上述实物连接的正确性需通过板级逐项验证。为确认核心演奏功能（选音、升降调、复音、锯齿/方波/拨弦、混响/延迟/合唱）在硬件上可靠运行，上电后按以下顺序进行测试，结果如表 3-1 所示。

表 3-1　电路板级验证结果

测试项	测试方法	结果
电源与复位	断电测 3.3V-GND，观察 F2 灯	无短路，复位正常
复音+选音	八键同按，循环切 4 音色	8 路全占，选音正常
升降调	按住键旋 EC11	±12 半音实时变调无断音
锯齿/方波/拨弦	单独选音色监听	波形特征正确，拨弦衰减平滑
混响/延迟/合唱	效果键切换，持续发声	湿效果常开，切换不丢尾音
I2S 时序	示波器测 SCK/BCK/LRCK	12.5M/3.125M/48.8k，符合预期




图 3-3　PCM5102A 接口电路图

（I2S 四线+电源+去耦）




图 3-4　按键、LED 与 EC11 接口电路图

（含 330 Ω 限流、内部上拉标注）

3.2.3　软件成果

软件系统的完成情况以模块为单位逐项统计，核心功能覆盖手写清单 9 项（选音、升降调、复音、锯齿、方波、拨弦、混响、延迟、合唱），各模块实现状态如表 3-2 和图 3-5 所示。

表 3-2　软件模块完成状态

模块/功能	对应清单	状态
复音分配（8 路）	复音 t	已实现
音色选择（4 种）	选音、锯齿、方波、拨弦	已实现
实时移调	升降调	已实现
效果器组	混响、延迟、合唱	已实现
MIDI/力度感应	无	未实现




图 3-5　软件模块层次与完成状态图

RTL 共约 2,100 行 Verilog，在 Gowin EDA V1.9.12.03 中综合通过，无 warning、无 error、无 black box。综合目标为 GW5A-LV25MG121NC1/I0，顶层为 top_instrument。综合资源占用见表 3-4 与图 3-12：Logic 8,911/23,040（39%）、Register 3,655/23,280（16%）、CLS 5,425/11,520（48%）、I/O Port 29/86（34%）、BSRAM 54/56（97%）、DSP 8/28（29%）。BSRAM 已接近上限，是后续扩展复音数或延迟线长度的主要约束。

整个设计采用全并行 RTL 架构，没有软核、CPU 分时调度，所有音频样本同步在 sample_en 下更新，综合结果稳定，不存在未解析模块，保证后续上板一致性。

单元仿真的关键结果如下：A4 正弦 5000 个样本，幅度约 ±30000，过零频率 439.983 Hz；A4 拨弦 30000 个样本，最小值 -11102、最大值 12688，过零频率 439.893 Hz，RMS 在 0.614 s 内由 4361.9 衰减至 573.3；八键同时按下时 voice_busy=FF；编码器移调后 C4 对应音符号由 60 变为 61。上述数据与图 3-7 至图 3-11 均由仿真输出文件绘制，未做平滑或人工修改。

3.3　特性成果

为量化系统完成度，将核心演奏功能（复音、选音、升降调、3 种波形、3 种效果）共 9 项与赛题基础/拓展要求逐项映射，功能与性能验证结果汇总如表 3-3 所示。

表 3-3 功能与性能验证结果

测试项	验证方法	结果与证据
复位灯 F2	顶层 testbench 检查 led_rst	复位期间为 1，释放后为 0；SIM PASS
八复音	同时按下 8 键，检查 voice_busy	voice_busy=FF，8 路全部占用
单音音高	A4 正弦 5000 样本过零统计	439.983 Hz，幅度约 ±30000
拨弦音高/衰减	A4 拨弦 30000 样本	439.893 Hz；RMS 4361.9→573.3（0.614 s）
四音色	遍历 timbre_sel 0–3	四种波形均有非零输出，无 X
四效果	遍历 effect_sel 0–3	三种效果输出非零，切换无 X
实时移调	编码器脉冲后检查音符号	C4 由 MIDI 60 变为 61（+1 半音）
LED 编码	code 0–3 逻辑检查	分别对应 1–4 次闪烁，半周期 100 ms
开机提示音	复位释放后观察 boot_out	880 Hz，约 0.4 s，幅度 ±7000
端到端延迟	按消抖、采样、流水线、I2S 计算	约 5.1 ms，满足 ≤10 ms




图 3-6 功能完成情况雷达图/进度条图

由表 3-3 和图 3-6 可知，基础要求 3 条全部达成，拓展要求中音色与效果部分完全实现，整体功能覆盖率约 75%。

拨弦音色的波形与 RMS 包络如图 3-7 所示。起音段由三角波与噪声共同激励，前几毫秒包含明显的拨弦瞬态；随后环路低通与阻尼使高次谐波较快衰减，RMS 呈平滑指数型下降，没有突变或截断。过零统计得到的基频为 439.893 Hz，与 A4 的 440 Hz 目标仅差 0.107 Hz，说明拨弦环长表与采样率匹配良好。




图 3-7 Karplus-Strong 拨弦仿真结果

（A4 音符，环路长度 111，采样率 48.828 kHz;数据来自 sim/tb_pluck.v）

该物理建模音色区别于简单查表波形，依靠反馈延迟环路模拟弦振动衰减特性，是本设计的核心创新音色。

正弦音色的波形如图 3-8 所示。波形在 10.24 ms 内包含约 4.5 个周期，幅度约 ±30000，留有约 9% 的峰值余量，避免单音在效果器与混音环节过早饱和。




图 3-8 正弦音色仿真波形

（A4 音符，1024 点正弦表，幅度±30000;数据来自 sim/tb_sine.v）

预留幅度余量是多声部混音的关键设计，防止多个音符叠加时直接溢出削波，降低失真。

为验证八通道并行复音分配能力，仿真模拟 8 个琴键同时按下场景，八路发声通道同时被占用，仿真波形如图 3-9 所示。




图 3-9 八复音同时发声仿真波形，voice_busy = 0xFF

通道并行独立更新，不存在时分复用，因此多音同时触发时不会出现通道争抢、丢音问题。

旋转编码器移调逻辑仿真如图 3-10 所示，可以观察编码器 A/B 相脉冲到来后，移调偏移量与音符编号实时更新，实现按键不放也能实时改变音高。




图 3-10 EC11 编码器实时移调仿真波形

ADSR 包络决定音符起音、衰减、持续与释放的听觉表现，仿真得到完整四段包络波形如图 3-11 所示，参数与工程配置保持一致。




图 3-11 ADSR 包络发生器仿真输出波形

包络状态机与音频采样同步，保证起音、释放过程平滑，避免音符启停产生爆音。

资源占用如图 3-12 与表 3-4 所示。Logic 与 Register 仍有较大余量，说明 8 路并行发声与效果器逻辑还能继续扩展；BSRAM 已用 97%（28 个 SDPB + 26 个 PROM），主要来自 8192 点延迟、4 路混响梳状滤波器、2 级全通、2048 点合唱、8 条 1024 点拨弦延迟线，以及各发声通道的正弦表与环长表 ROM。若继续增加复音数或延迟长度，应优先考虑外挂 SRAM/PSRAM，或压缩缓冲位宽与抽头数量。




图 3-12 资源占用

（Gowin EDA V1.9.12.03 绿合服告(GW5A-LV25MG121NC1/10))

表 3-4 Gowin 综合资源占用

资源	使用	总量	占比
Logic（LUT/ALU/SSRAM）	8,911	23,040	39%
Register（DFF）	3,655	23,280	16%
CLS	5,425	11,520	48%
I/O Port	29	86	34%
BSRAM（18 Kb）	54	56	97%
DSP（27×18）	8	28	29%

端到端延迟按表 3-5 估算。延迟测试结果如图 3-13 所示。按键消抖占 5 ms，是主要来源；采样对齐、发声/混音/效果流水线与 I2S 串行化合计约 0.10

ms，最坏情况约 5.08- 5.10 ms | RTL 理论预算；声卡回环实测 5.10 ms，满足 ≤10 ms；拓展要求 ≤5 ms 暂未达成，实测超出 0.1 ms。

表 3-5 端到端延迟预算

环节	时间	说明
按键消抖	5 ms	CNT_MAX=500,000 @ 100 MHz
采样对齐	0–20.48 µs	等待下一个 sample_en
发声/混音/效果流水线	约 61.44 µs	按 3 个采样周期估算
I2S 串行化	20.48 µs	一个 LRCK 帧
合计	约 5.10 ms	满足 ≤10 ms；未达到拓展要求的 ≤5 ms




图 3-13 端到端延迟实测结果（声卡回环）

吞吐量按“同时可听的独立振荡器数×采样率”计算：8×48.828125 kHz=390,625 voice-samples/s。每个通道拥有独立的相位累加器、波表/波形选择、ADSR 与乘法器，均在同一 sample_en 下并行更新，不存在分时复用的通道切换噪声。

延迟的确定性来自固定计数窗口：消抖 5 ms、采样对齐 0–20.48 µs、发声与效果流水线约 61.44 µs、I2S 串行化 20.48 µs，合计 5.08–5.10 ms。抖动上限

约 20.5 μs，只取决于按键相对 sample_en 的相位，不依赖操作系统调度。延迟瓶颈集中在 5ms 固定按键消抖窗口，后续若要冲击 5ms 拓展指标，可以采用自适应消抖或者短窗口消抖逻辑，在保证抗抖的前提下压缩等待时间。

本系统采用 Audacity 声卡回环方式完成端到端延迟实测，同步采集按键机械声与音频输出信号，读取按键动作到音频输出的时间间隔。实测得到端到端延迟 5.10 ms（约 249 个采样点），重复 10 次测试读数波动不超过 1 个采样点（≈ 0.02 ms），实测抖动≤0.021 ms，仅来源于采样相位偏差。回声效果抽头设置 83.9 ms，实测一次回声约 83.9 ms、二次回声约 167.8 ms，回声时序功能验证正常。

从资源看，当前 DSP 8/28、Logic 39%，算力仍有较大余量，限制主要来自 BSRAM 54/56。若把复音数提高到 32，应优先扩展延迟线与效果缓冲，或外挂 SRAM/PSRAM，而不是继续增加乘法器阵列。

3.4 竞赛要求完成情况

对照选题二赛题要求，逐项核查实现情况：基础要求 3 条全部达成（含复音、选音、升降调等交互）；拓展要求 5 条中，音色（锯齿/方波/拨弦）与效果（混响/延迟/合唱）完全实现，其余未实现或部分实现，详细对照如表 3-6 所示。

表 3-6 选题二要求与完成情况对照

类别	赛题要求	本项目实现与证据	状态
基础	多维交互：至少 2 个独立可控维度，支持选音、触发、拨弦、力度感应等。	8 键选音/触发、EC11 ±12 半音移调、音色键、效果键，共 4 个可控维度；拨弦用 Karplus-Strong；力度固定 512，未做力度感应。见 1.1、2.3.2。	已实现
	纯 FPGA HDL 逐样本合成，控制到音频输出总延迟 ≤10 ms。	发声、混音、效果、I2S 全为 RTL，48.828 kHz 逐样本更新；延迟约 5.1 ms。见 2.3、表 3-5。	已实现

	复音数 ≥4；支持实时变调、ADSR、多声部混音；禁止预录 PCM。	通道并行；按住琴键移调立即生效；ADSR 与 20 bit 混音；无预录 PCM。见 1.1、2.3.2、3.3。	已实现
拓展	复音数 ≥32，或单音加法分量 ≥32 路，或多条并行物理建模单元。	复音，每通道 1 条 Karplus-Strong 弦；无 32 路加法或多条并行物理建模；吞吐量 390,625 voice-samples/s。见表 1-1。	未实现
	≥3 维演奏表情（力度、滑音、颤音等）；≥2 种音色；混响、延迟、合唱。	4 音色、原声/混响/延迟/合唱均实现；表情仅 EC11 移调，无力度动态、滑音与颤音，未达 3 维。见 1.1、2.3.2。	部分实现
	延迟 ≤5 ms 且确定性无抖动；LED 指引、李萨如、频谱、波形等可视化。	声卡回环实测延迟 5.10 ms，略高于 5 ms；抖动≤0.021ms；具备键灯、音色/效果灯与 F2 复位灯，无波形、频谱、李萨如。见表 3-5、图 3-13	部分实现
	脱机 LED 曲目指引；蓝牙与手机 App 联动。	LED 仅指示按键、音色、效果与复位，无曲目指引、蓝牙或 App。	未实现

第四部分　总结

4.1　可扩展之处

（1）MIDI 输入与力度感应

已具备能力：系统实现按键、编码器音符与参数实时调控，控制通路稳定，具备外部信号接入基础。

扩展方向：接入 MIDI 解析报文，增加力度映射，实现外部乐器控制，拓展演奏兼容性。

（2）移调范围与调式扩展

已具备能力：实现移调相位频率稳定控制，音频输出可靠。

扩展方向：拓宽移调范围，增加多种调式映射，满足专业音乐创作需求。

（3）复音数与音色种类扩展

已具备能力：完成多复音、基础音色与混音链路开发，系统运行稳定。

扩展方向：优化存储资源提升复音能力，拓展多种音色合成算法，丰富乐器表现力。

（4）效果器与动态控制扩展

已具备能力：搭建多路效果器架构，音频时序稳定，切换无明显断音。

扩展方向：新增多种音效并实现参数动态调节，提升音色效果专业度。

（5）硬件形态与产品化

已具备能力：完成板级原型验证，引脚、电气调试固化。

扩展方向：优化 PCB、电源与外壳，向独立乐器、教学实验设备产品化推进。

（6）多通道同步录音与回放

已具备能力：拥有稳定 I2S 音频链路，音频数据生成缓存可靠。

扩展方向：外接存储，实现演奏录音、多轨伴奏同步播放，丰富使用功能。

（7）可视化交互与显示反馈

已具备能力：LED、按键编码器交互逻辑稳定，基础人机交互实现。

扩展方向：接入显示屏与灯光阵列，可视化展示各项参数，提升操作直观性。

4.2 心得体会

在完成“八复音四音色实时电子乐器引擎”的过程中，团队完整经历了从算法设计、RTL 实现到硬件联调的 FPGA 开发流程。以下从系统架构、算法验证、工具使用与效果器设计四个维度总结体会。

（1）系统协同与流水线设计

让 8 条发声通道、3 路常开效果器与 I2S 发送在同一套"sample_en"节拍下稳定协同，是项目最大的挑战。团队先统一确定采样率、数据位宽与各级流水线延迟，再倒推各模块的时序和存储需求；如果先写振荡器再补混音与效果，后期很容易被 BSRAM 容量和跨模块握手卡住。这一经验让团队深刻理解了“自顶向下、时序先行”的设计方法。

（2）物理建模算法的验证方法

Karplus-Strong 拨弦让团队体会到物理建模“少即是多”的优势：一条 1024 点延迟线、两点平均低通、移位实现的阻尼与 Q8 DC 阻断，就能得到自然的拨弦起音与衰减。为确认算法正确性，团队没有只看听感，而是将仿真输出写成文本，统计过零频率与 RMS 包络；当看到 439.893Hz 和一条平滑下降的曲线时，才确信环长表、采样率与阻尼参数完全对齐。这种“数据驱动验证”成为后续调试的标准流程。

（3）Gowin EDA 工具与综合优化

Gowin 综合阶段暴露了许多“代码能仿真、工具却不接受”的细节：初始化循环超过 2000 次会报 EX3934，位宽不一致会报 EX2526/EX3791，E2 作为复用引脚必须在 P&R 前改为普通 IO。团队从最初“看到报错就改一行再试”，转变为先读错误码和工具说明，区分语法、推断与约束问题再分别处理。把大循环放进"ifdef SIM"、显式推断 BSRAM、用位切片代替隐式截断，这些改动让综合报告从一片警告变成零警告、零黑盒。

（4）效果器架构的权衡

效果器的“常开+选择”方案是团队反复权衡后的决定。最初想在切换时复位效果器，但那样会切断尾音；改成三路并行常开后，切换变成纯选择，听感自然很多，代价是 BSRAM 占用上升。资源报告显示 BSRAM 已到 97%，这提醒团

队：音频项目里存储和算力同样重要，效果器的每一毫秒延迟都要用块 RAM 来换。

该项目让团队把课程里的相位累加、包络、滤波器、跨时钟域和引脚约束串成一条完整链路，也让人更重视验证与文档：仿真日志、资源报告、引脚表和接线图不仅能证明作品做了什么，也能帮助他人复现。在项目开发中，我们切实体会到 FPGA 实时音频系统设计不能只停留在理论层面。系统流水线协同、物理建模算法验证、EDA 综合优化以及效果器架构取舍，都遇到了课本未曾深入涉及的工程难题，时序收敛、资源占用、工具报错和听感调试都要反复仿真迭代，不能仅凭主观听觉判定效果。设计时还要在复音数、音色、资源与时序之间权衡，前期规划稍有疏漏，联调阶段就会出现大量难以排查的故障。通过分工攻坚，我们把数字信号处理、FPGA 开发与音频合成知识落到了八复音四音色实时电子乐器引擎的实现上，也发现自己在时序约束、资源优化等方面仍有不足。这次经历让我们真正理解了硬件工程的严谨性，后续会补齐薄弱知识点，把踩过的问题转化为经验，提升系统设计能力，为开发更复杂的电子系统打下基础。

参考文献

[1] 高云半导体. GW5A 系列 FPGA 产品数据手册[Z]. 2024.

[2] 高云半导体. Gowin EDA 用户指南[Z]. 2024.

[3] Sipeed. Tang Primer 25K 开发板 Wiki[EB/OL]. https://wiki.sipeed.com/hardware/zh/tang/tang-primer-25k/.

[4] Texas Instruments. PCM5102A 数据手册[Z]. 2013.

[5] Karplus K, Strong A. Digital synthesis of plucked-string and drum timbres[J]. Computer Music Journal, 1983, 7(2): 43-55.

[6] Schroeder M R. Natural sounding artificial reverberation[J]. Journal of the Audio Engineering Society, 1962, 10(3): 219-223.

[7] Smith J O. Physical Audio Signal Processing[EB/OL]. https://ccrma.stanford.edu/~jos/pasp/.

[8] 夏宇闻. Verilog 数字系统设计教程[M]. 北京：北京航空航天大学出版社, 2013.

[9] 全国大学生嵌入式芯片与系统设计竞赛组委会. 2026 FPGA 赛道选题指南——高云半导体[Z]. 2026.