

超低功耗 AI 微控制器
多模态融合和感知决策能力，外设涵盖音频、视频、雷达、IMU 等多种传感器

概述


随着人工智能的广泛应用，算力呈现出从云端向端侧下沉的趋势。微控制器(MCU)领域面临着功耗与算力的双向挑战，以满足不断增长的应用和算法需求。多模态智慧感知决策芯片 PiMCHIP-S300（以下简称“S300”）是一款新型的 AI 微控制器(MCU)，集成了高能效的存算一体加速单元和创新的人工智能处理器。S300 凭借极低功耗和小面积的优势，能够以毫瓦级功耗驱动 AI 应用，使得边缘类智能设备，特别是电池供电设备，能够实现持久运行。

S300 是一款具备多模态融合感知决策能力的先进片上系统(SOC)，支持对接摄像头、麦克风、雷达、激光雷达、惯性测量单元等多种传感器，以及扬声器、LCD、SPI LCD、Wi-Fi、蓝牙、SD 卡等常见外设。同时，S300 集成了用于典型信号处理和多传感器融合的数字信号处理器(CPT)、用于控制和决策的微控制器(MCU)，以及神经网络计算加速处理器(NPU)。针对浮点和整数数据类型，S300 提供了并行矢量和张量计算加速，支持传统与 AI 算法的高效融合处理。其通用的异构并行和流式处理架构，可高效支撑多模态融合、AI 感知和智慧决策的典型应用，涵盖且不限于语音识别、图像识别与分类、异常监测、OCR、博弈、决策等。

典型应用及场景

S300 应用领域包括且不限于：

- 语音处理：关键词唤醒、命令词识别、语音 3A
- 图像处理：目标检测与识别、内容理解
- 医疗健康：实时监测、数据分析、融合感知
- 智慧家庭：环境感知、安全防护、跨设备协同
- 智能座舱：驾驶员监测、乘客监测、哨兵系统
- 智能玩具：自动避障、智慧博弈、人机互动



产品特性

芯片内核

- 微控制器(MCU)
 - Arm® Cortex®-M4 32-bit 处理器，具有浮点运算单元(FPU)，主频高达 192MHz
- 数字信号处理器(CPT)
 - Ceva SP250 计算处理器，具有标量处理单元(Scalar Processing Unit)和矢量处理单元(Vector Processing Unit)，主频高达 384MHz
 - 128KB 指令缓存，256KB 数据缓存
- 神经网络处理器(NPU)
 - 主频 196MHz，算力 221Gops
 - 512KB 数据缓存
 - 支持超过一百种算子

存储器子系统

- 存算一体加速单元(PIM Accelerator)
 - 16KB 的存算一体加速单元，支持向量处理(Vector Processing)和矩阵处理(Matrix Processing)，主频 384MHz，算力 16Gops
- 片外存储
 - 支持外部 Flash 存储，兼容单、双、四、八线 SPI 模式，允许片外最大 32MB
 - 支持外部 PSRAM 存储，兼容双、四、八线 Hyperbus 模式，允许片外最大 32MB
 - 支持 Flash 和 PSRAM 的 XIP 操作
 - 支持 Flash 的 BOOT 模式
- 片内存储
 - 控制域中的 392KB 片上 SRAM
 - 计算域中的 512KB 片上 SRAM

音频子系统

- 4 个 PDM 接口，支持语音输入
- 2 个 I2S 接口，支持语音输入和输出
- 支持 VAD 和 FFT 硬件加速

视频子系统

- 1 个 DVP 接口，支持 RGB565，RGB888，Y8，YUV422 图像格式，支持最大图像尺寸 2592*1944
- 1 个 4 线 SPI 接口，支持最大显示尺寸 480*320，最高帧率 30 帧

- 2D 图形单元，支持图像缩放，格式转换，图层融合

安全

安全子系统支持多种符合国际和中国国家标准的加解密算法，包括：

- 对称加密算法 AES 和 SM4（支持 ECB、CBC、CTR、CBC-MAC、CCM 模式，密钥长度为 128-bit、192-bit、256-bit）
- 非对称加密算法 RSA 和 ECC（支持多种密钥长度），以及中国国家标准的 SM2 算法
- 摘要算法 SHA1、SHA224、SHA256 和国密标准的 SM3 算法
- 集成了密钥梯级管理（Key Ladder）、全生命周期管理（LCS）、真随机数生成器（TRNG）以及一次性编程（OTP）功能，为高安全性需求的应用提供全面的加密保护

IO 与外设

- 40 个 GPIO
 - 4 个 UART，4 个 I2C，2 个 SPI，3 个 PWM
- 2 个 SDIO 3.0 接口
- 1 个支持十兆/百兆/千兆的以太网接口 GMAC

时钟、复位与电源系统

- 时钟系统
 - 外接 24 MHz 晶振，用于内部 PLL 产生高频时钟信号
 - 外接 32 KHz 晶振，用于常开区域在低功耗模式下的运行时钟，同时作为 RTC 时钟源
- 复位系统
 - 上电复位(PORESETn)
 - 按键复位(NRSTI)
 - 内部看门狗复位
- 电源系统
 - 常开电源域，始终供电，用于低功耗模式
 - 控制电源域，供给负责控制面的微控制器核心及其相关外围设备
 - 计算电源域，供给负责计算面的多元计算单元及其相关模块

目录

目录	III
插图清单	V
表格清单	VII
产品概述	1
1 封装规格及管脚定义	5
1.1 封装规格	5
1.2 管脚描述	6
1.3 电源/时钟/复位	13
1.3.1 电源方案	13
1.3.2 时钟方案	14
1.3.3 复位方案	17
2 功能说明	21
2.1 系统控制计算核心	21
2.1.1 Cortex-M4	21
2.1.2 DSP	21
2.1.3 NPU	22
2.1.4 PIM	25
2.2 存储	26
2.2.1 存储器地址空间分配	28
2.2.2 片上存储器	33
2.2.3 片外 Flash	33
2.2.4 片外 PSRAM	34
2.3 定时器与看门狗	35
2.3.1 通用定时器	35
2.3.2 看门狗定时器	36
2.4 真实时间计数器	36
2.5 低功耗管理	36
3 外设接口	38
3.1 外设描述	38
3.1.1 GPIO 接口	38
3.1.2 UART 接口	38
3.1.3 I2C 接口	41
3.1.4 SPI 接口	42
3.1.5 PWM 接口	45

3.1.6 SD/MMC 接口	46
3.1.7 I2S 接口	48
3.1.8 GMAC 接口	51
3.1.9 DVP 接口	54
3.1.10 PDM 接口	56
3.2 传感器描述	57
3.2.1 温度传感器	57
3.2.2 触摸传感器	58
3.2.3 音频传感器	58
3.2.4 视频传感器	59
3.2.5 雷达传感器	60
3.2.6 IMU 传感器	61
4 电气特性	63
4.1 I/O 管脚	63
4.2 CLK 管脚	63
4.3 VCC 管脚	64
4.4 推荐工作条件	64
4.5 绝对最大额定值	65

插图清单

图 1-1 封装尺寸图	5
图 1-2 S300 电源方案	14
图 1-3 芯片时钟树结构	15
图 1-4 常开子系统复位结构图	17
图 1-5 控制子系统复位结构图	18
图 1-6 计算子系统复位结构图	19
图 2-1 NPU 结构图	24
图 2-2 PIM 子系统结构	26
图 2-3 控制子系统访问地址	27
图 2-4 Flash 接口框图	34
图 2-5 PSRAM 接口框图	35
图 3-1 GPIO 接口结构图	38
图 3-2 UART 控制器结构图	39
图 3-3 UART 接口结构图	39
图 3-4 RS232 发送波形时序图	40
图 3-5 RS232 接收波形时序图	40
图 3-6 RS485 波形时序图	40
图 3-7 SIR 波形时序图	40
图 3-8 I2C 控制器结构图	41
图 3-9 I2C 接口模块结构图	42
图 3-10 I2C 接口波形时序图	42
图 3-11 SPI 控制器结构图	43
图 3-12 SPI 接口模块与外设连接(Master 模式)	43
图 3-13 SPI 接口模块与外设连接(Slave 模式)	44
图 3-14 SPI 模式时序图	44
图 3-15 SSP 模式时序图	45
图 3-16 National Semiconductor Microwire 模式时序图	45
图 3-17 PWM 控制器结构图	46
图 3-18 PWM 时序图	46
图 3-19 Typical SD 卡图	47
图 3-20 SDIO 外设连接框图	47
图 3-21 SDIO 接口读操作时序图	48
图 3-22 SDIO 接口写操作时序图	48
图 3-23 I2S 控制器结构图	48
图 3-24 I2S 接口信号线	50

图 3-25 I2S 接口时序图	51
图 3-26 GMAC 接口结构图	52
图 3-27 RGMII 外设连接图	52
图 3-28 RMII 外设连接图	53
图 3-29 RGMII 时序图	54
图 3-30 RMII 时序图	54
图 3-31 S300 DVP 视频接口与 Camera 连接示意图	55
图 3-32 DVP 接口时序图	55
图 3-33 PDM 接口与 PDM 麦克风连接示意图	56
图 3-34 PDM 接口时序图	56
图 3-35 采用 UART 连接温度传感器示意图	57
图 3-36 采用 SPI 连接温度传感器示意图	57
图 3-37 采用 I2C 连接温度传感器示意图	58
图 3-38 采用 GPIO 连接触摸传感器示意图	58
图 3-39 S300 I2S 接口与音频 CODEC 传感器连接示意图	59
图 3-40 S300 PDM 接口与 PDM 数字麦克风连接示意图	59
图 3-41 S300 DVP 视频接口与 Camera 连接示意图	60
图 3-42 S300 Uart 与毫米波雷达连接示意图	60
图 3-43 S300 外设与激光雷达 (LiDAR) 连接示意图	61
图 3-44 S300 外设与 IMU 传感器连接示意图	62

表格清单


表 1-1 引脚排列	6
表 1-2 引脚分布表字符/缩写说明	6
表 1-3 管脚描述	7
表 2-1 NPU 可支持算子列表	22
表 2-2 模块功能说明	24
表 2-3 配置寄存器	24
表 2-4 访问地址及空间分配	27
表 2-5 常开子系统空间分配	28
表 2-6 常开子系统 APB 空间分配	28
表 2-7 控制子系统空间分配	28
表 2-8 控制子系统 APB0 空间分配	29
表 2-9 控制子系统 Security 模块空间分配	29
表 2-10 控制子系统 APB1 空间分配	31
表 2-11 控制子系统 APB2 空间分配	31
表 2-12 控制子系统 AHB 空间分配	31
表 2-13 计算子系统空间分配	32
表 2-14 计算子系统 APB 空间分配	32
表 2-15 计算子系统 AHB 空间分配	33
表 2-16 不同功耗模式下的功耗	37
表 2-17 工作模式进入以及唤醒方式	37
表 3-1 I2S 协议说明（支持主机模式）	49
表 4-1 I/O 管脚	63
表 4-2 CLK 管脚	63
表 4-3 VCC 管脚	64
表 4-4 推荐工作条件	64
表 4-5 绝对最大额定值	65

产品概述

多模态智慧感知决策芯片 PiMCHIP-S300（以下简称“S300”）是一款新型的 AI 微控制器 (MCU)，专为多模态融合、AI 感知和智慧决策而设计，集成了高能效的存算一体加速单元和创新的人工智能处理器，支持对接摄像头、麦克风、雷达、激光雷达、惯性测量单元等多种传感器，以及扬声器、LCD、Wi-Fi、蓝牙、SD 卡等常见外设。

本芯片规格书介绍了 S300，有关封装及管脚详细信息，请参阅第 1 节；有关 S300 功能说明，请参阅第 2 节；有关外设接口描述，请参阅第 3 节；有关电气特性详细信息，请参阅第 4 节。另外，有关芯片设计的详细技术参考，请参阅《技术参考手册》，该手册可从苹芯科技网站 www.pimchip.cn 上获取。

芯片功能框图如下图所示：



芯片功能框图

文中术语缩写注释如下表所示：

术语缩写表

缩写	全称	定义
AHB	Advanced High Performance Bus	高级高性能总线
AON	Always-On	常开子系统
APB	Advanced Peripheral Bus	外围总线
APROC	Audio Process	音频处理
CM4	Cortex-M4	ARM CM4 核
CPHA	Clock Phase	时钟相位
CPOL	Clock Polarity	时钟极性
CPT	Computing	计算
CTRL	Control	控制
DBUS	Data BUS	数据总线
DMA	Direct Memory Access	直接存储器访问
DSP	Digital Signal Processor	数字信号处理器
DTCM	Data Tightly Coupled Memory	数据紧耦合存储器
DVP	Digital Video Port	摄像头数据并口传输协议
ECC	Error Correction Code	纠错码
ETM	Embedded Trace Macrocell	嵌入式跟踪单元
FFT	Fast Fourier Transform	快速傅立叶变换
FPU	Floating Point Unit	浮点处理单元
FSM	Finite State Machine	有限状态机
GMAC	Gigabit Media Access Control	千兆网媒体访问控制
GPIO	General Purpose Input/Output	通用输入/输出
HSE	High Speed External	外部高速时钟
I/O	Input / Output	输入/输出
I2C	Inter-Integrated Circuit Controller	集成电路控制器
I2S	Inter-IC Sound	集成电路内置音频总线
IBUS	Instruction BUS	指令总线
IMU	Inertial Measurement Unit	惯性测量单元
JTAG	Joint Test Action Group	联合试验行动组
LRCK	Left-Right Clock	左/右声道线
LSB	Least Significant Byte	最低效应位
MAC	Multiply-and-Accumulate Operations	乘法和累加运算
MCK	Master Clock	主时钟
MCU	Microcontroller Unit	微控制器
MM	Multi-Media	多媒体模块

MMW	Millimeterwave	毫米波
MPU	Memory Protection Unit	存储保护单元
MVP	Matrix-Vector-Process	矩阵向量计算
NPU	Neural-network Processing Unit	神经网络处理器
NVIC	Nested Vectored Interrupt Controller	嵌套向量中断控制器
PDM	Pulse Density Modulation	数字音频传输接口
PIM	Processing-in-Memory	存算一体
PLL	Phase Locked Loop	锁相环路
PPB	Private Peripheral Bus	私有外设总线
PSRAM	Pseudo Static Random Access Memory	伪静态随机存储器
PTCM	Program Tightly Coupled Memory	程序紧耦合存储器
PWM	Pulse Width Modulation	脉冲宽度调制
QMAN	Queue Manager	队列管理器
QSPI	Quad SPI Controller	四数据线 SPI 控制器
RGMII	Reduced Gigabit Media Independent Interface	精简千兆媒体独立接口
RISC	Reduced Instruction Set Computing	精简指令集计算
RMII	Reduced Media Independent Interface	精简媒体独立接口
ROM	Read-Only Memory	只读存储器
RTC	Real Time Clock	真实时间计数器
SBUS	System BUS	系统总线
SCK	Serial Clock	串行时钟
SCL	Serial Clock	串行时钟
SD(SDI、SDO)	Serial Data	串行数据信号
SD/MMC	Secure Digital/Multi-Media Card	多媒体卡
SDA	Serial Data	串行数据
SDIO	Secure Digital Input and Output	安全数字输入输出
SIR	Serial Infra-Red	串行红外线
SOC	System on Chip	片上系统
SPI	Synchronous Serial Controller	同步串行控制器
SRAM	Static Data Memory	静态数据存储器
SSP	Synchronous Serial Port	同步串行协议
TMP	Temperature	温度
TPIU	Trace Port Interface Unit	跟踪端口接口单元

UART	Universal Asynchronous Receiver/Transmitter	通用异步收发器
VAD	Voice Activity Detection	语音活动检测
VCU	Vector Computing Unit	矢量计算单元
VPROC	Video Process	视频处理
WDT	Watchdog Timer	看门狗定时器
WIC	Wake-Up Interrupt Controller	唤醒中断控制器

1 封装规格及管脚定义

1.1 封装规格

封装尺寸:12x12mm;

Ball Pitch:0.8mm;

Ball Size:0.4mm;

Ball 数量:196 个。




图 1-1 封装尺寸图

1.2 管脚描述

表 1-1 引脚排列

	1	2	3	4	5	6	7	8	9	10	11	12	13	14
A	GPIO 30	GPIO 15	GPIO 16	SD1_RSTn	SD1_DETn	SD1_CMD	SD1_DAT1	SD1_DAT4	SD1_DAT7	SD2_CLKO	SD2_CMD	SD2_DAT0	SD2_DAT2	SD2_DAT6
B	GPIO 20	GPIO 28	GPIO 4	SD1_PWREN	CLK_IN	SD1_CLKO	SD1_DAT0	SD1_DAT3	SD1_DAT6	SD1_PWRSW	SD2_DAT5	SD2_DAT3	SD2_DAT7	SD2_DAT4
C	GPIO 19	GPIO 18	GPIO 10	GPIO 11	CLK_OUT	CLK3_2_OUT	CLK3_2_IN	SD1_DAT2	SD1_DAT5	SD2_RSTn	SD2_DETn	SD2_PWRSW	SD2_DAT1	SD2_PWREN
D	GPIO 3	GPIO 31	GPIO 12	GPIO 13	VDDA 18	VSSA	VDD	VSS	VDD3_3	PHY_COL	PHY_CR5	PHY_TXER	PHY_TXD3	PHY_TXD0
E	GPIO 0	GPIO 25	GPIO 14	GPIO 8	VDD	VDD1_8	VSS	VDD	VSS	VDD	PHY_TXD1	PHY_TXD2	PHY_TXEN	CLK_RX
F	GPIO 1	GPIO 17	GPIO 9	VDD1_8	VSS	VDD	VSS	VSS	VDD	VDD	VSS	PHY_RXD2	CLK_TX	PHY_RXDV
G	GPIO 24	GPIO 21	GPIO 29	VDD	VSS	VDD	VSS	VSS	VDD	VDD1_8	VDD3_3	PHY_RXD0	PHY_RXD3	PHY_RXD1
H	GPIO 22	GPIO 23	GPIO 2	VDD	VSS	VDD	VSS	VDD	VDD	VSS	VDD	PHY_RXER	Flash_DAT2	Flash_DAT4
J	GPIO 26	GPIO 27	GPIO 6	VDD1_8	VSS	VDD	VSS	VDD	VSS	VSS	VDD	Flash_DAT3	Flash_SS	Flash_DAT6
K	GPIO 7	GPIO 5	DVP_OCSn	DVP_OSDO	VSS	VDD1_8	VSS	VSS	VDD3_3	VDD	VDD3_3	Flash_DAT0	Flash_DAT1	Flash_DQS
L	DVP_ORSn	DVP_ODC	NTRST	DVP_DAT6	PDM_CLK	DVP_DAT3	AON_GPIO2	VDD	VDD	VDD3_3	PSRAM_DA T1	Flash_SCLK	Flash_DAT7	Flash_DAT5
M	GMII_MDI0	TMS	TDI	AON_GPIO0	PDM0_L	DVP_DAT1	DVP_DAT5	AON_GPIO3	DVP_HSYN C	PSRAM_SL EEP	PSRAM_DA T7	PSRAM_RX D5	AON_GPIO6	PSRAM_CL KP
N	TDO	TCK	NTRST_I	PDM_RSTn	DVP_RSTn	DVP_DAT4	DVP_XCLK	DVP_DAT0	DVP_DAT7	AON_GPIO5	PSRAM_SS	PSRAM_DA T0	PSRAM_DA T2	PSRAM_CL KN
P	DVP_O_SCK	AON_GPIO7	GMII_MDC	AON_GPIO1	PDM0_R	DVP_VSYN C	DVP_DAT2	PORn	AON_GPIO4	DVP_PCLK	PSRAM_DA T6	PSRAM_DA T5	PSRAM_DA T4	PSRAM_DA T3

表 1-2 引脚分布表字符/缩写说明

名称	缩写	描述
引脚类型	S	供电引脚
	I	输入引脚

	I/O	输入/输出引脚
	O	输出引脚

表 1-3 管脚描述

名称	No.	类型	功能
GPIO30	A1	I/O	复用管脚，可配 GPIO30, PDM1_L 功能
GPIO15	A2	I/O	复用管脚，可配 GPIO15, I2C0_SDA 功能
GPIO16	A3	I/O	复用管脚，可配 GPIO16, SPI0_MODE0, UART1_RXD 功能
SD1_RSTn	A4	O	SDIO 模块 1 的设备复位信号，低电平有效
SD1_DETn	A5	I	SDIO 模块 1 的设备检测信号，低电平有效
SD1_CMD	A6	O	SDIO 模块 1 的指令信号线，Host 传给 Device 的指令以及 Device 给 Host 的响应
SD1_DAT1	A7	I/O	SDIO 模块 1 的数据信号 1
SD1_DAT4	A8	I/O	SDIO 模块 1 的数据信号 4
SD1_DAT7	A9	I/O	SDIO 模块 1 的数据信号 7
SD2_CLKO	A10	O	SDIO 模块 2 的时钟信号线
SD2_CMD	A11	I/O	SDIO 模块 2 的指令信号线，Host 传给 Device 的指令以及 Device 给 Host 的响应
SD2_DAT0	A12	I/O	SDIO 模块 2 的数据信号 0
SD2_DAT2	A13	I/O	SDIO 模块 2 的数据信号 2
SD2_DAT6	A14	I/O	SDIO 模块 2 的数据信号 6
GPIO20	B1	I/O	复用管脚，可配 GPIO20, PWM_D0, I2S0_CK 功能
GPIO28	B2	I/O	复用管脚，可配 GPIO28, SPI1_DQ6, DSP_TMS 功能
GPIO4	B3	I/O	复用管脚，可配 GPIO4, SPI0_CLK, I2C3_SCL 功能
SD1_PWREN	B4	O	SDIO 模块 1 的设备供电使能信号，高有效
CLK_IN	B5	I	外部晶振输入信号（默认 24MHz）
SD1_CLKO	B6	O	SDIO 模块 1 的时钟信号线
SD1_DAT0	B7	I/O	SDIO 模块 1 的数据信号 0
SD1_DAT3	B8	I/O	SDIO 模块 1 的数据信号 3
SD1_DAT6	B9	I/O	SDIO 模块 1 的数据信号 6
SD1_PWRSW	B10	O	SDIO 模块 1 的设备工作电压切换信号，默认输出低电平，对应 3.3V 设备
SD2_DAT5	B11	I/O	SDIO 模块 2 的数据信号 5
SD2_DAT3	B12	I/O	SDIO 模块 2 的数据信号 3
SD2_DAT7	B13	I/O	SDIO 模块 2 的数据信号 7

SD2_DAT4	B14	I/O	SDIO 模块 2 的数据信号 4
GPIO19	C1	I/O	复用管脚, 可配 GPIO19, SPI1_MODE1, I2S0_DAT 功能
GPIO18	C2	I/O	复用管脚, 可配 GPIO18, SPI1_MODE0, UART1_DE 功能
GPIO10	C3	I/O	复用管脚, 可配 GPIO10, SPI1_WP, SPI0_DQ4 功能
GPIO11	C4	I/O	复用管脚, 可配 GPIO11, SPI1_CS, SPI0_DQ5 功能
CLK_OUT	C5	O	外部晶振输出信号
CLK32_IN	C6	I	外部 32.768 kHz 晶振输入信号
CLK32_OUT	C7	O	外部 32.768 kHz 晶振输出信号
SD1_DAT2	C8	I/O	SDIO 模块 1 的数据信号 2
SD1_DAT5	C9	I/O	SDIO 模块 1 的数据信号 5
SD2_RSTn	C10	O	SDIO 模块 2 的设备复位信号, 低电平有效
SD2_DETn	C11	I	SDIO 模块 2 的设备检测信号, 低电平有效
SD2_PWRSW	C12	O	SDIO 模块 2 的设备工作电压切换信号, 默认输出低电平, 对应 3.3V 设备
SD2_DAT1	C13	I/O	SDIO 模块 2 的数据信号 1
SD2_PWREN	C14	O	SDIO 模块 2 的设备供电使能信号, 高有效
GPIO3	D1	I/O	复用管脚, 可配 GPIO3, I2S_MCLK, I2C2_SDA, UART0_RXD 功能
GPIO31	D2	I/O	复用管脚, 可配 GPIO31, UART3_DE, PDM1_R 功能
GPIO12	D3	I/O	复用管脚, 可配 GPIO12, SPI0_DQ6, SPI1_DQ0 功能
GPIO13	D4	I/O	复用管脚, 可配 GPIO13, SPI0_DQ0 功能
VDDA18	D5	S	芯片模拟 1.8V 供电引脚
VSSA	D6	S	芯片模拟地引脚
VDD	D7	S	芯片内核 0.9V 数字供电引脚
VSS	D8	S	芯片数字地引脚
VDD33	D9	S	芯片 3.3V IO 供电引脚
PHY_COL	D10	I/O	PHY 冲突检测信号, 不需要同步于参考时钟 需要注意的是 CRS 只有 PHY 在半双工模式下有效
PHY_CRS	D11	I/O	PHY 载波侦测信号, 不需要同步于参考时钟, 只要有数据传输, CRS 就有效 需要注意的是 CRS 只有 PHY 在半双工模式下有效
PHY_TXER	D12	O	PHY 发送数据错误提示信号, 高电平有效, 表示 TX_ER 有效期内传输的数据无效
PHY_TXD3	D13	O	PHY 发送数据线 3, 上升沿和下降沿传输数据
PHY_TXD0	D14	O	PHY 发送数据线 0, 上升沿和下降沿传输数据
GPIO0	E1	I/O	复用管脚, 可配 GPIO0, UART0_DE, CLKOUT1, I2C1_SCL

			功能
GPIO25	E2	I/O	复用管脚，可配 GPIO25, SPI1_DQ3, UART2_DE 功能
GPIO14	E3	I/O	复用管脚，可配 GPIO14, I2C0_SCL 功能
GPIO8	E4	I/O	复用管脚，可配 GPIO8, SPI0_DQ2, I2S1_DATA_OUT 功能
VDD	E5	S	芯片内核 0.9V 数字供电引脚
VDD18	E6	S	芯片 1.8V IO 供电引脚
VSS	E7	S	芯片数字地引脚
VDD	E8	S	芯片内核 0.9V 数字供电引脚
VSS	E9	S	芯片数字地引脚
VDD	E10	S	芯片内核 0.9V 数字供电引脚
PHY_TXD1	E11	O	PHY 发送数据线 1, 上升沿和下降沿传输数据
PHY_TXD2	E12	O	PHY 发送数据线 2, 上升沿和下降沿传输数据
PHY_TXEN	E13	O	PHY 发送使能信号，只有在 TX_EN 有效期内传的数据才有效
CLK_RX	E14	I	PHY 接收时钟信号，用于同步接收数据 125MHz\25MHz\2.5MHz
GPIO1	F1	I/O	复用管脚，可配 GPIO1, UART0_TXD, CLKOUT3, I2C1_SDA 功能
GPIO17	F2	I/O	复用管脚，可配 GPIO17, SPI0_MODE1, UART1_TXD 功能
GPIO9	F3	I/O	复用管脚，可配 GPIO9, SPI0_DQ3, I2S1_DATA_IN 功能
VDD18	F4	S	芯片 1.8V IO 供电引脚
VSS	F5	S	芯片数字地引脚
VDD	F6	S	芯片内核 0.9V 数字供电引脚
VSS	F7	S	芯片数字地引脚
VSS	F8	S	芯片数字地引脚
VDD	F9	S	芯片内核 0.9V 数字供电引脚
VDD	F10	S	芯片内核 0.9V 数字供电引脚
VSS	F11	S	芯片数字地引脚
PHY_RXD2	F12	I	PHY 接收数据线 2, 上升沿和下降沿传输数据
CLK_TX	F13	O	PHY 发送时钟信号，用于同步发送数据 125MHz\25MHz\2.5MHz
PHY_RXDV	F14	I	PHY 接收数据有效信号，作用类似于发送通道的 TX_EN
GPIO24	G1	I/O	复用管脚，可配 GPIO24, SPI1_DQ2, UART2_TXD 功能
GPIO21	G2	I/O	复用管脚，可配 GPIO21, PWM_D1, I2S0_WS 功能

GPIO29	G3	I/O	复用管脚，可配 GPIO29, DSP_TDO, SPI1_DQ7 功能
VDD	G4	S	芯片内核 0.9V 数字供电引脚
VSS	G5	S	芯片数字地引脚
VDD	G6	S	芯片内核 0.9V 数字供电引脚
VSS	G7	S	芯片数字地引脚
VSS	G8	S	芯片数字地引脚
VDD	G9	S	芯片内核 0.9V 数字供电引脚
VDD18	G10	S	芯片 1.8V IO 供电引脚
VDD33	G11	S	芯片 3.3V IO 供电引脚
PHY_RXD0	G12	I	PHY 接收数据线 0, 上升沿和下降沿传输数据
PHY_RXD3	G13	I	PHY 接收数据线 3, 上升沿和下降沿传输数据
PHY_RXD1	G14	I	PHY 接收数据线 1, 上升沿和下降沿传输数据
GPIO22	H1	I/O	复用管脚，可配 GPIO22, PWM_D2, I2S0_DATA_DOUT 功能
GPIO23	H2	I/O	复用管脚，可配 GPIO23, SPI1_DQ1, UART2_RXD 功能
GPIO2	H3	I/O	复用管脚，可配 GPIO2, SPI0_WP, I2C2_SCL 功能
VDD	H4	S	芯片内核 0.9V 数字供电引脚
VSS	H5	S	芯片数字地引脚
VDD	H6	S	芯片内核 0.9V 数字供电引脚
VSS	H7	S	芯片数字地引脚
VDD	H8	S	芯片内核 0.9V 数字供电引脚
VDD	H9	S	芯片内核 0.9V 数字供电引脚
VSS	H10	S	芯片数字地引脚
VDD	H11	S	芯片内核 0.9V 数字供电引脚
PHY_RXER	H12	I	PHY 接收数据错误提示信号，同步于 CLK_RX，高电平有效，表示 RX_ER 有效期内传输的数据无效
Flash_DAT2	H13	I/O	Flash 数据信号位 2, 传输数据、命令、地址信号
Flash_DAT4	H14	I/O	Flash 数据信号位 4, 传输数据、命令、地址信号
GPIO26	J1	I/O	复用管脚，可配 GPIO26, SPI1_DQ4, DSP_TCK, UART3_RXD 功能
GPIO27	J2	I/O	复用管脚，可配 GPIO27, SPI1_DQ5, UART3_TXD, DSP_TDI 功能
GPIO6	J3	I/O	复用管脚，可配 GPIO6, SPI0_DQ7, SPI1_CLK, I2S1_CK 功能
VDD18	J4	S	芯片 1.8V IO 供电引脚
VSS	J5	S	芯片数字地引脚

VDD	J6	S	芯片内核 0.9V 数字供电引脚
VSS	J7	S	芯片数字地引脚
VDD	J8	S	芯片内核 0.9V 数字供电引脚
VSS	J9	S	芯片数字地引脚
VSS	J10	S	芯片数字地引脚
VDD	J11	S	芯片内核 0.9V 数字供电引脚
Flash_DAT3	J12	I/O	Flash 数据信号位 3, 传输数据、命令、地址信号
Flash_SS _n	J13	O	Flash 片选信号, 高到低开始传输, 低到高停止
Flash_DAT6	J14	I/O	Flash 数据信号位 6, 传输数据、命令、地址信号
GPIO7	K1	I/O	复用管脚, 可配 GPIO7, SPI0_DQ1, I2S1_WS 功能
GPIO5	K2	I/O	复用管脚, 可配 GPIO5, SPI0_CS, I2C3_SDA 功能
DVP_O_CS _n	K3	O	LCD 的片选信号, 低电平有效
DVP_O_SDO	K4	O	LCD 显示的输出数据信号
VSS	K5	S	芯片数字地引脚
VDD	K6	S	芯片内核 0.9V 数字供电引脚
VSS	K7	S	芯片数字地引脚
VSS	K8	S	芯片数字地引脚
VDD33	K9	S	芯片 3.3V IO 供电引脚
VDD	K10	S	芯片内核 0.9V 数字供电引脚
VDD33	K11	S	芯片 3.3V IO 供电引脚
Flash_DAT0	K12	I/O	Flash 数据信号位 0, 传输数据、命令、地址信号
Flash_DAT1	K13	I/O	Flash 数据信号位 1, 传输数据、命令、地址信号
Flash_DQS	K14	I	数据指示信号, 读数据时 MEM 芯片的数据有效信号
DVP_O_RST _n	L1	I	LCD 显示屏的复位信号, 低电平复位
DVP_O_DC	L2	O	LCD 显示屏的数据/命令控制信号, 高电平表示输出显示数据, 低电平表示输出命令信号
NTRST	L3	O	JTAG 准测试接口的测试复位信号
DVP_DAT6	L4	I	DVP 像素数据位 6
PDM_CLK	L5	O	PDM 模块的连接的所有数字麦克风的时钟信号
DVP_DAT3	L6	I	DVP 像素数据位 3
AON_GPIO2	L7	I/O	常开模块的 GPIO2
VDD	L8	S	芯片内核 0.9V 数字供电引脚
VDD	L9	S	芯片内核 0.9V 数字供电引脚
VDD33	L10	S	芯片 3.3V IO 供电引脚
PSRAM_DAT1	L11	S	PSRAM 数据信号, 传输数据、命令、地址信号

Flash_SCLK	L12	O	Flash 时钟信号，地址、数据、命令的同步时钟
Flash_DAT7	L13	I/O	Flash 数据信号位 7，传输数据、命令、地址信号
Flash_DAT5	L14	I/O	Flash 数据信号位 5，传输数据、命令、地址信号
GMII_MDIO	M1	I/O	芯片与 PHY 的信息、状态等数据的传输信号
TMS	M2	I	JTAG 准测试接口的测试模式选择信号
TDI	M3	I	JTAG 准测试接口的测试数据输入信号
AON_GPIO0	M4	O	常开模块的 GPIO0
PDM0_L	M5	I	PDM0 模块的左声道数字音频数据输入引脚
DVP_DAT1	M6	I	DVP 像素数据位 1
DVP_DAT5	M7	I	DVP 像素数据位 5
DVP_DAT3	M8	I	DVP 像素数据位 3
DVP_HSYNC	M9	I	DVP 行同步信号
PSRAM_SLEEP	M10	O	PSRAM 休眠信号
PSRAM_DAT7	M11	I/O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_RXDS	M12	I/O	PSRAM 读写数据指针，与数据边沿对齐。读操作时是输入，写操作时为输出。高电平时需要额外延迟，低电平表示不需要延迟
AON_GPIO6	M13	I/O	常开模块的 GPIO6
PSRAM_CLKP	M14	O	PSRAM 差分时钟信号，命令、地址、数据与此时钟同步
TDO	N1	O	JTAG 准测试接口的测试数据输出信号
TCK	N2	I	JTAG 准测试接口的测试时钟信号
NTRST_I	N3	I	JTAG 准测试接口的测试复位信号的输入信号
PDM_RSTn	N4	O	S300 内部 PDM 模块的复位输入信号
DVP_RSTn	N5	I	S300 内部 DVP 模块的复位输入信号
DVP_DAT4	N6	I	DVP 像素数据位 4
DVP_XCLK	N7	O	DVP 时钟信号，驱动摄像头工作
DVP_DAT0	N8	I	DVP 像素数据位 0
DVP_DAT7	N9	I	DVP 像素数据位 7
AON_GPIO5	N10	I/O	常开模块的 GPIO5
PSRAM_SSn	N11	O	PSRAM 片选信号，下降沿开始传输，上升沿停止
PSRAM_DAT0	N12	I/O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_DAT2	N13	I/O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_CLKN	N14	O	PSRAM 差分时钟信号，命令、地址、数据与此时钟同步
DVP_O_SCK	P1	O	LCD 显示输出的时钟信号
AON_GPIO7	P2	I/O	常开模块的 GPIO7

GMII_MDC	P3	O	芯片与 PHY 之间 MDIO 信号的定时参考信号
AON_GPIO1	P4	I/O	常开模块的 GPIO1
PDM0_R	P5	I	PDM0 模块的右声道数字音频数据输入引脚
DVP_VSYNC	P6	I	DVP 帧同步信号
DVP_DAT2	P7	I	DVP 像素数据位 2
PORn	P8	I	S300 复位输入信号
AON_GPIO4	P9	I/O	常开模块的 GPIO4
DVP_PCLK	P10	I	像素时钟，每个时钟对应一个像素数据
PSRAM_DAT6	P11	O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_DAT5	P12	I/O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_DAT4	P13	I/O	PSRAM 数据信号，传输数据、命令、地址信号
PSRAM_DAT3	P14	I/O	PSRAM 数据信号，传输数据、命令、地址信号

1.3 电源/时钟/复位

S300 芯片包含三个子系统，分别是常开子系统（AON_Subsystem），控制子系统（CTRL_Subsystem），计算子系统（CPT_Subsystem）。

常开子系统主要用于对芯片控制子系统和计算子系统的关断和唤醒，以便芯片能够进入低功耗状态或从低功耗状态退出，其主核是负责控制面的微控制器。

控制子系统用于对芯片的控制以及和 I2S、I2C、UART、SDIO、PWM 等外设进行交互。控制子系统的控制主核是负责控制面的微控制器，并且 ROM 是在控制子系统内的，BOOTROM 从此启动。

计算子系统承担了芯片的大部分计算功能，其中包括 Ceva_SP250 计算核，NPU，PIM 等计算模块，并且与外部存储 PSRAM 进行数据交互。

1.3.1 电源方案

S300 的电源管脚可分为 3 组不同的输入电源：

- VDD
- VDDA18
- VDD33、VDD18

VDD 是常开子系统(AON Subsystem)、控制子系统(Controller Subsystem)以及计算子系统(Computing Subsystem)的输入电源。

VDDA18 是控制子系统的 PLL 以及计算子系统的 PLL 的输入电源。

VDD33 和 VDD18 是输入输出管脚（IO Port）的输入电源。

常开模块可根据应用需要关断或打开控制子系统或者计算子系统的输入电源。
具体电源连接可参照硬件应用手册。




图 1-2 S300 电源方案

1.3.2 时钟方案

芯片时钟域划分为六个部分，分别为：常开子系统时钟域（AON_Subsystem Clock Domain）、控制子系统时钟域（CTRL_Subsystem Clock Domain）、视频子系统时钟域（MM_Subsystem Clock Domain）、音频子系统时钟域（Audio_Subsystem Clock Domain）、计算子系统时钟域（CPT_Subsystem Clock Domain）、以太网时钟域（ETH Clock Domain）。芯片时钟树结构如下图所示：




图 1-3 芯片时钟树结构

常开子系统有三个输入时钟，分别是 HSE（High Speed External，外部高速时钟，其频率为 24MHz），System CLK（上电默认是 24MHz，最高频率为 192MHz，从控制子系统引来），CLK_32KHz（外部输入的 32KHz 时钟）。在上电后，复位期间时钟默认是 CLK_32KHz，当复位结束后时钟会切换到 System CLK。当完成常开子系统配置后，若系统进入超低功耗模式，时钟会切换到 CLK_32KHz 时钟；若系统进入低功耗音视频模式，时钟会切换到 PDM_CLK 时钟，此时钟是由 HSE 经过分频模块 PDM_DIV 产生的。

控制子系统有两个输入时钟，分别是 HSE 时钟和 PLL_CTRL 输出时钟（此时钟是由 HSE 经过 PLL_CTRL 产生的，以下简称 PLL_CTRL 时钟），这两个时钟经过 MUX 后得到 CTRL_SYSCLK。在上电后，CTRL_SYSCLK 默认是 HSE 时钟，当完成控制子系统配置后，需切换到 PLL_CTRL 时钟。CTRL_SYSCLK 经过分频器和时钟门控后，会得到如下时钟：

- PCLK0，此时钟用于 APB0 外设，包括 Timer0/1/2、WDT0/1/2/3、SCTRL、INT、IO_Matrix、IO_Mux、QSPIFlash 等模块；
- PCLK1，此时钟用于 APB1 外设，包括 PWM、GPIO、I2C0/1/2/3、I2S0/1、PDM、UART0/1/2/3、Mail_Box 等模块；
- Memory CLK，此时钟用于存储模块，包括 Busmatrix、ROM、SRAM0、SRAM1 等模块；
- AHB Peripherals CLK，此时钟用于 AHB 外设，包括 GMAC、QSPIFlash、OTP_Ram_4K、Security、SDIO0/1、SPI0/1 等模块；
- System CLK，此时钟用于常开子系统、AHB_DMA0/1 模块；
- CPU CLK，此时钟用于控制核、Filter 模块；
- FCLK Cortex，此时钟用于控制核。

需注意的是，Timer3 的 TIMCLK、WDT3 的 WDOGCLK 时钟是 CLK_32KHz，由外部 32KHz 时钟晶振提供。PWM 的 PWM_CLK 由 PLL_CTRL、HSE、IO CLK 经过 MUX 得到，其中 IO CLK 经由芯片管脚输入。

音频子系统有两个输入时钟，分别是 HSE 时钟和 PLL_AUDIO 输出时钟（此时钟是由 HSE 经过 PLL_AUDIO 产生的，以下简称 PLL_AUDIO 时钟），这两个时钟经过 MUX 后得到 Audio_SYSCLK。在上电后，Audio_SYSCLK 默认是 HSE 时钟，当完成音频子系统配置后，需切换到 PLL_AUDIO 时钟。Audio_SYSCLK 经过分频器和时钟门控后，会得到 Audio Peripheral Clock，此时钟用于 I2S0/1 模块。

视频子系统有两个输入时钟，分别是 HSE 时钟和 PLL_MM 输出时钟（此时钟是由 HSE 经过 PLL_MM 产生的，以下简称 PLL_MM 时钟），这两个时钟经过 MUX 后得到 MM_SYSCLK。在上电后，MM_SYSCLK 默认是 HSE 时钟，当完成视频子系统配置后，需切换到 PLL_MM 时钟。MM_SYSCLK 经过时钟门控后，会得到 MM Peripheral Clock，此时钟用于视频处理模块（以下简称 MM 模块）。

计算子系统有两个输入时钟，分别是 HSE 时钟和 PLL_CPT 输出时钟（此时钟是由 HSE 经

过 PLL_CPT 产生的，以下简称 PLL_CPT 时钟），这两个时钟经过 MUX 后得到 CPT_SYSCLK。在上电后，CPT_SYSCLK 默认是 HSE 时钟，当完成计算子系统配置后，需切换到 PLL_CPT 时钟。CPT_SYSCLK 经过时钟门控后，会得到如下时钟：

- CPT Peripheral Clock, 此时钟用于计算子系统外设，包括 PSRAM、AXI_SRAM0、AXI_SRAM1、PSRAM、MM、CPT_SCTRL 等模块；
- CPT System Clock, 此时钟用于计算子系统，包括计算子系统核、AXI_Matrix、AXI_DMA、AHB2APB、AXI_Filter、MM、NPU、PIM 等模块；
- 经过 PIM_CLK_DIV 分频模块后，得到 PIM_CLK 时钟，此时钟用于 PIM 模块；
- 经过 NPU_CLK_DIV 分频模块后，得到 NPU_CLK 时钟，此时钟用于 NPU 模块。

以太网时钟为 HSE 经过 PLL_ETH 产生的，此时钟为 ETH_SYSCLK。ETH_SYSCLK 时钟经过二分频模块后，得到 ETH TX Clock，此时钟用于 GMAC 模块。

详细信息请参考 S300 技术参考手册“时钟方案”章节。

1.3.3 复位方案

芯片的复位系统主要分为三部分，分别是常开子系统（AON_Subsystem）复位、控制子系统（CTRL_Subsystem）复位、计算子系统（CPT_Subsystem）复位。复位结构图如下所示：




图 1-4 常开子系统复位结构图




图 1-5 控制子系统复位结构图




图 1-6 计算子系统复位结构图

常开子系统有 2 个复位源：上电复位（PORESETn，以下简称 PORn）和看门狗复位（WODGRES）。PORn 会引起 WODGRES 复位，或者当程序跑飞时，会引起 WODGRES 复位。PORn、WODGRES、FSM_Restn(寄存器控制)能够复位 FSM 模块。PORn、WODGRES 能够复位 AHB_SUB 模块、APB_SUB 模块、AON_CTRL 模块。APB_SUB 模块包括视频预处理、音频预处理、AON_Matrix、SRAM_8K、SRAM_16K 等子模块。APB_SUB 模块包括 GPIO、WDT、Timer、RTC、CFG 等模块。AON_CTRL 模块是低功耗控制逻辑，其会产生 CTRL_Preset_N 和 CPT_Preset_N 复位信号。CTRL_Preset_N 用于控制子系统复位，CPT_Preset_N 用于计算子系统复位。

控制子系统有 5 个复位源：CTRL_Preset_N、NRST_I、CTRL_DBG_RST、WDT0/1/2、WDT3。CTRL_Preset_N 复位由常开子系统触发，其复位源是 PORn 和常开子系统的看门狗复位，NRST_I 是按键复位，CTRL_DBG_RST 是控制核的调试复位，WDT0/1/2 是控制子系统的看门狗复位，WDT3 也是控制子系统的看门狗复位，但是其复位是在 CLK_32KHz 时钟域。CTRL_Preset_N 会触发 Audio_PERF_RSTN_O。Audio_PERF_RSTN_O 也可以通过 Audio_Reset_CTL 寄存器配置，Audio_PERF_RSTN_O 可以复位 I2S0/1 模块。CTRL_Preset_N 和 NRST_I 会触发 SYS_RSTN_CPT_O。SYS_RSTN_CPT_O 也可以通过 CPT_Reset_CTL 寄存器

配置，SYS_RSTN_CPT_O 可以复位计算子系统。CTRL_Preset_N、NRST_I、CTRL_DBG_RST、WDT0/1/2、WDT3 可以触发如下复位：

- MCU_RSTN，其可以复位控制核；
- SYS_RST_N_O，通过 CTRLSYS_RST_CTL 寄存器也可以触发，此复位可以复位 AHB_DMA 模块；
- APB0_SLV_RSTN_O，通过 CTRLAPB0_RST_CTL 寄存器也可以触发，此复位可以复位 Timer0/1/2、WDT0/1/2/3、SCTRL、INT、IO_Matrix、IO_MUX、QSPIFlash 等模块；
- APB1_SLV_RSTN_O，通过 CTRLAPB1_RST_CTL 寄存器也可以触发，此复位可以复位 PWM、GPIO、I2C0/1/2/3、I2S0/1、PDM、UART0/1/2/3 等模块；
- AHB_SLV_RSTN_O，通过 CTRLAHB_RST_CTL 寄存器也可以触发，此复位可以复位 GMAC、QSPIFlash、OTP_RAM、Security、SDIO0/1、SPI0/1 等模块；
- MEM_RSTN_O，通过 MEM_RST_CTL 寄存器也可以触发，此复位可以复位 CTRL_Busmatrix、ROM、SRAM0、SRAM1 等模块；
- WDT3_RSTN_O，通过 CLK32K_RSTN 寄存器也可以触发，此复位可以复位 WDT3 模块。

计算子系统有 4 个复位源：CPT_Preset_N、SYS_RSTN_CPT_O、CPT_WDT、Ceva_RST_CTL。CPT_Preset_N 复位由常开子系统触发，其复位源是 PORn 和常开子系统的看门狗复位。SYS_RSTN_CPT_O 复位由控制子系统触发，其复位源是 CTRL_Preset_N 和按键复位 NRST_I。CPT_WDT 是 CPT 核的内部看门狗复位。Ceva_RST_CTL 是寄存器可配置复位。CPT_Preset_N 可以触发 MM_PERF_RSTN_O 和 RCC_APB_RSTN_O 复位。MM_PERF_RSTN_O 也可以通过 MM_RSTN_CTL 寄存器配置，MM_PERF_RSTN_O 可以复位 MM 模块。RCC_APB_RST_O 可以复位 AXI_Matrix、NPU、AHB2APB、CPTTOM4_BRG、M4TOCPT_BRG 等模块。CPT_Preset_N、SYS_RSTN_CPT_O、CPT_WDT、Ceva_RST_CTL 可以触发如下复位：

- Ceva_SYS_RSTN，其可以复位计算核；
- Ceva_Core_RSTN，其可以复位计算核；
- Ceva_Ocem_RSTN，其可以复位计算核；
- Ceva_Global_RSTN，其可以复位计算核；
- CPT_SYS_RSTN，通过 CPT_SYS_RSTN_CTL 寄存器也可以触发，此复位可以复位 AXI_DMA、PIM、MM、NPU 等模块；
- CPT_PERF_RSTN，通过 CPT_PERF_RSTN_CTL 寄存器也可以触发，此复位可以复位 CPT_SYSTCTL、MM、PSRAM、AXI_SRAM0、AXI_SRAM1 等模块。

详细信息请参考 S300 技术参考手册“复位方案”章节。

2 功能说明

2.1 系统控制计算核心

2.1.1 Cortex-M4

Cortex-M4 是一款基于哈佛架构的 32 位 RISC 处理器。其具有三级流水线，可以依次对指令进行取指、译码、执行操作。Cortex-M4 内部结构分为三部分：内核、总线接口、调试系统，其总线位宽为 32 位，能够访问 4G 的地址空间，可以同时获取指令和数据。Cortex-M4 还支持多种外设接口和功能模块，如 UART、SPI、I2C、PWM 和定时器等，满足各种应用需求，并简化了系统设计和集成的复杂性。

S300 采用 Cortex-M4 作为控制子系统控制核心，其具有控制、调试等功能，并通过 AHB/APB 总线与外设及其他子系统通信，Cortex-M4 处理器具有以下特性：

- 一个处理器核心；
- NVIC：嵌套向量中断控制器，是中断系统的管理机构；
- WIC：唤醒中断控制器，接收外部中断信号；
- FPU：单精度浮点单元，能够处理较为复杂的浮点运算；
- MPU：存储保护单元，用于定义不同存储区域的访问权限；
- ETM：嵌入式跟踪单元，记录处理器做的事情并送到调试器；
- TPIU：跟踪端口接口单元，用于桥接到跟踪端口分析；
- IBUS：访问存储空间 0x0~0x1FFF_FFFC 的指令；
- DBUS：访问存储空间 0x0~0x1FFF_FFFF 的数据；
- SBUS：访问存储空间 0x2000_0000~0xDFFF_FFFF 和 0xE010_0000~0xFFFF_FFFF 的指令和数据访问；
- JTAG/串行线调试接口。

2.1.2 DSP

DSP 主要用于高效运算，协助 ARM 处理大量数据。开发需要针对高效运算的需求进行优化，以发挥计算的最大性能。主要任务包括：

- (1) 开发高效的数学库，支持各种复杂运算
- (2) 提供优化的算法实现，满足实时处理需求
- (3) 提供相关的开发工具和调试工具，方便用户进行开发和优化

SensPro250 是 Ceva 的高性能传感器枢纽计算架构，专为多传感器数据处理和人工智能 (AI) 工作负载而设计。支持摄像头、雷达、LiDAR、飞行时间 (ToF) 传感器、惯性测量单元 (IMU) 和麦克风等设备的数据处理，广泛应用于汽车、机器人、监控、AR/VR、语音助手、可穿戴设备、移动设备和智能家居等现代智能系统。

- (1) 8 路 VLIW 架构，灵活适应多种指令处理需求
- (2) 256 位宽度的矢量计算单元 (VCU)
- (3) 最高工作频率：384MHz
- (4) 196Gops (INT8)，支持高精度计算和 AI 推理任务
- 256 个 8x8 MAC 单元 (64 个 16x16 MAC 单元)
- (5) 25GFlops
- 32 个半精度浮点 MAC 单元 (16 个单精度浮点 MAC 单元)
- (6) 内存架构
- 4 路指令缓存
- 2 路矢量数据缓存
- 支持 DMA 和队列/缓冲区管理，配置 4 个队列管理器 (QMAN)
- 程序紧耦合存储器 (PTCM)：128KB，用于存储时间关键的程序代码，确保高速访问
- 程序缓存 (Program Cache)：128KB 四路组相联缓存，加速指令访问，提高处理器执行效率
- 数据紧耦合存储器 (DTCM)：256KB，分为 2 个内存区块
- 外部 SRAM：512KB
- PSRAM：8MB

2.1.3 NPU

(1) NPU 结构

NPU 是系统内部负责神经网络加速的功能单元，支持 INT8 矩阵向量计算，支持逻辑运算、向量运算，支持池化计算、上采样以及多种非线性计算，算力达 221Gops。

目前 NPU 支持 MoblieNetV2、MoblieNetV3、ResNet、YOLO-V3、YOLO-V3 Tiny、ShuffleNet、SqueezeNet、EfficientNet 等典型网络，支持客户自定义网络。

目前 NPU 可支持的算子如下表所示：

表 2-1 NPU 可支持算子列表

算子类型	功能范围
Normal Conv	Kernel Size : $\leq 7 \times 7$ 任意形状 Stride : 1, 2, 3 (对所有 Kernel Size 都有效) Padding: $1 \sim (\text{Kernel_Size} - 1)$, Zero Padding
Depthwise Conv	Kernel Size : $\leq 5 \times 5$ 任意形状 Stride_w : 1, 2, 3 (对所有 Kernel Size 都有效) Stride_h : 1, 2 (对所有 Kernel Size 都有效) Padding: $1 \sim (\text{Kernel_Size} - 1)$, Zero Padding
Firstlayer	Kernel Size: $\leq 7 \times 7$ 任意形状; Channel: 1,2,3
Pointwise Conv	Kernel Size: 1×1

Fully Connection	Kernel Size:1x1
转置卷积(DeConv)	支持。通过 Upsample 和卷积结合的方式实现；卷积部分可支持功能范围同上述 Normal Conv
LSTM-MVM	支持
Pooling	Type: max, Avg Kernel Size: 1~15 (square) Stride: < kernel, Padding: < kernel, Ceil_Mode: 支持, 但在右和下边界 Avg_Pooling 与 Pytorch 实现有误差
Concat	Channel 方向拼接/Memory Copy Padding: 不支持 (H 和 W 必须相等)
Element-Wise Operations	add,sub,mul,div,mod min,max,or,and,cmp,logic,sel,cmpsel log,exp,abs,rec,relu,not,sqrt,rsqrt(optional)
Softmax	支持 (应用于特定数据格式, 非 Reduction 类型, 即并行数据相互独立)
LSTM-Sigmoid/Tanh	支持
激活函数	ReLU/p-ReLU/Leaky-ReLU/ReLU6/Softmax 等
Upsampling	Type:双线性插值,最邻近插值 Kernel Size:2 Stride:1
数据格式转换	CHW <-> HWC
行、列插零	支持

NPU 由标准接口、控制单元、存储单元和计算单元组成, 结构如下图所示。




图 2-1 NPU 结构图

表 2-2 模块功能说明

模块名称	功能说明
APB_CFG	标准 APB 总线接口，用于对 NPU 进行配置
AHB Master	标准 AHB 总线接口，数据 32bits，仅支持读操作 Burst 类型支持 SINGLE/INCR4/INCR8 用于获取指令数据
AXI Master	标准 AXI 总线接口，数据 128bits，支持读写操作 用于读写计算所需的数据
Inst Management	指令解码模块
Memory	NPU 内存，512KB 用于存储 NPU 待计算数据和中间结果
MVP	Matrix-Vector Processor，负责矩阵和向量计算。在具体的网络中，负责卷积计算
MISC	支持网络中除卷积以外的其他计算
REORG	负责数据格式转换和上采样

(2) 配置寄存器

表 2-3 配置寄存器

名称	地址偏移	类型	描述
NPU_Boot	0x00	W/R	PWdata[0] Default: 0

			1 表示启动 NPU
NPU_INTr_CLR[3:0]	0x04	W/R	PWdata[3:0] Default: 4'h0 清中断
NPU_Timeout[31:0]	0x08	W/R	指令响应超时时长，当达到这个时长，发起异常中断
NPU_Inst_Base_Address	0x0C	W/R	PWdata[31:0] Default: 32'h1000_0000 用于 NPU 内部 AHB Master 读取指令数据
AHB_Burst	0x10	W/R	PWdata[6:0] Default: 7'h51 AHB Master0 配置： [3:0]:AHB Prot, 该参数使用默认值即可 [6:4]: AHB Burst, 可取值 3'b000(SINGLE), 3'b011(INCR4), 3'b101(INCR8)
AXI_CFG	0x14	W/R	PWdata[7:0] Default: 8'h07 AXI 配置： [3:0]: AXI Burst Length [7:4]:AXI AR Outstanding 目前数据接口使用 AHB 接口，该参数不需要配置
Params_SRAM_CTRL0	0x18	W/R	PWdata[5:0] Default: 6'b0000 SRAM 配置。目前使用默认值即可，后续如果需要更换 SRAM 类型，可根据实际 SRAM 需要进行配置。
Params_SRAM_CTRL1	0x1C	W/R	PWdata[5:0] Default: 6'b0000 SRAM 配置。目前使用默认值即可，后续如果需要更换 SRAM 类型，可根据实际 SRAM 需要进行配置
AHBm1 Transfer Number	0x20	W/R	PWdata[31:0] Default: 32'h0000_0400 AHB Master0 需要读取的指令数量，一个 AHB Data 宽度表示一个指令数据
NPU_INTr_Status	0x30	R	PWdata[3:0] Default: 0 中断状态寄存器

2.1.4 PIM

PIM 子系统是利用存内计算技术实现的矩阵向量计算加速模块，具备高效能，高算力，存储和计算一体等特性，算力可达 16Gops。PIM 可以在存储器内部完成 INT8 类型的向量乘向量（VV）或矩阵乘向量（MV）的计算工作，PIM 的基本单元可以同时完成两路 $[1 \times 32] \times [32 \times 1]$ 的 VV 计算，或 $[32 \times 32] \times [32 \times 1]$ 的 MV 计算。PIM 子系统支持指令配置，通过配置指令，可以定制 PIM 的 VV 和 MV 的执行特性，例如是否使用 Post Add 来扩展 VV 计算及 MV 计算的维度，

是否使用 RELU，是否使用 INT16*INT8 计算模式等配置项，通过这些配置项，可以扩展 PIM 的计算功能。




图 2-2 PIM 子系统结构

2.2 存储

控制子系统和计算子系统均可访问 4GB 的空间，控制子系统访问地址有如下特殊要求：

0xFFFF_FFFF	系统	0.5GB
0xE000_0000		
0xDFFF_FFFF	外部设备	1GB
0xA000_0000		
0x9FFF_FFFF	外部RAM	1GB
0x6000_0000		
0x5FFF_FFFF	外设	0.5GB
0x4000_0000		
0x3FFF_FFFF	SRAM	0.5GB
0x2000_0000		
0x1FFF_FFFF	CODE	0.5GB
0x0000_0000		

图 2-3 控制子系统访问地址

表 2-4 访问地址及空间分配

区域	地址范围
代码	0x0000_0000~0x1FFF_FFFF
512MB 的存储空间，主要用于程序代码，包括作为程序存储器一部分的默认向量表，该区域也允许数据访问	
SRAM	0x2000_0000~0x3FFF_FFFF
SRAM 区域位于存储器空间中的下一个 512MB，主要用于连接 SRAM，其大都为片上 SRAM。若支持可选位段特性，则 SRAM 区域的第一个 1MB 可位寻址，还可以在这个区域中执行程序代码	
外设	0x4000_0000~0x5FFF_FFFF
外设存储器区域的大小同样为 512MB，而且多数用于片上外设。和 SRAM 区域类似，若支持可选的位段特性，则外设区域的第一个 1MB 是可位寻址的	
RAM	0x6000_0000~0x9FFF_FFFF
RAM 区域包括两个 512MB 存储器空间(总共 1GB)，用于片外存储器等其他 RAM，且可存放程序代码和数据	
设备	0xA000_0000~0xDFFF_FFFF
设备区域包括两个 512MB 存储器空间(总共 1GB)，用于片外外设等其他存储器	
系统	0xE000_0000~0xFFFF_FFFF
这部分有内部私有外设总线(PPB)，可用于访问 NVIC、SYSTick、MPU 等系统部件	

2.2.1 存储器地址空间分配

S300 芯片寻址空间共分为 3 个区域，包括常开子系统（AON_Subsystem）域、控制子系统（CTRL_Subsystem）域、计算子系统（CPT_Subsystem）域，其空间分配如下表所示。

（1）常开子系统空间分配

表 2-5 常开子系统空间分配

从设备接口	模块	地址	大小(Byte)
M0	CFG	0x4300_0000~0x4301_FFFF	128K
M1	SRAM0	0x4302_4000~0x4302_5FFF	8K
M2	SRAM1	0x4302_0000~0x4302_3FFF	16K

表 2-6 常开子系统 APB 空间分配

模块	地址	大小(Byte)
GPIO_BASE	0x4301_4000~0x4301_4FFF	4K
WDOG_BASE	0x4301_5000~0x4301_5FFF	4K
TIMER_BASE	0x4301_6000~0x4301_6FFF	4K
RTC_BASE	0x4301_7000~0x4301_7FFF	4K
CFG_BASE	0x4301_8000~0x4301_8FFF	4K
CIC_BASE	0x4301_9000~0x4301_9FFF	4K

（2）控制子系统空间分配

表 2-7 控制子系统空间分配

从设备接口	模块	地址	大小(Byte)
M0	ROM	0x0000_0000~0x0000_27FF	10K
M1	SRAM0	0x1000_0000~0x1000_1FFF	8K
M2	RAM1	0x2000_0000~0x2005_FFFF	384K
M3	APB0	0x4000_0000~0x4000_FFFF	64K
M4	APB1	0x4001_0000~0x4001_FFFF	64K

M5	AHB	0x4100_0000~0x41FF_FFFF	16M
M6	Flash	0x0800_0000~0x09FF_FFFF	32M
M7	PSRAM	0x8000_0000~0x81FF_FFFF	32M
M9	AON	0x4300_0000~0x4302_FFFF	192K
M10	CPT	0x4400_0000~0x44FF_FFFF	16M

表 2-8 控制子系统 APB0 空间分配

模块	地址	大小(Byte)
TIME0_BASE	0x4000_0000~0x4000_0FFF	4K
TIME1_BASE	0x4000_1000~0x4000_1FFF	4K
TIME2_BASE	0x4000_2000~0x4000_2FFF	4K
WDT0_BASE	0x4000_3000~0x4000_3FFF	4K
WDT1_BASE	0x4000_4000~0x4000_4FFF	4K
WDT2_BASE	0x4000_5000~0x4000_5FFF	4K
WDT3_BASE	0x4000_6000~0x4000_6FFF	4K
INT_CTRL_BASE	0x4000_7000~0x4000_7FFF	4K
IO_MATRIX_BASE	0x4000_8000~0x4000_8FFF	4K
IO_MUX_BASE	0x4000_9000~0x4000_9FFF	4K
RCC_BASE	0x4000_A000~0x4000_AFFF	4K
SEC_BASE	0x4000_B000~0x4000_BFFF	4K
SCTRL	0x4000_C000~0x4000_CFFF	4K
QSPI_CFG_BASE	0x4000_D000~0x4000_DFFF	4K
SECOTP1_BASE	0x4000_E000~0x4000_EFFF	4K
SECOTP2_BASE	0x4000_F000~0x4000_FFFF	4K

表 2-9 控制子系统 Security 模块空间分配

模块	地址	大小(Byte)
----	----	----------

SEC_CTRL_BASE	0x4000_B000~0x4000_B0FF	256
SEC_STAT_BASE	0x4000_B100~0x4000_B1FF	256
TRNG_BASE	0x4000_B200~0x4000_B27F	128
TRNG_TOOL_BASE	0x4000_B280~0x4000_B2FF	128
DBG_CTRL_BASE	0x4000_B300~0x4000_B3FF	256
OTP_MGR_BASE	0x4000_B400~0x4000_B4FF	256
SEC_REV_BASE	0x4000_B500~0x4000_B5FF	256
ACA_Q0_BASE	0x4000_B600~0x4000_B7FF	512
SCA_Q0_BASE	0x4000_B800~0x4000_B87F	128
HASH_Q0_BASE	0x4000_B880~0x4000_B8FF	128
Q0_DBG_BASE	0x4000_B900~0x4000_B9FF	256
ACA_Q1_BASE	0x4000_BA00~0x4000_BBFF	512
SCA_Q1_BASE	0x4000_BC00~0x4000_BC7F	128
HASH_Q1_BASE	0x4000_BC80~0x4000_BCFE	128
Q1_DBG_BASE	0x4000_BD00~0x4000_BDFF	256
UART0_BASE	0x4001_0000~0x4001_0FFF	4K
UART1_BASE	0x4001_1000~0x4001_1FFF	4K
UART2_BASE	0x4001_2000~0x4001_2FFF	4K
UART3_BASE	0x4001_3000~0x4001_3FFF	4K
I2C0_BASE	0x4001_4000~0x4001_4FFF	4K
I2C1_BASE	0x4001_5000~0x4001_5FFF	4K
I2C2_BASE	0x4001_6000~0x4001_6FFF	4K
I2C3_BASE	0x4001_7000~0x4001_7FFF	4K
GPIO_BASE	0x4001_8000~0x4001_8FFF	4K
MAILBOX_BASE	0x4001_9000~0x4001_9FFF	4K
I2S0_BASE	0x4001_B000~0x4001_BFFF	4K

I2S1_BASE	0x4001_C000~0x4001_CFFF	4K
PWM_BASE	0x4001_D000~0x4001_DFFF	4K

表 2-10 控制子系统 APB1 空间分配

模块	地址	大小(Byte)
UART0_BASE	0x4001_0000~0x4001_0FFF	4K
UART1_BASE	0x4001_1000~0x4001_1FFF	4K
UART2_BASE	0x4001_2000~0x4001_2FFF	4K
UART3_BASE	0x4001_3000~0x4001_3FFF	4K
I2C0_BASE	0x4001_4000~0x4001_4FFF	4K
I2C1_BASE	0x4001_5000~0x4001_5FFF	4K
I2C2_BASE	0x4001_6000~0x4001_6FFF	4K
I2C3_BASE	0x4001_7000~0x4001_7FFF	4K
GPIO_BASE	0x4001_8000~0x4001_8FFF	4K
MAILBOX_BASE	0x4001_9000~0x4001_9FFF	4K
I2S0_BASE	0x4001_B000~0x4001_BFFF	4K
I2S1_BASE	0x4001_C000~0x4001_CFFF	4K
PWM_BASE	0x4001_D000~0x4001_DFFF	4K

表 2-11 控制子系统 APB2 空间分配

模块	地址	大小(Byte)
ETH_BASE	0x4120_0000~0x4120_1FFF	16K

表 2-12 控制子系统 AHB 空间分配

模块	地址	大小(Byte)
----	----	----------

DMA0_BASE	0x4100_0000~0x410F_FFFF	1M
DMA1_BASE	0x4110_0000~0x411F_FFFF	1M
SPI0_BASE	0x4180_0000~0x418F_FFFF	1M
SPI1_BASE	0x4190_0000~0x419F_FFFF	1M
SDIO0_BASE	0x41C0_0000~0x41CF_FFFF	1M
SDIO1_BASE	0x41D0_0000~0x41DF_FFFF	1M

(3) 计算子系统空间分配

表 2-13 计算子系统空间分配

模块	地址	大小(Byte)
SRAM0	0x4400_0000~0x4403_FFFF	256K
SRAM1	0x4404_0000~0x4407_FFFF	256K
CFG	0x4408_0000~0x4408_3FFF	16K
CPT_EDAP	0x4480_0000~0x44FF_FFFF	8M
CPT_SUB	0x4408_8000~0x4408_BFFF	16K
M4	0x4000_0000~0x43FF_FFFF	64M
PIM	0x6000_0000~0x61FF_FFFF	32M
PSRAM1	0x8000_0000~0x81FF_FFFF	32M

表 2-14 计算子系统 APB 空间分配

模块	地址	大小(Byte)
CPT_RCC	0x4408_0000~0x4408_03FF	1K
MAILBOX_BASE	0x4408_0400~0x4408_07FF	1K
CPT_SYSCtrl	0x4408_0800~0x4408_0BFF	1K
MM	0x4408_0C00~0x4408_0FFF	1K

CPT_DW_AXI	0x4408_1000~0x4408_13FF	1K
NPU	0x4408_1400~0x4408_17FF	1K

表 2-15 计算子系统 AHB 空间分配

模块	地址	大小(Byte)
CPT_DMA	0x4408_8000~0x4408_9FFF	2K
PIM	0x4408_A000~0x4408_BFFF	2K

2.2.2 片上存储器

S300 片上存储资源如下所示，

(1) 控制电源域

10KB ROM，用于程序启动；

8KB+384KB SRAM，用于存放控制程序和数据。

(2) 计算电源域

128KB+128KB+256KB SRAM，用于存放 Ceva 计算程序和数据；

256KB+256KB SRAM，Ceva 计算、MM、NPU 均可用其作为数据存储；

4KB+512KB SRAM，NPU 内部 SRAM；

53KB SRAM，MM 内部 SRAM；

16KB SRAM，PIM 内部 SRAM。

(3) 常开电源域

8KB SRAM，用于存放处理数据；

16KB SRAM，用于存放 PDM 输入的音频数据；

详细信息请参考 S300 技术参考手册“片上存储器”章节。

2.2.3 片外 Flash

(1) Flash 接口框图




图 2-4 Flash 接口框图

(2) Flash 接口功能

S300 所用 Flash 接口模块具备一下功能：

- 内存映射的“直接”操作模式，用于执行 Flash 数据传输和从 Flash 执行代码
- 软件触发的“间接”操作模式，用于执行低延迟和非密集型 Flash 数据传输
- 一组软件 APB 可访问的 Flash 控制寄存器，用于执行任何 Flash 命令
- 支持任何设备时钟频率，包括当前市场的设备频率：用于 OCTAL SPI 设备的 166MHz

SDR 或 200 MHz DDR（带 DQS）

- 支持 XIP 操作
- 支持单、双、四或八线 I/O 指令
- 可编程写保护区域，阻止系统写入生效
- 传输之间的可编程延迟
- 一个独立的参考时钟，用于将 AHB 时钟与 SPI 时钟解耦
- 可编程波特率生成器，用于生成分频时钟
- 最多可选择四个外部设备 Octal SPI 和 QSPI 设备可以混合使用
- 支持 BOOT 模式
- 支持数据安全机制
- 多 SPI 接口上的双向 CRC
- 使用嵌入式校正引擎 Flash 设备的 ECC 错误

详细信息请参考 S300 技术参考手册“片外 Flash”章节。

2.2.4 片外 PSRAM

(1) PSRAM 接口框图




图 2-5 PSRAM 接口框图

(2) PSRAM 接口功能

S300 所用 PSRAM 接口模块具备以下功能：

- AHB 从接口，用于数据传输和寄存器配置
- 支持 Hyperbus 协议
- 支持 SPI 读写传输的就地执行（XIP）模式
- 支持双线/四线/八线 SPI 模式
- 支持接收串行数据位采样时间的可编程延迟
- 可编程波特率生成器，用于生成分频时钟

详细信息请参考 S300 技术参考手册“片外 PSRAM”章节。

2.3 定时器与看门狗

2.3.1 通用定时器

S300 内置 3 个通用定时器，每个定时器中包含两个可编程的 32 位或 16 位的可分频的向下计数器。其中两个定时器运行时钟为 24MHz，一个定时器运行时钟为 32KHz。

定时器具有以下特性：

- 可独立运行的向下计数器：可以在计数到 0 的时候产生中断
- 两种计数模式：16 位计数模式和 32 位计数模式
- 三种运行模式：自由运行模式、周期运行模式和单次运行模式
- 三种预分频模式：可以将定时器运行时钟频率进行 1 倍分频、16 倍分频和 256 倍分频

2.3.2 看门狗定时器

S300 有四个看门狗定时器模块，每个看门狗定时器模块有一个 32 位的向下计数器，可经过配置后在计数器到达 0 时产生中断信号和复位信号。不可预知的软件或硬件问题可能会导致应用程序工作失常，此时看门狗定时器模块可以给系统一个复位使系统恢复正常。在 S300 中，三个看门狗定时器运行时钟为 24MHz，一个看门狗定时器运行时钟为 32KHz。

看门狗定时器具有以下特性：

- 产生中断信号
- 产生复位信号使系统复位
- 32 位向下计数器
- 写保护，防止看门狗定时器被误配置

2.4 真实时间计数器

S300 有一个真实时间计数器（RTC），用于配合低功耗系统的运行。真实时间计数器可作为长时钟周期计数器，它会在输入时钟的指定周期数后产生中断信号。在 S300 中，真实时间计数器的默认运行时钟频率为 32KHz。

真实时间计数器具有以下特性：

- 产生中断信号
- 32 位可编程向上计数器

2.5 低功耗管理

常开子系统：包含功耗控制状态机、微处理器、传感器接收、音频视频采集接口、内置 GPIO/TIMER/WDT/RTC。

控制子系统：包含音频数据播放、音频数据处理、常见 SOC 控制、DMA 等。

计算子系统：包含大型数据处理器、神经网络处理器、音频数据处理、视频数据处理、播放器等。

S300 采用了多级、多场景低功耗设计，满足不用应用场景下低功耗的需求：

- 上电/FULL 工作模式

当上电阶段，芯片会启动控制子系统 SOC 和计算子系统，使其加载启动信息，建立常开系统自动探测机制，为芯片能够自动唤醒建立基础。最大应用（FULL）场景运行时，控制子系统 SOC 和计算子系统以及音视频探测全开。同样在经过超低功耗传感器监测模式后，如果需要控制子系统 SOC 和计算子系统对音视频数据进行处理和计算，也需要再回到 FULL 工作模式。

- 音频/控制 SOC 子系统工作模式

当应用场景集中在低速音频数据处理、播放，基本外设控制场景，可以选择掉电计算子

系统，降低常开控制部分时钟频率，甚至对常开子系统 CPU 进行 WFI 处理，从而得到更低的功耗。

● 睡眠模式

当数据处理间隙或者使用场景关闭，芯片处于探测模式下，可以选择使芯片进入睡眠模式，控制子系统 SOC 和计算子系统都进行掉电。

● 超低功耗传感器监测模式

在睡眠模式的基础上，常开子系统可以配置更低的工作频率，关闭外设，CPU 进入 WFI，只留下 WDT/RTC/GPIO/音频探测中断/视频探测中断等。

下表描述了工作模式的进入以及唤醒方式：

表 2-16 不同功耗模式下的功耗

功耗模式	描述		条件	功耗 (W)
FULL 工作模式	计算子系统模块满负荷, 计算子系统运算满负荷, 控制子系统运算, 外设全开	AHBCLK=384M CPTCLK=192M	消费级	0.3012
			工业级	1.2669
SOC 工作模式	计算子系统掉电 控制子系统功能全开	AHBCLK=384M	消费级	0.0361
			工业级	0.1271
	计算子系统掉电 控制子系统音频工作	AHBCLK=192M	消费级	0.0241
			工业级	0.1111
睡眠模式	计算子系统掉电 控制子系统掉电	AON_HCLK =4M	消费级	0.0015
			工业级	0.0077
	计算子系统掉电 控制子系统掉电	AON_HCLK =32K	消费级	0.0011
			工业级	0.0065
超低功耗传感器监测模式	FSM WFI	AON_HCLK =32K	消费级	0.00004
			工业级	0.0032

表 2-17 工作模式进入以及唤醒方式

功耗模式	进入	唤醒	IO power status	LDO 输出
FULL 工作模式	开机/全部唤醒	POR_ON/FSM 配置寄存器相关 bit 全 1	电源正常	正常
SOC 工作模式	计算子系统空闲且申请掉电； 常开子系统 CPU 可选 DEEPSLEEP +WFI/WFE	GPIO/TIMER/WDT/RTC/AUDIO /VIDEO/FSM 配置寄存器相关 bit 唤醒	电源正常	正常
睡眠模式	控制子系统空闲且申请掉电； 计算子系统闲且申请掉电	GPIO/TIMER/WDT/RTC/AUDIO /VIDEO/FSM 配置寄存器相关 bit 唤醒	电源正常	正常
超低功耗传感器监测模式	睡眠模式的基础上常开子系统 CPU DEEPSLEEP+WFI/WFE	GPIO/TIMER/WDT/RTC/AUDIO /VIDEO	电源正常	正常

3 外设接口

3.1 外设描述

3.1.1 GPIO 接口

(1) GPIO 简介

S300 芯片提供 40 个 GPIO（其中多媒体子系统 32 个，常开子系统 8 个），其通过 GPIO 接口与外部设备进行通信，GPIO 可配置为输入/输出模式，并作为响应外部中断的输入口。S300 多媒体子系统的 32 个 GPIO，其全部位于同一个 PORT 上。

(2) GPIO 支持功能

S300 的每个 GPIO，软件可将 I/O (GPIO) 各个端口分别配置为以下工作模式：

- 输出模式
- 输入浮空、输入上拉、输入下拉
- 外部中断输入，用于触发 S300 内部相应处理系统的中断

(3) GPIO 接口结构




图 3-1 GPIO 接口结构图

GPIO 接口如图 3-1 所示，I/O PAD 经过 IO MUX 连接到 S300 GPIO 控制器。S300 GPIO 控制器通过 APB 接口（APB Interface）连接到总线 APB；GPIO 触发的中断（Interrupt）通过中断探测模块（Interrupt Detection）连接到 S300 内部各系统的主控处理器。

3.1.2 UART 接口

(1) UART 接口简介

S300 芯片有 4 个 UART 控制器可供使用，4 个 UART 控制器各具有功能相同的寄存器，4 个 UART 与 GPIO 等其他功能复用。




图 3-2 UART 控制器结构图

4 个 UART 具备灵活地与外部设备进行全双工数据交换的能力，并且兼容不同的 UART 设备。可作为与外部红外数据交换（IrDA）或 RS485 调制解调器。

(2) UART 支持功能

- 支持奇偶校验生成/校验
- 支持 9 位串行数据
- 支持传输和接收数据 FIFO（先进先出队列）
- 支持 DMA 高速数据通信
- 支持可编程串行数据波特率：波特率=(串行时钟频率)/(16×除数)
- 支持串口 Serial UART (RS232)协议
- 支持作为 RS485 调制解调器
- 支持连接红外数据交换 IrDA 1.0 SIR

(3) UART 接口与时序图




图 3-3 UART 接口结构图

UART 接口功能分别作为 RS232、RS485 以及 SIR 时的波形图，如图 3-4 到 3-6 所示




图 3-4 RS232 发送波形时序图




图 3-5 RS232 接收波形时序图

UART232 串行通信采用异步方式，需要引入起始位和停止位等来指示数据的发送或接收开始与结束。串行通信中，除了起始位和停止位之外，还可以添加额外的奇偶校验位以增强数据传输的可靠性。UART 控制器可选的奇偶校验位，停止位可配置为 1、1.5 或 2。




图 3-6 RS485 波形时序图

在串行通信中，特别是在使用 RS-485 等接口时，DE（数据使能）信号的断言（Assertion）和否定断言（DE-Assertion）时间对于确保数据正确传输非常关键。在图 3-6 中，t1 代表 DE 断言时间，而 t2 代表 DE 否定断言时间。图 3-6 中只展示了一个数据的传输情况；若传输 FIFO 中有更多的数据字符待传输，DE 信号不会在传输完一个数据字符后立即被否定断言。只有当所有数据字符都传输完毕，DE 信号才会被否定断言。




图 3-7 SIR 波形时序图

在红外通信 (IrDA) 中，数据的传输通常通过红外脉冲来表示二进制数据：传输单个红外脉冲表示逻辑 0、不传输脉冲表示逻辑 1。SIR 时序与 RS232 具有一定的相似度，图 3-7 给出了时序对比。

3.1.3 I2C 接口

(1) I2C 简介

S300 芯片有 2 个 I2C 控制器可供使用。2 个 I2C 控制器具有功能相同的寄存器，2 个 I2C 与其他功能复用。




图 3-8 I2C 控制器结构图

(2) I2C 支持功能

I2C 总线接口用作 S300 和 I2C 串行总线之间连接的接口。I2C 控制器通过软件控制，有以下两种方式执行相关操作，两种方式只能选择一种：

- 当仅配置作为 I2C 主设备，可与其他 I2C 从设备通信
- 当仅配置作为 I2C 从设备，可与一个或多个 I2C 主设备通信

I2C 提供多种功能模式，用于控制所有 I2C 总线特定的序列、协议、仲裁和时序。它支持标准模式、快速模式和高速模式。

- 标准模式 Standard Mode (0 to 100 Kb/s)
- 快速模式 Fast Mode (≤ 400 Kb/s) or 快速模式+Fast Mode Plus (≤ 1000 Kb/s)
- 高速模式 High-Speed Mode (≤ 3.4 Mb/s)

(3) I2C 接口与时序图




图 3-9 I2C 接口模块结构图

主设备（master）负责生成时钟并控制数据传输。从设备（salve）负责向主设备传输数据或从主设备接收数据。确认数据都由从设备发送，无论是从主设备接收数据或者向主设备发送数据。I2C 协议还允许多个主设备共存于 I2C 总线上，并使用仲裁程序来确定当前 I2C 总线的所有权。

每个从设备都有一个确定的唯一地址。当主设备与从设备通信时，主设备向从设备传输一个 START/RESTART 条件，接着发送从设备的唯一地址和一个控制位（R/W），控制位（R/W）用来确定主设备向从设备传输数据（W）或者是从设备接收数据（R），从设备接收到以上控制数据后，紧接发送一个确认（ACK）脉冲到主设备。

下图给出 I2C 控制器接口与外部 I2C 设备的协议时序。




图 3-10 I2C 接口波形时序图

3.1.4 SPI 接口

(1) SPI 简介

S300 具备 2 个 SPI 接口，分别为 SPI0 和 SPI1。2 个 SPI 可配置为主机/从机模式，主机模式支持双线全双工和单线、双线以及四线半双工模式，支持连接 DMA 通道。




图 3-11 SPI 控制器结构图

(2) SPI 支持功能

- 支持 Motorola 标准串行外设接口 (SPI)
- 支持 TI 同步串行协议 (SSP)
- 支持 National Semiconductor Microwire 协议

(3) SPI 接口与时序图




图 3-12 SPI 接口模块与外设连接(Master 模式)




图 3-13 SPI 接口模块与外设连接(Slave 模式)

在 Motorola SPI 协议中，确保不同设备间通信的数据同步和准确性主要依赖于时钟极性（CPOL）和时钟相位（CPHA）的配置。两个参数决定了 SPI 通信的时钟状态和数据采样点，从而确保数据在不同的 SPI 设备间能够正确同步，图 3-14 给出了 SPI 模式时序图。




图 3-14 SPI 模式时序图

在 TI 同步串行协议（SSP）中，Master 向 Slave 传输数据时，CS 从高电平拉低后启动数据发送；若要连续进行数据传输，需要在 LSB 结束后产生一个下降沿的脉冲信号。图 3-15 给

出了 SSP 模式时序图。




图 3-15 SSP 模式时序图

在 National Semiconductor Microwire 协议中，当 SPI 配置为串行主设备时，数据传输由从机选择信号（CS）的下降沿开始，首先由主机发送数据到从机；主机发送结束后，从机发送主机要获取的数据；选择信号在传输期间保持低电平活动状态，并在数据传输完毕后的半个时钟周期后拉高。图 3-16 显示了一个 SPI 串行主设备串行读取从设备的时序图。




图 3-16 National Semiconductor Microwire 模式时序图

3.1.5 PWM 接口

(1) PWM 简介

PWM 是脉冲宽度调制（Pulse Width Modulation）的缩写，S300 芯片提供 3 个独立的 PWM 接口。每个 PWM 接口可输出不同占空比 PWM 脉冲，用于控制外部设备，例如精准的控制电机的转速；同时可用于测量外部输入的脉冲信号，用于测量精确时间的外部事件。




图 3-17 PWM 控制器结构图

(2) PWM 支持功能

- 产生不同占空比以及不同频率的脉冲，控制外部设备速度或亮度
- 测量外部输入信号的占空比、频率等信号信息

(3) PWM 接口与时序图




图 3-18 PWM 时序图

3.1.6 SD/MMC 接口

(1) SD/MMC 简介

S300 芯片的 SDIO 接口(SDIO)提供 AHB 外设总线与 SDIO 等设备之间的通信接口。S300 芯片提供 2 个专用 SD/MMC 控制器接口，支持 3 种不同数据总线模式：1 位、4 位和 8 位的

数据总线宽度，这取决于卡类型（SD/SDIO、HSMMC、CE-ATA）。

(2) SD/MMC 支持功能

- 支持 SD 存储卡 3.0 标准
- 支持 SDIO 存储卡 3.0 标准
- 支持 MMC 版本 4.41 和 EMMC4.5
- 支持 CE-ATA 版本 1.1

(3) SD/MMC 接口与时序图




图 3-19 Typical SD 卡图




图 3-20 SDIO 外设连接框图




图 3-21 SDIO 接口读操作时序图




图 3-22 SDIO 接口写操作时序图

3.1.7 I2S 接口

(1) I2S 简介

S300 具备 2 个 I2S 接口, I2S 总线广泛应用于数字音频传输的串行接口标准, 为数字音频应用提供了一种灵活的数字音频数据通信接口。




图 3-23 I2S 控制器结构图

(2) I2S 支持功能

I2S 标准总线定义了三种信号：时钟信号 SCK、声道选择信号 LRCK(WS)和串行数据信号 SD(SDI、SDO)。S300 的 I2S 模块包含独立的发送和接收声道，能够保证优良的通信性能。

- 基于飞利浦 I2S 串行协议的 I2S 发射器和/或接收器
- 由于发射器和接收器的独立性，实现全双工通信
- APB 总线和 I2S SCLK 的异步时钟
- 音频数据分辨率为 12、16 位
- 可编程 DMA 寄存器的可配置支持
- 可编程的 FIFO 阈值
- 支持每个左/右声道 WS 周期的 16、24、32 个 SCLK 周期

芯片的 I2S 协议如下表所示，支持传输数据位宽为 12 或 16bit，单个声道下 SCK 时钟个数可配置且支持对 SCK 时钟的 Gate 功能；支持 8K、12K、16K、24K 以及 48K 等不同采样频率的音频传输。

表 3-1 I2S 协议说明（支持主机模式）

数据宽度 ¹	SCK 个数 ²	fs (KHz)	Gating 设置 ³	SCK (KHz)	MCK (KHz)	fmck/fsck
12	16	48	12/No Gating	1536	12288	8
12	24	48	12/No Gating	2304	12288	5.333333
12	32	48	12/No Gating	3072	12288	4
12	16	24	12/No Gating	768	6144	8
12	24	24	12/No Gating	1152	6144	5.333333
12	32	24	12/No Gating	1536	6144	4
12	16	16	12/No Gating	512	4096	8
12	24	16	12/No Gating	768	4096	5.333333
12	32	16	12/No Gating	1024	4096	4
12	16	12	12/No Gating	384	3072	8
12	24	12	12/No Gating	576	3072	5.333333
12	32	12	12/No Gating	768	3072	4
12	16	8	12/No Gating	256	2048	8
12	24	8	12/No Gating	384	2048	5.333333
12	32	8	12/No Gating	512	2048	4
16	16	48	16/No Gating	1536	12288	8
16	24	48	16/No Gating	2304	12288	5.333333
16	32	48	16/No Gating	3072	12288	4
16	16	24	16/No Gating	768	6144	8

16	24	24	16/No Gating	1152	6144	5.333333
16	32	24	16/No Gating	1536	6144	4
16	16	16	16/No Gating	512	4096	8
16	24	16	16/No Gating	768	4096	5.333333
16	32	16	16/No Gating	1024	4096	4
16	16	12	16/No Gating	384	3072	8
16	24	12	16/No Gating	576	3072	5.333333
16	32	12	16/No Gating	768	3072	4
16	16	8	16/No Gating	256	2048	8
16	24	8	16/No Gating	384	2048	5.333333
16	32	8	16/No Gating	512	2048	4

注：1.可用于配置传输的数据长度，即音频分辨率

2.左（右）单个声道下，控制器传输的 SCK 时钟周期数

3.左（右）单个声道下，实际输出 SCK 时钟个数

(3) I2S 接口与时序图




图 3-24 I2S 接口信号线

S300 的 I2S 接口支持飞利浦标准，MCK 时钟为外部 I2S 音频解码器提供系统时钟，SCK 为音频数据驱动时钟，LRCK 提供音频的采样率和左右声道指示，具备 SDI 和 SDO 两个数据传输接口，实现全双工音频数据处理。




图 3-25 I2S 接口时序图

- 时钟线（Continues Serial Clock, SCK）
- SCK 线提供了同步音频数据传输的时钟信号，确定了数据传输的速度和时序。该时钟也称为 Bit Clock（BCLK），SCK 的频率= $2 \times \text{采样频率} \times \text{位宽}$
- 左/右声道线（Left-Right Clock, LRCK）
- LRCK 线指示了当前传输的是左声道的音频数据还是右声道的音频数据，它被称为帧同步信号，LRCK 的频率=采样频率
- SDI 和 SDO 统称为数据线（Serial Data, SD）
- SD 线用于传输实际的音频数据，传输的数据的位宽可以根据具体应用而变化。TX 方向为：Serial Data Out（SDO）；RX 方向为：Serial Data In（SDI）。

3.1.8 GMAC 接口

(1) GMAC 简介

S300 有 1 个支持 1Gbps 功能的以太网 MAC 层接口 GMAC。S300 借助外部以太网物理层 (PHY)，通过以太网介质访问控制 (MAC)，按照以太网协议 IEEE 802.3 标准发送和接收数据。以太网协议作为局域网(LAN) 和广域网(WAN) 进行数据传播的网络协议，是现代通信基础设施的核心组成部分。




图 3-26 GMAC 接口结构图

(2) GMAC 支持功能

S300 的 GMAC 接口支持两种模式，分别为 RGMII 和 RMII 模式，其通过 SCTRL_CFG3 寄存器的 bit 1 进行选择，详细参照 SCTRL 相关寄存器说明。

- RGMII(10Mbps、100Mbps、1Gbps)
- RMII 模式(10Mbps、100Mbps)

(3) GMAC 接口与时序图




图 3-27 RGMII 外设连接图

S300 的以太网（GMAC）接口作为 RGMII 接口时，RGMII 信号接口包括 TXD[3:0](PHY_TXD[3:0])、(G)TX_CLK(CLK_TX)、RXD[3:0](PHY_RXD[3:0])、CLK_RX、RX_CTL(PHY_RXDV)、MDC(GMII_MDC)和 MDIO(GMII_MDIO)，其信号连接关系如下图所示。




图 3-28 RMII 外设连接图

S300 的以太网（GMAC）接口作为 RMII 接口时，RMII 信号接口包括 REF_CLK(CLK_TX)、TXD[1:0](PHY_TXD[1:0])、TX_CTRL (PHY_TX_EN)、RX_ER (PHY_RXER)、RXD[1:0](PHY_RXD[1:0])、CSR_DV (PHY_RXDV)、MDC(GMII_MDC)和 MDIO(GMII_MDIO)，其信号连接关系如下图所示。

RGMII (Reduced Gigabit Media Independent Interface) 是一种常用于网络通信的接口，它支持 1Mbps、100Mbps 和 1000Mbps 的连接速度。RGMII 是 GMII 的简化版本，使用 4 位宽的发送和接收数据通路，每个数据通路都有自己的源同步时钟。在 1000Mbps 模式下，时钟频率为 125MHz，使用双数据速率（DDR）信号；而在 10Mbps 和 100Mbps 模式下，时钟频率分别为 2.5MHz 和 25MHz，使用单数据速率（SDR）信号。




图 3-29 RGMII 时序图

RMII (Reduced Media Independent Interface) 是一种简化版的 MII 接口，它通过减少信号线的数量来简化以太网的物理层接口。RMII 接口使用单个 50 MHz 的参考时钟 (REF_CLK)，并提供 2 位宽的发送和接收数据接口。




图 3-30 RMII 时序图

3.1.9 DVP 接口

(1) DVP 简介

S300 有 1 个 DVP (摄像头数据并口传输协议) 接口，可与支持 DVP 协议的摄像头进行连接，S300 芯片内部具备 AI 图像处理功能单元，可对图像数据进行处理和识别，并将处理后图像信息传输至显示模块进行显示或将数据通过网络进行转发。

DVP 接口数据位宽为 8bit, 对于 8bit 宽的摄像头, 可按照 bit 位顺序进行连接; 对于大于 8bit 的摄像头, 连接至摄像头数据的高位 (例如 10bit 数据, 可连接至摄像头输出数据的 bit[9:2])。

(2) DVP 支持功能

- 支持外接 8/10bit 的 DVP 协议的 Camera
- 支持最大输入分辨率 2592*1444
- 支持 YUV422、RGB888 和 RGB565 多种图像格式

(3) DVP 接口与时序图




图 3-31 S300 DVP 视频接口与 Camera 连接示意图

DVP 接口时序如下图所示：




图 3-32 DVP 接口时序图

3.1.10 PDM 接口

(1) PDM 简介

PDM 作为一种数字音频传输接口，它将模拟信号转换为高采样率的单比特数字信号来工作。PDM 接口应用广泛于数字麦克风等音频采集领域。S300 有 2 个 PDM 接口，它们共用一个时钟 PDM_PCLK，可用于对接 2 个 PDM 数字麦克风。

(2) PDM 支持功能

- 支持 2 路 PDM 数字音频输入
- 支持频率为 1MHz(默认)、2MHz、3MHz 多种不同频率的音频输入
- 支持语音唤醒功能，内部集成语音检测唤醒功能

(3) DVP 接口与时序图




图 3-33 PDM 接口与 PDM 麦克风连接示意图




图 3-34 PDM 接口时序图

PDM_PCLK 默认为 1MHz，可选为 1MHz、2MHz、3MHz。

3.2 传感器描述

3.2.1 温度传感器

S300 支持连接多种数字温度传感器，可提供 SPI、I2C、UART 等接口与外部数字温度传感器进行连接，支持应用于各种温度检测和控制场景。

(1) 采用串口连接方式的应用场景如图所示。




图 3-35 采用 UART 连接温度传感器示意图

每个串口可根据需要，串联多个外部温度传感器。S300 共有 4 个串口，可根据需求，灵活选用串口连接外部温度传感器。

(2) 采用 SPI 连接方式的应用场景如图所示。




图 3-36 采用 SPI 连接温度传感器示意图

S300 共有 2 个 SPI，可根据实际需求，选用不同的 SPI 接口连接外部温度传感器。

(3) 采用 I2C 连接方式的应用场景如图所示。




图 3-37 采用 I2C 连接温度传感器示意图

S300 共有 4 个 I2C 接口，可根据实际需求场景，选用不同的 I2C 接口连接外部温度传感器。单个 I2C 支持串联多个 I2C 接口的温度传感器，需通过设置不同传感器地址对传感器进行配置和读取。

3.2.2 触摸传感器

触摸传感器也叫做触觉传感器，对于触摸或者压力敏感，用于检测物体接触或靠近的传感器。通过检测触摸界面上的电容或电阻的变化来确认是否发生触摸。S300 支持连接触摸传感器，取代传统的机械按钮和开关，提供更美观和方便的用户界面。连接方案如图所示。




图 3-38 采用 GPIO 连接触摸传感器示意图

S300 共有提供 32 个 GPIO（与其他功能复用），可根据实际需求场景，选用不同的 GPIO 连接外部触摸传感器。

3.2.3 音频传感器

音频传感器是能够感知周围环境中声音的设备，可由一个或多个麦克风组成，并能驱动扩音器播放相关声音信息。音频传感器既可以将声音信号转换为电信号，以便计算机、嵌入式系

统等设备进行处理，又可以将计算机、嵌入式系统等设备处理的电信号再次转化为声音信息。




图 3-39 S300 I2S 接口与音频 CODEC 传感器连接示意图

S300 拥有 2 个 I2S(Philips 标准)音频接口，通过外接 CODEC，实现声音的接收和播放。




图 3-40 S300 PDM 接口与 PDM 数字麦克风连接示意图

S300 还具有 1 个 PDM 音频接口，可通过连接 2 个 PDM 麦克风，实现立体声音的获取。

3.2.4 视频传感器

视频传感器主要是由光学镜头和感光元件组成的图像采集设备，应用最广泛的视频传感器是摄像头，摄像头广泛用于捕捉图像和视频，它将携带图像信息的光线转化为图像或视频数字信号，并根据一定传输协议传输给处理器。




图 3-41 S300 DVP 视频接口与 Camera 连接示意图

S300 有 1 个 DVP（摄像头数据并口传输协议）接口，可与支持 DVP 协议的摄像头进行连接，S300 芯片内部具备 AI 图像处理功能单元，可对图像数据进行处理和识别，并将处理后图像信息传输至显示模块进行显示，或将数据通过网络进行转发。

3.2.5 雷达传感器

毫米波雷达传感器使用毫米波（MillimeterWave）。它是一种使用毫米波频段（通常在 30GHz 到 300GHz 之间，波长为 1~10mm）的电磁波进行探测和测量的雷达系统。毫米波雷达广泛应用于智能驾驶、安防监控、智能家居、智慧农业、航空航天、海洋监测和天气监测等领域。




图 3-42 S300 Uart 与毫米波雷达连接示意图

激光雷达（LiDAR）是一种利用激光技术进行距离测量和成像的遥感技术。它通过发射激

光束并接收反射回来的光束，来测量物体与传感器之间的距离。




图 3-43 S300 外设与激光雷达（LiDAR）连接示意图

S300 共有 4 个串口，可根据需求，灵活选用串口连接外部雷达传感器。S300 共有 4 个 I2C 接口，可根据实际需求场景，选用不同的 I2C 接口连接外部雷达传感器。

3.2.6 IMU 传感器

IMU（Inertial Measurement Unit，惯性测量单元）是一种利用惯性原理来测量物体的加速运动和旋转的设备。通常包含加速度计和角速度计（陀螺仪），能够测量物体在三维空间中的角速度和加速度，获取被测物体动作。

IMU 已广泛应用于自动驾驶、无人机、机器人、智能交通、工业自动化等领域，为设备提供关键的运动和姿态信息。

S300 共有 4 个串口，可根据需求，灵活选用串口连接外部 IMU 传感器。S300 共有 2 个 SPI，可根据实际需求，选用不同的 SPI 接口连接外部 IMU 传感器。




图 3-44 S300 外设与 IMU 传感器连接示意图

4 电气特性

4.1 I/O 管脚

表 4-1 I/O 管脚

符号	说明	条件	最小	典型	最大	单位
V _{IH}	高电平输入电压	V _{dd} ¹ =1.8v	1.17	-	1.98	V
		V _{dd} ¹ =3.3v	2.0	-	V _{dd} ¹ / V _{dd} ¹ +0.3 ²	V
V _{IL}	低电平输入电压	V _{dd} ¹ =1.8v	-0.3	-	0.63	V
		V _{dd} ¹ =3.3v	-0.3	-	0.8	V
I _{IH}	高电平输入漏电流	V _{dd} ¹ =1.8v, V _{IH} = 1.8V	-	-	±10	μA
		V _{dd} ¹ =3.3v, V _{IH} = 3.3V			±10	μA
I _{IL}	低电平输入漏电流	V _{dd} ¹ =1.8v, V _{IL} = 0V	-	-	±10	μA
		V _{dd} ¹ =3.3v, V _{IL} = 0V			±10	μA
V _{OH}	高电平输出电压	V _{dd} ¹ =1.8v	1.35	-	-	V
		V _{dd} ¹ =3.3v	2.4	-	-	V
V _{OL}	低电平输出电压	V _{dd} ¹ =1.8v	-	-	0.45	V
		V _{dd} ¹ =3.3v	-	-	0.4	V
I _{OH}	高电平灌电流	V _{dd} ¹ =1.8v, V _{OH} = 1.8V	-	35.6	-	mA
		V _{dd} ¹ =3.3v, V _{OH} = 3.3V	-	27.4	-	mA
I _{OL}	低电平拉电流	V _{dd} ¹ =1.8v, V _{OL} = 0V	-	37.9	-	mA
		V _{dd} ¹ =3.3v, V _{OL} = 3.3V	-	41.3	-	mA
R _{PU}	上拉电阻	V _{dd} ¹ =1.8v	-	89	-	kΩ
		V _{dd} ¹ =3.3v	-	46	-	kΩ
R _{PD}	下拉电阻	V _{dd} ¹ =1.8v	-	104	-	kΩ
		V _{dd} ¹ =3.3v	-	48	-	kΩ

注：1.V_{dd} 是 IO 管脚的供电电源，具体见表 4-4 推荐工作条件中 VDD18、VDD33；

2.SD 卡信号、SDIO 信号、FLASH 信号以及 PSRAM 信号的 V_{IH} 最大不超过 V_{dd}。

4.2 CLK 管脚

表 4-2 CLK 管脚

符号	说明	条件	最小	典型	最大	单位
V _{IH}	高电平输入电压	V _{dd} ¹ =1.8v	1.17	-	1.98	V
V _{IL}	低电平输入电压	V _{dd} ¹ =1.8v	-0.3	-	0.63	V
I _{IH}	高电平输入漏电流	V _{dd} ¹ =1.8v, V _{IH} = 1.8V	-	-	±10	μA

符号	说明	条件	最小	典型	最大	单位
I _{IL}	低电平输入漏电流	V _{dd} ¹ =1.8v, V _{IL} = 0V	-	-	±10	μA
V _{OH}	高电平输出电压	V _{dd} ¹ =1.8v	1.35	-	-	V
V _{OL}	低电平输出电压	V _{dd} ¹ =1.8v	-	-	0.45	V
I _{OH}	高电平灌电流	V _{dd} ¹ =1.8v, V _{OH} = 1.8V	-	35.6	-	mA
I _{OL}	低电平拉电流	V _{dd} ¹ =1.8v, V _{OL} = 0V	-	37.9	-	mA
R _{PU}	上拉电阻	V _{dd} ¹ =1.8v	-	89	-	kΩ
R _{PD}	下拉电阻	V _{dd} ¹ =1.8v	-	104	-	kΩ

注：1.V_{dd} 是 CLK 管脚的供电电源，具体见表 4-4 推荐工作条件中 VDD18。

4.3 VCC 管脚

表 4-3 VCC 管脚

符号	说明	条件	最小	最大	单位
V _{dd} ¹	电源输入		0.9×V _{dd} ¹	1.1×V _{dd} ¹	V
I _{dd} ²	工作电流	V _{dd} ¹ =0.9V		500	mA
I _{dd} ²	Stop Clock 方式 静态电流	V _{dd} ¹ =0.9V		20	μA

1.V_{dd} 是芯片的供电电源，具体见表 4-4 推荐工作条件中 VDD、VDD18、VDD33、VDDA18。

2.I_{dd} 是对应 CORE 电压的总电流。

4.4 推荐工作条件

表 4-4 推荐工作条件

项目	符号	条件	规范值			单位
			最小	典型	最大	
CORE 工作电压	VDD	-	0.81	0.9	0.99	V
IO 工作电压 1	VDD18	-	1.62	1.8	1.98	V
IO 工作电压 2	VDD33	-	3.14	3.3	3.47	V
PLL 工作电压	VDDA18	-	1.62	1.8	1.98	V
工作频率	f	-	1	-	200	MHz
CORE 工作电压 上升斜率	VDDramp-upslew	-	-	-	0.018	V/us
IO 工作电压上升 斜率	VDDIO ramp-upslew	-	-	-	0.018	V/us
耗散功率	P _D	-	-	-	500	mW
热阻	θ _{ja}	JEDEC 4L PCB	-	-	16.07	°C/W

	θ_{jc}	JEDEC PCB	-	-	10.47	°C/W
环境温度	T_A	最大耗散功率	-25	-	85	°C
		最小耗散功率 (低功耗)	-25	-	125	°C
结温	T_j	-	-25	-	125	°C

4.5 绝对最大额定值

超出绝对最大额定值的可能导致器件永久性损坏。此处只是强调的额定值，不涉及器件在这些或其它条件下，超出表 4-4 建议工作条件技术规格指标的功能性操作。长时间暴露在绝对最大额定条件下可能会影响设备的可靠性。

表 4-5 绝对最大额定值

参数	符号	最小值	最大值	单位
工作环境温度	T_A	-25	85	°C
储存温度	T_{STG}	-40	125	°C
最大工作电压 Core	VDD	0.81	0.99	V
最大工作电压 IO1	VDD18	1.62	1.98	V
最大工作电压 IO2	VDD33	3.14	3.47	V
最大工作电压 PLL	VDDA18	1.62	1.98	V
最大工作电流 Core	I _{CC_CORE}	-	500	mA
最大工作电流 IO	I _{CC_IO}	-	100	mA