正 修 科 技 大 學
電 子 工 程 研 究 所
碩 士 論 文

碳化矽薄膜電阻式記憶體特性研究
Study of the Characteristics for the Silcon Carbide Resistance Random Access Memory Devices

研究生：黃高金覺　　Student：Chin-Chueh Huang Kao

指導教授：陳開煌　　Advisor：Kai-Huang Chen

Department of Electronic Engineering

Cheng Shiu University

Kaohsiung City, Taiwan, R. O. C.

Dissertation for Master

January 2024

中 華 民 國　113　年　1　月

正修科技大學

碩士學位考試委員會審定書

碳化矽薄膜電阻式記憶體特性研究

Study of the Characteristics for the Silcon Carbide Resistance Random Access Memory Devices

本論文係 黃高金覺 君（學號 M1003101 ）於本校電子工程系完成之碩士學位論文，於民國 113 年 1 月 18 日承下列學位考試委員審查通過及口試及格，特此證明。

考試委員：鄭建民 _____

陳開暉 _____

王新金 _____

召 集 人：王新金

指導教授：陳開暉

系(所)主任：[illegible]

中華民國 113 年 1 月 18 日

Study of the Characteristics for the Silcon Carbide Resistance Random Access Memory Devices

by

Chin-Chueh Huang Kao

A dissertation submitted to the graduate division in partial fulfillment of the requirement for the degree of master

at

Cheng Shiu University

Kaohsiung City, Taiwan, Republic of China

January 2024

Approved by:

Chien-Min Cheng Yao-Chin Wang _____

Kai-Huang Chen _____ _____

Advisor:

Kai-Huang Chen

Chairman:

Na Fu Wang

摘要

本研究將透過射頻磁控濺鍍法來濺鍍碳化矽薄膜，並會以不同功率 50W、75W 及不同時間 0.5 H、1 H、2H 來沉積在 TiN 基板上形成 SiC 薄膜，並量測其是否具備電阻式記憶體的特性，並另外用快速熱退火以不同溫度來觀察對電性的影響。最後使用 Al 以電子束熱蒸鍍的方式來沉積頂電極，製成一個金屬/絕緣體/金屬電阻式記憶體結構(MIM)，最後，電性量測的部分將會使用精密型電源量測設備用以量測其電流對電壓的特性以及探討電流傳導機制。

由實驗結果得知，SiC 薄膜於濺鍍時間為 1H 時呈現最佳特性：on/off ratio 約為 1，操作電壓約 1.5 V，漏電流約 10^{-4} A，連續操作次數約 30 次。發現該記憶體在高阻態傳導機制都是普爾−法蘭克發射，低阻態都是歐姆傳導，而後以 400°C 快速熱退火製程來改善薄膜表面缺陷後，記憶體可以得到之最佳特性為：on/off ratio 約為 6，操作電壓約 3 V，漏電流約 10^{-8} A，操作次數約上升為 300 次。最後另以 500°C 快速熱退火後可得最佳特性為：on/off ratio 約為 5，操作電壓約 3 V，漏電流約 10^{-6} A，連續操作次數也提升至約 500 次

關鍵字：射頻磁控濺鍍法、碳化矽、電阻式記憶體

CHENG SHIU UNIVERSITY 正修科技大學

Abstract

In this study, the electrical and resistive switching properties of as-deposited SiC thin film on TiN substrate prepared by rf magnetron sputtering technology using the different power of 50W and 75W, the different deposited time of 0.5h, 1h, and 2h. In addition, the electrical and resistive switching properties of RTA treated SiC thin film was also observed and measured. And then, the Al top electrode of thin film RRAM devices prepared using by E-beam thermal evaporation method for formed the metal-insulator-metal (MIM) structure. Finally, the electrical and resistive switching mechanism of as-deposited and RTA treated SiC thin film were also measured by the Precision power measurement mechanism.

From the experimental results, the as-deposited SiC thin film for 1h depsoited time exhibited the excellent the electrical and resistive switching properties. The on/off ratio was about 1,operation voltage was 1.5 V, leakage current was about 10^{-4} A, retention was about 30 times. The electrical transport mechanism of SiC thin film RRAM devices was exhibited the Poole-Fankel mechanism for the HRS state, and Ohmic conduction mechanism for LRS state.

From the RTA post-treatment process, the RTA-treated SiC thin film exhibited the excellent the electrical and resistive switching properties. The on/off ratio was about 6,operation voltage was 3 V, leakage current was about 10^{-8} A, retention was about 300 times. For 500°C RTA-treated process, the on/off ratio was about 3, operation voltage was 3 V, leakage current was about 10^{-6} A, retention was about 500 times.

Keyword: RF magnetron sputtering, Silicon Carbide, Resistance Random Access Memory

誌謝

兩年的時間說短不短，說快也不快。我很榮幸在大學就讀期間陳開煌教授建議我繼續進修並且願意指導我，起初會覺得研究所的生活比想像中的困難，但還是多虧系上的王納富主任、班導蔡有仁老師以及在修課期間任課過的林宜賢、林淑芸、康定國老師們教會了我如何去解決問題、訓練我的口才以及一些專業知識。此外特別感謝指導老師陳開煌教授的關心，在我迷茫的時候給了我建議，且一直鼓勵沒自信的我讓我能順利的完成碩士論文，真的是感激不盡。

其次很感謝我的父母給予我金錢上的支助，在碩一的時候我知道家裡的經濟狀況不是很穩定，所以就利用閒暇之餘來打工，比較沒心思投入在課業中，到了二年級跟家人商量過後覺得家中經濟狀況暫時不用我幫忙負擔，我才能著重在課業上，很感謝父母這段時間的付出，讓我不用刻意擔心家裡的情況。

最後，感謝一起陪我努力的同學家瑋、嘉宏以及學弟們伸峰、泓翔，在空閒時間能一起玩樂、吃飯，在困難的時候也是互相幫助，也感謝南台科技大學提供設備給我們做實驗，在此感謝南台科大的為閔學長、韻涵學姐、承哲與凱祺教會我使用射頻磁控濺鍍機、快速熱退火、蒸鍍機以及精密型電源量測設備，然後也教會我使用製圖軟體去繪圖，有他們的幫助使我完成論文的過程很順利。

再次感謝這一路上幫助過我的老師們以及同學們，在這兩年的旅程中我收穫的太多太多了，正是因為有你們的幫助才成就了今天的我，也祝福你們都能一直身體健康心想事成。

目錄

摘要 I
ABSTRACT II
誌謝 III
目錄 IV
圖目錄 VI
表目錄 VIII
第一章 緒論 1
1.1 前言 1
1.2 次世代記憶體介紹 2
1.2.1 磁阻式記憶體 (MRAM) 2
1.2.2 鐵電記憶體 (FeRAM) 3
1.2.3 相變化記憶體 (PCRAM) 4
1.2.4 電阻式記憶體 (RRAM) 5
1.3 研究目的 6
1.4 論文架構 7
第二章 基礎理論與材料特性 8
2.1 導電燈絲理論 8
2.2 切換機制 9
2.2.1 單極性電阻切換(Unipolar resistive switching) 9
2.2.2 雙極性電阻切換(Bipolar resistive switching) 9
2.3 絕緣層傳導機制 10
2.3.1 歐姆傳導(Ohmic Conduction) 10
2.3.2 蕭特基發射(Schottky Emission) 11
2.3.3 跳躍傳導(Hopping Conduction) 12
2.3.4 普爾-法蘭克發射傳導(Poole-Frenkel Emission) 13
2.3.5 空間電荷限制電流傳導(Space Charge Limited Current,SCLC) 14
2.3.6 穿隧(Tunneling) 15
2.4 碳化矽材料發展 17
第三章 實驗步驟 18

3.1 薄膜製程簡述 18
3.2 實驗設備 20
3.2.1 射頻磁控濺鍍(RF Magnetron Sputter) 20
3.2.2 快速熱退火(Rapid Thermal Annealing, RTA) 21
3.2.3 電性量測系統 21
第四章 結果與討論 23
4.1 MIM 電阻式記憶體之研究 23
4.1.1 不同濺鍍功率與時間之影響 23
4.1.1 Forming 電壓 24
4.1.2 不同濺鍍功率與時間之電性分析 25
4.2 不同退火溫度對電特性之影響 29
4.2.1 不同退火溫度之 50W / 30min 電壓-電流特性圖 29
4.2.2 不同退火溫度之 50W / 1H 電壓-電流特性圖 33
4.2.3 不同退火溫度之 50W / 2H 電壓-電流特性圖 36
4.2.4 不同退火溫度之 75W / 30 min 電壓-電流特性圖 39
4.2.5 不同退火溫度之 75W / 1H 電壓-電流特性圖 42
4.2.5 不同退火溫度之 75W / 2H 電壓-電流特性圖 45
4.3 連續操作次數 (ENDURANCE) 48
4.3.1 濺鍍功率 50W (未退火) 48
4.3.2 濺鍍功率 50W (400℃) 49
4.3.3 濺鍍功率 50W (500℃) 50
4.3.4 濺鍍功率 75W (未退火) 51
4.3.4 濺鍍功率 75W (400℃) 52
4.3.5 濺鍍功率 75W (500℃) 53
4.4 記憶體保存能力(RETENTION) 54
第五章 結論與未來展望 55
5.1 結論 55
5.2 未來展望 57
參考文獻 58

圖目錄

圖 1- 1 磁阻式記憶體之結構圖 2
圖 1- 2 磁滯曲線圖 3
圖 1- 3 相變化記憶電阻值隨電流值變化示意圖 4
圖 1- 4 MIM 結構圖 5
圖 2- 1 導電燈絲形成示意圖 8
圖 2- 2 氧原子移動形成阻絲示意圖 9
圖 2- 3 Bipolar 電阻切換圖 10
圖 2- 4 歐姆傳導機制示意圖 11
圖 2- 5 Schottky Emission 傳導機制示意圖 12
圖 2- 6 Hopping Conduction 傳導機制示意圖 13
圖 2- 7 Poole-Frenkel Emission 傳導機制示意圖 14
圖 2- 8 SCLC 傳導機制示意圖 15
圖 2- 9 Tunneling 傳導機制示意圖 16
圖 3- 1 SiC 之 MIM 電阻式結構圖 19
圖 3- 2 實驗流程圖 19
圖 3- 3 射頻磁控濺鍍示意圖 20
圖 3- 4 Keysight B2902A 精密型電源量測設備 21
圖 3- 5 四點探針量測平台 22
圖 4- 1 Forming 過程 24
圖 4- 2 不同濺鍍功率之 Forming 電壓 24
圖 4- 3 不同沉積時間之 I-V Curve 圖(50W) 25
圖 4- 4 不同沉積時間之 I-V Curve 疊圖(50W) 26
圖 4- 5 不同沉積時間之 I-V Curve 圖(75W) 27
圖 4- 6 不同沉積時間之 I-V Curve 疊圖(75W) 28
圖 4- 7 不同退火溫度之傳導機制分析圖(50W/30 min) 31
圖 4- 8 不同退火溫度之 I-V Curve 疊圖(50W/30 min) 32
圖 4- 9 不同退火溫度之傳導機制分析圖(50W/1H) 34
圖 4- 10 不同退火溫度之 I-V Curve 疊圖(50W/1H) 35
圖 4- 11 不同退火溫度之傳導機制分析圖(50W/2H) 37
圖 4- 12 不同退火溫度之 I-V Curve 疊圖(50W/2H) 38
圖 4- 13 不同退火溫度之傳導機制分析圖(75W/30 min) 40
圖 4- 14 不同退火溫度之 I-V Curve 疊圖(75W/30 min) 41
圖 4- 15 不同退火溫度之傳導機制分析圖(75W/1H) 43
圖 4- 16 不同退火溫度之 I-V Curve 疊圖(75W/1H) 44

圖 4- 17 不同退火溫度之傳導機制分析圖(75W/2H) 46
圖 4- 18 不同退火溫度之 I-V Curve 疊圖(75W/2H) 47
圖 4- 19 濺鍍功率 50W (未退火)之操作次數與疊圖 48
圖 4- 20 濺鍍功率 50W (400℃)之操作次數與疊圖 49
圖 4- 21 濺鍍功率 50W (500℃)之操作次數與疊圖 50
圖 4- 22 濺鍍功率 75W (未退火)之操作次數與疊圖 51
圖 4- 23 濺鍍功率 75W (400℃)之操作次數與疊圖 52
圖 4- 24 濺鍍功率 75W (500℃)之操作次數與疊圖 53
圖 4- 25 50W 與 75W 之 Retention 圖 54
圖 5- 1 電阻式記憶體燈絲模型(Al/SiC/TiN) 57

CHENG SHIU UNIVERSITY
正修科技大學

表目錄

表 4- 1 濺鍍氧化層之參數表 23
表 4- 2 快速熱退火參數表 29

第一章 緒論

1.1 前言

隨著近年科技急速的發展，如今現代的人都會 3C 產品的應用，已然成為人們生的日常。各式各樣的製程技術也不斷的在進步，而未來的電子產品更傾向於方便攜帶的同時也具備著高效能，使用壽命長等等...。而記憶體的容量、處理的速度以及應用方面則是現代產品中不可或缺的技術。

記憶體又主要分為兩大類，一種為揮發性記憶體(Volatile Memory)而另一種則是非揮發性記憶體(Non-Volatile Memory)，揮發性記憶體則是需要透過不斷的供電才能保持對資料的儲存，一般常見的非揮發性記憶體又分為 SRAM 靜態隨機資料存取記憶體和 DRAM 動態隨機資料存取記憶體[1]，這兩者的結構簡單、存取速度快、消耗功率低，但缺點就是被移除或中斷電源的狀況下，存儲資料則會消失，而非揮發性記憶體則不會因移除或中斷電源導致存儲資料不見，而是重新賦予電源後，就可以讀取原本存在其中的資料，所以未來的發展將會是非揮發性記憶體。目前常見的非揮發性記憶體為快閃記憶體(Flash Memory)，也是現在應用最廣泛的非揮發性記憶體，但如今該記憶體卻在製程上遇到微縮瓶頸，代表該元件速度發展已至極限。未來在人工智慧(AI)時代，次世代非揮發性記憶體想必會迅速崛起[2]。

目前次世代非揮發性記憶體可分為磁阻式記憶體、鐵電記憶體、相變化記憶體以及電阻式記憶體(Resistive Random Access Memory, RRAM)[3-4]，當中電阻式記憶體將會是未來發展的趨勢，因其具有元件結構簡易、體積小、讀寫速度快、低耗能、操作電壓低等許多優點，所以在非揮發性記憶體技術層面上，能說是相當具備潛力的記憶體元件。

1.2 次世代記憶體介紹

1.2.1 磁阻式記憶體 (MRAM)

磁阻式記憶體(Magnetoresistive Random Access Memory, MRAM)屬於非揮發性記憶體的一種，其結構如圖 1-1。最上面的導電金屬層稱為位元線(Bit Line)，最下面的金屬層則稱為字元線(Word Line)。其工作原理是透過磁場的改變，使內部的自由鐵磁層磁矩方向進行轉換。當位元線通過一脈衝波時，這時自由層(free layer)的磁化方向因為受到位元線上的電流所感應的磁場影響而偏移一方向。若此時也在字元線上施加一脈衝電流，則使得所感應的磁場完全改變自由層的磁化方向，若磁力矩為順向，電子則非常容易穿過非磁性之金屬層，而此時的電阻值較小可看作為 0，磁力矩為逆向時，電阻值較大可看作為 1，藉此種方式來進行 0 或 1 的讀取或寫入，其優點為低耗能、壽命長、讀寫速度快等優點[5]。



圖 1- 1 磁阻式記憶體之結構圖

1.2.2 鐵電記憶體 (FeRAM)

鐵電記憶體(Ferroelectric Random Access Memory, FeRAM)於 1952 年麻省理工大學 Dudley Allen Buck 的碩士論文中首先提出[6]，而工作原理是在鐵電薄膜上外加電場，讓薄膜內部的離子受到電場效應的影響而出現極化現象並產生電偶極矩(Electric dipole moment)，隨後將外部施加的電場移除，離子所產生的電偶極矩會殘留在薄膜內不會全部消失，因此可藉由外部電場的方式，來控制薄膜內離子極化方向，，並透過不同的電偶極矩目的來讀取 0 或 1 之邏輯方式，其優點為低損耗、操作速度優異[7]。



圖 1- 2 磁滯曲線圖

1.2.3 相變化記憶體 (PCRAM)

相變化記憶體(Phase Change Random Access Memory, PCRAM)，使用合金或硫系化合物所組成的材料用來當作該元件中之核心材料，工作原理主要是將材料進行加熱的方式使其產生變化為結晶(Crystalline)或者是非晶(Amorphous)的狀態。不同的型態會具有相應的電阻值，當電流加熱時會使薄膜內部變為結晶狀態，但此過程中並不能讓材料出現融化的情況，此時的狀態為低電阻值並將其視為 Set Process；而溫度不足會使內部轉變為非晶，此時具有高電阻值並將其視為 Reset Process [9-10]。



圖 1- 3 相變化記憶電阻值隨電流值變化示意圖

1.2.4 電阻式記憶體 (RRAM)

電阻式記憶體(Resistive Random Access Memory, RRAM)相較於其他非揮發性記憶體，其結構為金屬-絕緣層-金屬(Metal-Insulator-Metal, MIM)，如圖 1-4。此記憶體的優點在於結構簡單、易微小化，並在高阻態(High-Resistance State, HRS)以及低阻態(Low-Resistance State, LRS) 之間能以極快的速度(ns)切換，並藉由高低阻態來判斷 0 與 1 的資料。而同一時間還能在低電流(μA~nA)情況下操作，操作次數(Endurance)穩定以及擁有良好的記憶保持力(Retention) [11]。



圖 1- 4 MIM 結構圖

1.3 研究目的

隨著時代的演進，如今電子產品的應用已然是家家戶戶的日常用品，而未來發展的趨勢將會以大數據與物聯網為主。而在這之中則需要儲存空間更大、讀寫速度更快速的記憶體用以處理及分析海量的資料庫，如今揮發性記憶體的優勢已不然存在，當前發展則是以非揮發性記憶體為主，而在次世代記憶體之中，電阻式記憶體(RRAM)比起其他種類的記憶體優點來得多，因其具備成本低廉、操作電壓小、結構容易等。電阻式記憶體只需要透過物理氣相沉積(PVD)或化學氣相沉積(CVD)薄膜製成結構為金屬−絕緣層−金屬(Metal-Insulator-Metal, MIM)，因此被視為最具發展潛力的非揮發性記憶體，目前絕緣層多數以金屬氧化物與稀土元素為主[12]。

本論文將以第三代半導體碳化矽(Silicon Carbide)靶材透過射頻磁控濺鍍的方式沉積碳化矽薄膜於 TiN 基板上作為 RRAM 之絕緣層，而後透過熱蒸鍍的方式將鋁作為頂電極製成 MIM 結構。並探討其是否具備電阻式記憶體的特性，隨後做電性分析與研究物理傳導機制。

下列敘述作為研究方向：

(i) 不同濺鍍時間下對薄膜的影響

(ii) 不同濺鍍功率下對薄膜的影響

(iii) 退火溫度對特性的影響

1.4 論文架構

本論文可分為五大章節，其內容如下：

- 第一章：說明次世代記憶體的發展與本論文的研究動機。

- 第二章：詳細講解記憶體之理論與切換機制的分析。

- 第三章：說明元件的製備過程，以及會使用到的儀器設備與量測。

- 第四章：此章將會以探討研究數據為主要目的，將會以濺鍍時間、功率、RTA 退火溫度的影響之改變，並研究其是否具備電阻式記憶體之特性以及探討傳導機制與物性分析。

- 第五章：彙整第四章研究數據，並概括本實驗之結論與未來瞻望。

CHENG SHIU UNIVERSITY 正修科技大學

第二章 基礎理論與材料特性

2.1 導電燈絲理論

當施加電壓至電阻式記憶體絕緣層時，阻絲內的氧原子會進行移動形成樹枝狀的路徑，如圖 2-1 所示。因 RRAM 在未產生燈絲前，需要透過施加電壓或電流使其絕緣層產生導通路徑，此過程稱之為 Forming。而為了避免在此過程中輸入過大的電流電壓而導致元件毀損，所以在量測前會施以限制電流之大小。此時阻抗層的狀態為低阻態(LRS)，給予元件負偏壓控制氧離子阻斷導通路徑此時會從低阻態(LRS)切換至高阻態(HRS)，稱之為 Reset，反之再次給予正偏壓會從高阻態(HRS)切換至低阻態(LRS)，稱之為 set，藉由反覆進行給予偏壓的動作，藉此達成記憶的效果[14-17]。



圖 2- 1 導電燈絲形成示意圖



圖 2- 2 氧原子移動形成阻絲示意圖

2.2 切換機制

2.2.1 單極性電阻切換(Unipolar resistive switching)

單極性切換(Unipolar Switching)是於發生在同一極性偏壓的情況下，進行 Set 與 Reset 轉換，切換方向取決於施加電壓的幅度，如圖 2-3(a)所示。然而單極性切換卻容易受偏壓影響導致轉換之間因差距過小而出現無法判別或誤判 0 與 1 之間的訊號之狀況[20-21]。

2.2.2 雙極性電阻切換(Bipolar resistive switching)

雙極性電阻切換(Bipolar resistive switching)是於施予外加偏壓時並不會同時發生 Set 及 Reset 的轉換，且 Set 與 Reset 可能發生在正偏壓或負偏壓當中，如 Set 發生在正偏壓時 Reset 就會發生在負偏壓，依此類推，Reset 發生在正偏壓時則 Set 就會發生在負偏壓，如圖 2-3(b)所示。



圖 2- 3　Bipolar 電阻切換圖

2.3 絕緣層傳導機制

在電阻式記憶體操作中，對絕緣層施加偏壓會產生阻絲，而在過程當中會發生諸多不同接面而形成電極位障與晶體缺陷等等進而產生漏電流。將電壓-電流關係曲線(I-V curve)進行線性迴歸(Fitting)即可分析元件在高低阻態時的絕緣層傳導機制，並研究其物理特性，而普遍發生的傳導機制則有下列幾種：

(1)　歐姆傳導(Ohmic Conduction)

(2)　蕭特基發射(Schottky Emission)

(3)　普爾-法蘭克發射(Poole-Frenkel Emission)

(4)　跳躍傳導(Hopping Conduction)

(5)　空間電荷限制電流(Space Charge Limited Current)

(6)　穿隧效應(Tunneling)

2.3.1 歐姆傳導(Ohmic Conduction)

受到外部偏壓或電場影響元件時，位於導帶(Conduction Band)的自由電子(Delocalized Electron or Free Electron)與價電帶(Valence Band)的電洞(Electron Hole)造成移動因而形成電流[24]。於記憶體元件當中電壓與電流之間呈線性關係，將電壓-電流曲線取對數(Ln)，此時若斜率趨近於 1，即可符合歐姆傳導。歐姆傳導之公

式如下 2.1[24]。



圖 2- 4 歐姆傳導機制示意圖

$$J = \varepsilon_i \, exp\left(\frac{-\Delta E_{ac}}{kT}\right) \tag{2.1}$$

J：電流密度

ε_i：電場強度

ΔE_{ac}：電子活化能

k：波茲曼常數(Boltzmann Constant)

T：絕對溫度

2.3.2 蕭特基發射(Schottky Emission)

電阻式記憶體結構中的金屬電極與絕緣層接面處存在能障高度(Barrier Height)，而能障的大小則是取決於材料中的電子親和力(Electron Affinity)與金屬電極的功函數(Work Function)之間差，當元件受到外加電場後金屬電極表面會產生鏡像電荷進而使能障高度降低，載子之間產生熱發射(Thermionic Emission)現象，載子受到熱能影響產生能量使其越過能障高度至導帶位置[25] [29]。電流-電壓曲線圖中，電流取對數(Ln I)、電壓開根號($\sqrt{V}$)結果若為線性則符合蕭特基發射，蕭特基發射公式如 2.2 所示，由此得知溫度會直接影響蕭特基發射機制。

$$J = A^{*}T^{2}\,exp\left[\frac{-q\left(\phi_B - \sqrt{\frac{qE_i}{4\pi\varepsilon_i}}\right)}{kT}\right] \tag{2.2}$$

J：電流密度；A^*：理查森常數；T：絕對溫度；q：電荷量；Φ_B：蕭特基能障高度；ε_i：介電材料之介電常數；k：波茲曼常數(Boltzmann Constant)；E_i：電場強度



圖 2- 5　Schottky Emission 傳導機制示意圖

2.3.3 跳躍傳導(Hopping Conduction)

當元件中阻抗層內部含有連續缺陷時，會產生連續缺陷能階，而電子受到熱的影響在相鄰缺陷間進行跳躍。缺陷間的距離與電子活化能成正比，由此得知缺陷距離越大，電子跳躍能階需要的活化能也隨著變大[30-31]，公式如 2.3 所示：

$$J = \alpha nvq \times exp\left(\frac{-U}{kT} + \frac{q\alpha E}{kT}\right) \tag{2.3}$$

J：電流密度

α：平均跳躍距離

n：薄膜內導帶之電子密度

v：電子於缺陷內受熱振動之頻率

U：缺陷至導帶的能量差

E：電場強度

k：波茲曼常數(Boltzmann Constant)

T：絕對溫度



圖 2- 6　Hopping Conduction 傳導機制示意圖

2.3.4 普爾-法蘭克發射傳導(Poole-Frenkel Emission)

普爾−法蘭克發射傳導機制與蕭特基發射形成的原因近似，也可稱之為內部蕭特基效應。當元件受外部偏壓作用下電子受熱獲得能量所形成，與蕭特基發射載子躍遷的位置不同的是，普爾−法蘭克發射傳導機制的電子是由阻抗層內缺陷處受激發進而躍遷至導帶，載子傳輸均取決於阻抗層之缺陷例如：晶界、氧空缺等，以及外加電場所造成的載子跳躍，因此，該機制較容易出現在高溫或施加大電場之狀況下[25],[32]-**錯誤! 找不到參照來源。**。在電壓電流曲線圖中，對電流取對數(Ln I)、電壓開根號($\sqrt{V}$)若結果呈線性且斜率趨近於 5，則符合此機制，其公式如 2.4 所示：

$$J \propto E\, exp\left[\frac{-q\left(\phi_B - \sqrt{\frac{qE_i}{\pi\varepsilon_i}}\right)}{kT}\right] \tag{2.4}$$

J：電流密度；E_i：電場強度；T：絕對溫度；Φ_B：缺陷能障高度；ε_i：介電材料之介電常數；k：波茲曼常數(Boltzmann Constant)；A^*：理查森常數



圖 2- 7　Poole-Frenkel Emission 傳導機制示意圖

2.3.5 空間電荷限制電流傳導(Space Charge Limited Current,SCLC)

當阻抗層與金屬電極之間產生歐姆接觸時，載子注入速度會大於電子電洞復合速率，電荷會在內部迅速堆積且受缺陷捕捉形成空間電荷，使電流無法順利正常通過，然而必須達到飽和後，電流才會受外加偏壓或電場的增加而迅速上升，符合此現象即是空間電荷限制傳導[40][27]。將電壓電流曲線取對數(Ln)後，若斜率趨近於 2，則符合此傳導。其公式如下 2.5 所示：

$$J = \frac{9\varepsilon_i \mu V^2}{8d^3} = \left(\frac{9\varepsilon_i \mu}{8d}\right) E_i^2 \tag{2.5}$$

μ：載子遷移率(Mobility)

ε_i：介電材料之介電常數

V：施加電壓

d：絕緣層厚度

E_i：電場強度



圖 2- 8 SCLC 傳導機制示意圖

2.3.6 穿隧(Tunneling)

當外加電場足夠大時既使是阻抗層阻值極大(約 10^{15} Ω-cm)也容易造成穿隧效應，所形成的漏電流為量子穿隧，載子在穿隧過程中並不會因此損失能量[25][39]**錯誤! 找不到參照來源。**。其公式如下(2.6)所示：

$$J \propto E_i^2 \, exp\left[-\frac{4\sqrt{2m^*} \times (q\phi_B)^{\frac{3}{2}}}{3qE_i}\right] \tag{2.6}$$

J：電流密度

E_i：電場強度

M^*：載子有效質量

Φ_B：能障高度(Barrier height)



圖 2- 9 Tunneling 傳導機制示意圖

CHENG SHIU UNIVERSITY
正修科技大學

2.4 碳化矽材料發展

隨著 5G、電動車、大數據時代的來臨，科技產品對於高頻、高速充電與電力應用的需求快速上升，目前以矽材料為主的功率元件已經沒有辦法滿足這樣的需求。碳化矽(SiC)因其具有較高的能隙，因此 SiC 元件遇到高溫、高壓、高電流時，相較於 Si 或 GaAs 元件特性更穩定，能源轉換也更好，是未來的發展趨勢。所以近期 SiC 產業正在快速發展。碳化矽因其優越的物理性能寬能隙(High Bandgap) 、高電載子移動率(High Carrier Mobility)、高熱導率(High Thermal Conductivity)，使用它做成的元件具有優越的工作溫度、電壓、頻率、功率以及極低的能量消耗等特性，再加上近幾年地球氣候異常、講求環保意識，世界各國政府努力降低碳排放，發展太陽能、風能、電動車等議題，這些設施都需應用到高功率元件，因而碳化矽被預期是未來半導體材料的新寵。碳化矽元件應用的領域主要是高頻、高功率的電子市場，包括：5G 通訊站、電力站、軌道交通、太陽能電力轉換、電動汽車等。本論文將以此作為電阻式記憶體絕緣層的主要材料[25]。

第三章 實驗步驟

3.1 薄膜製程簡述

本研究使用氮化鈦(TiN)作為基板，接著於基板上濺鍍碳化矽(SiC)薄膜當作電阻式記憶體之絕緣層，最後將鋁以蒸鍍的方式沉積作為電極，來形成 MIM 結構，如圖 3-1 所示，隨後將製備好的 RRAM 元件利用精密型電源量測設備(B2902A)量測其電性。圖 3-2 為製備薄膜流程圖，詳細作法說明如下。

（1）首先利用鑽石切割刀將 TiN 基板進行切割。接著將切割好之基板依序放入於丙酮(Acetone)、異丙醇(Isopropyl alcohol)、去離子水(DI water)，並以超音波震洗機中震洗 10 分鐘。將清洗完畢的基板用氮氣進行吹乾，最後放入烘箱內進行烘乾。

（2）接著將使用射頻磁控濺鍍機(RF Magnetron Sputtering)以功率 50W、75W 並各自分別以 0.5H、1H、2H 之參數於 TiN 基板上沉積碳化矽薄膜。

（3）隨後利用快速熱退火進行絕緣層退火，退火溫度為 300℃ 、400℃、 500℃。

（4）並用各項量測儀器進行物性分析並探討薄膜特性之影響。

（5）最後使用鋁透過電子束熱蒸鍍在基板上沉積作為頂電極，接著進行電性量測。

（6）使用精密型電源量測設備(B2902A)量測元件是否具備 RRAM 特性並探討不同濺鍍功率或時間下以及退火後對電性的影響。



圖 3- 1　SiC 之 MIM 電阻式結構圖



圖 3- 2 實驗流程圖

3.2 實驗設備

3.2.1 射頻磁控濺鍍(RF Magnetron Sputter)

濺鍍(sputtering)是利用電漿(plasma)對靶材進行離子轟擊(ion bombardment)，而將靶材表面的原子撞擊出來，這些原子將會以氣體分子型式發射出來，到達想沉積的基板上，並經過附著、吸附、表面遷徙、成核等過程之後，於基板上成長形成薄膜。於密閉製程真空腔體內部通入 Argon 惰性氣體，在靶材表面及基板間施加高電壓，此舉會將 Ar 氣體游離為 Ar 正離子(Ar+)，此時 Ar 正離子(Ar+)被加速至陰極撞擊靶材表面，材料表面原子及二次電子被擊出，移動至基板表面進行薄膜成長，而二次電子被加速至陽極過程中會促成更多 Ar 氣體游離[25]。



圖 3- 3 射頻磁控濺鍍示意圖

3.2.2 快速熱退火(Rapid Thermal Annealing, RTA)

快速熱退火處理主要是利用迅速升降溫方式對元件進行有效的熱處理，同時也可通入不同的氣體如：Ar 或 N_2，來進行不同的製程改變。利用退火原理將晶體材料再結晶、修復缺陷、轉移物質相等而實行的熱處理[43]。本實驗之設備使用自南台科技大學(電子系)實驗室所提供的 RHL-P610CP 機型進行操作。

3.2.3 電性量測系統

本實驗之電性量測使用 Keysight B2902A 精密型電源量測設備，配合四點探針進行電性量測，如圖 3-4 與圖 3-5 所示。然而元件尺寸過小需配合高倍數光學顯微鏡使用，為了不被環境影響量測流程將會在黑箱內進行。元件完成時，此時的狀態為高阻態，因此，需經由 Forming 流程來施加偏壓將元件內部阻絲導通形成軟崩潰使其由高阻態切換為低阻態，接著將元件施加正負偏壓進行掃描，使阻態進行切換，藉此判斷 Set 與 Reset。

圖 3- 4 Keysight B2902A 精密型電源量測設備



圖 3- 5 四點探針量測平台

CHENG SHIU UNIVERSITY
正修科技大學

第四章 結果與討論

本實驗利用射頻磁控濺鍍系統於 TiN 基板上鍍製 SiC 薄膜作為絕緣層，隨後蒸鍍 Al 材料當做頂電極，以形成 MIM 結構。後續針對不同濺鍍功率、濺鍍時間、退火溫度及對電性和物性之變化。

4.1 MIM 電阻式記憶體之研究

4.1.1 不同濺鍍功率與時間之影響

透過射頻磁控濺鍍系統，利用不同功率和時間鍍製薄膜，完成元件後再接著進行物性及電性分析，分別以 50W、75W 兩種功率，於兩者功率下各分別濺鍍時間 30、60、120 分鐘，並探討 RRAM 特性，參數條件如表 4-1 所示。

表 4- 1 濺鍍氧化層之參數表

RF power (W)	50、75 W
Working pressure	10 mTorr
Temperature	Room Temperature
Process time(min)	30、60、120 min
Target material	Silicon Carbide

4.1.1 Forming 電壓

首先在 RRAM 的頂電極端施加正偏壓，使 SiC 薄膜從高阻抗狀態切換至低阻抗狀態，形成導通路徑，如圖 4-3 所示，能看出 Forming 電壓約為 2.5 V，如圖 4-4，為了防止薄膜在該過程中，因電流過大致使元件永久崩潰，因此將電流限制於 10 mA 下進行操作。



圖 4- 1 Forming 過程



(a) 濺鍍功率 50W



(b) 濺鍍功率 75W

圖 4- 2 不同濺鍍功率之 Forming 電壓

4.1.2 不同濺鍍功率與時間之電性分析

完成 Forming 後， RRAM 此時已形成導通，然後施加負偏壓來進行 Reset 將阻絲斷裂，使其從低阻態轉變為高阻態。接著連續對元件進行正負電壓做來回掃描，如此就能量測出 RRAM 之記憶窗口。

圖 4-3 為 50W I-V Curve，本實驗使用雙極性方式進行量測。可以看出都有記憶窗口的出現，On/Off ratio 約為 1，且操作電壓約為 1.5V。圖 4-4 為 50W I-V Curve 之疊圖。圖 4-5 濺鍍功率 75W 之電壓-電流特特性圖，一樣能看出有記憶窗口出現，On/Off ratio 約為 1，操作電壓約為 1.5V。圖 4-6 為 75W I-V Curve 之疊圖。由此能推測出，不同濺鍍功率、時間變化並不顯著，接著透過 RTA 製程，觀察其電性之變化。



(a) 30 min



(b) 1 H



(c) 2 H

圖 4- 3 不同沉積時間之 I-V Curve 圖(50W)



圖 4- 4 不同沉積時間之 I-V Curve 疊圖(50W)



(d) 30 min



(e) 1 H



(f) 2 H

圖 4- 5 不同沉積時間之 I-V Curve 圖(75W)



圖 4- 6 不同沉積時間之 I-V Curve 疊圖(75W)

4.2 不同退火溫度對電特性之影響

透過快速熱退火(RTA)處理，能使薄膜修補缺陷或再結晶，本章將會以不同退火溫度進行電性分析，分別以 400℃、500℃兩種溫度，持溫 10 分鐘，探討特性變化，參數條件如表 4-2。

表 4- 2 快速熱退火參數表

Process gas	N/A
Working pressure	85 mTorr
Temperature	400℃、500℃
Temperature rate	50℃/s
Soak time	10min

4.2.1 不同退火溫度之 50W / 30min 電壓-電流特性圖

圖 4-7(a)為 50W / 30min 未退火之電壓−電流特性圖，經過線性擬合(Fitting Curve)得知，高阻態由 Poole-Frenkel 傳導至低阻態，低阻態為 Ohmic conduction。圖 4-7(b)為退火 400℃能看到記憶窗口有顯著的提升；on/off ratio 約為 3，操作電壓約 2 V，漏電流約 10^{-7} A，傳導機制高阻態時仍為 Poole-Frenkel 傳導，低阻態卻由 Ohmic 傳導轉變為 Hopping 傳導，其原因為退火後造成薄膜內有許多淺缺陷，電子則透過這些缺陷以跳躍之方式來進行傳輸。圖 4-7(c)為退火 500℃ 線性擬合圖，高阻態與低阻態則都為 Ohmic conduction 機制，推測是溫度提升時導致薄膜內部缺陷增多，所以阻絲與記憶窗口才會如此不明顯。圖 4-8 為 50W / 30min 不同退火溫度之疊圖。


Poole-Frenkel
Ohmic conduction
HRS Poole-Frenkel
Slope~1.00
LRS ohmic conduction
Slope~1.01
Current (A)
Voltage (V)

(a) 未退火


Poole-Frenkel
Hopping conduction
Slope~1.07
Slope~0.99
Current (A)
Voltage (V)

(b) 400℃



(c) 500℃

圖 4- 7 不同退火溫度之傳導機制分析圖(50W/30 min)

CHENG SHIU UNIVERSITY 正修科技大學



圖 4- 8 不同退火溫度之 I-V Curve 疊圖(50W/30 min)

4.2.2 不同退火溫度之 50W / 1H 電壓-電流特性圖

圖 4-9(a)為 50W / 1H 未退火之電壓−電流特性圖，經過線性擬合(Fitting Curve)得知，高阻態為 Poole-Frenkel 傳導，低阻態為 Ohmic conduction，與 50W/30 min 機制相同。圖 4-9(b)為退火 400℃，相較於 50W/30 min 記憶窗口則稍微的增加；on/off ratio 約為 5，操作電壓約 2 V，漏電流約 10^{-8} A，傳導機制高阻態時一樣為 Poole-Frenkel 傳導，低阻態為 Hopping 傳導。圖 4-9(c)為退火 500℃ 線性擬合圖，高阻態與低阻態則都為 Ohmic conduction 機制，推測原因與前者相同。圖 4-10 為 50W / 1H 不同退火溫度之疊圖。



(a) 未退火



(b) 400℃



(c) 500℃

圖 4- 9 不同退火溫度之傳導機制分析圖(50W/1H)



圖 4- 10 不同退火溫度之 I-V Curve 疊圖(50W/1H)

4.2.3 不同退火溫度之 50W / 2H 電壓-電流特性圖

圖 4-11(a)為 50W / 2H 未退火之 I-V Curve，經過線性擬合(Fitting Curve)得知，高阻態主要為 Poole-Frenkel 傳導，低阻態為 Ohmic conduction，與前兩者傳導機制雷同。圖 4-11(b)為退火 400℃，相較於前兩者能看出阻絲與記憶窗口變得不明顯，推測是濺鍍時間長，膜厚變厚，導致退火後缺陷也增加。圖 4-11(c)為退火 500℃ ，高阻態與低阻態則都為 Ohmic conduction 機制。圖 4-12 為 50W / 2H 不同退火溫度之疊圖。



(a) 未退火



(b) 400℃



(c) 500℃

圖 4- 11 不同退火溫度之傳導機制分析圖(50W/2H)



圖 4- 12 不同退火溫度之 I-V Curve 疊圖(50W/2H)

4.2.4 不同退火溫度之 75W / 30 min 電壓-電流特性圖

圖 4-13(a)為 75W / 30 min 未退火之 I-V Curve，經過線性擬合(Fitting Curve)得知，高阻態於 1 V~1.5 V 為 Poole-Frenkel 傳導，低阻態為歐姆傳導。圖 4-13(b)為退火 400℃ 高阻態於 0 V~1 V 為 Poole-Frenkel 傳導，，低阻態則由歐姆傳導變為 Hopping 傳導操作電壓由 1.5V 上升至 3V。圖 4-13(c) 為退火 500℃，高阻態主要為 Hopping 傳導，低阻態則為歐姆傳導。圖 4-14 為 75W / 30 min 不同退火溫度之疊圖。



(a) 未退火



(b) 400℃



(c) 500℃

圖 4- 13 不同退火溫度之傳導機制分析圖(75W/30 min)



圖 4- 14 不同退火溫度之 I-V Curve 疊圖(75W/30 min)

4.2.5 不同退火溫度之 75W / 1H 電壓-電流特性圖

圖 4-15(a)為 75W / 1H 未退火之 I-V Curve，經過線性擬合(Fitting Curve)得知，高阻態於 0 V~0.5 V 為 Poole-Frenkel 傳導，低阻態主要為歐姆傳導。圖 4-15(b)為 400℃高阻態與低阻態皆為 Schottky Emission 機制，表示在進行阻態切換時，必須要躍過能障才能形成電流；on/off ratio 約為 6，操作電壓約 3 V，漏電流約 10^{-7} A。圖 4-15(c)為退火溫度 500℃，高阻態由 Schottky Emission 轉為 Hopping 傳導，推測由於溫度上升使內部淺缺陷增加所導致，低阻態仍為 Schottky Emission 傳導；on/off ratio 約為 5，操作電壓約 3 V，漏電流約 10^{-6} A。圖 4-16 為 75W /1H 不同退火溫度之疊圖。



(a) 未退火



(b) 400℃



(c) 500℃

圖 4- 15 不同退火溫度之傳導機制分析圖(75W/1H)



圖 4- 16 不同退火溫度之 I-V Curve 疊圖(75W/1H)

4.2.5 不同退火溫度之 75W / 2H 電壓-電流特性圖

圖 4-17(a)為 75W / 2H 未退火之 I-V Curve，經過線性擬合(Fitting Curve)得知，高阻態於 1 V~1.5 V 為 Poole-Frenkel 傳導，低阻態為歐姆傳導。圖 4-17(b)為 400℃高阻態則為歐姆傳導，低阻態為 Hopping 傳導，操作電壓由 1.5V 上升至 3V。圖 4-17(c)為 500℃，高阻態與低阻態皆為歐姆傳導，操作電壓由 1.5V 上升至 2V。圖 4-18 為 75W / 2H 不同退火溫度之疊圖。



(a) 未退火



(b) 400℃



(c) 500℃

圖 4- 17 不同退火溫度之傳導機制分析圖(75W/2H)



圖 4- 18 不同退火溫度之 I-V Curve 疊圖(75W/2H)

4.3 連續操作次數 (Endurance)

透過前面實驗結果能得知，濺鍍功率的不同兩者只有些微的差異，然而濺鍍時間的增加對電性影響最為顯著，因此本小節將會取最佳濺鍍時間 1H 之參數來做為連續操作次數之比較。分別為 50W、75W 退火前與退火後。

4.3.1 濺鍍功率 50W (未退火)

圖 4-19(a)為連續操作次數之疊圖，能得知在操作期間能穩定的達到操作上限，圖 4-19(b)為操作次數圖，能看出在未退火的情況下，次數約為 20 次，On/Off 開關比約為 1 個 Order。



(a) 操作次數之疊圖　　(b) 操作次數

圖 4- 19 濺鍍功率 50W (未退火)之操作次數與疊圖

4.3.2 濺鍍功率 50W (400℃)

圖 4-20(a)為連續操作次數之疊圖，一樣在操作期間能穩定的達到操作上限，圖 4-20(b)為操作次數圖，能得知進行退火製程後，操作次數能有效的提升，約為 100 次，On/Off 開關比約為 3 個 Order。



(a) 操作次數之疊圖　　(b) 操作次數

圖 4- 20 濺鍍功率 50W (400℃)之操作次數與疊圖

4.3.3 濺鍍功率 50W (500°C)

圖 4-21(a)為連續操作次數之疊圖，在操作期間內仍穩定的達到操作上限，圖 4-21(b)為操作次數圖，能得知當退火溫度上升後，操作次數有顯著的提升，雖說 On/Off 開關比變為 1 個 Order，但操作次數提升至 300 次。



(a) 操作次數之疊圖　　(b) 操作次數

圖 4- 21 濺鍍功率 50W (500°C)之操作次數與疊圖

4.3.4 濺鍍功率 75W (未退火)

圖 4-22(a)為 75W (未退火)連續操作次數之疊圖，操作期間內依然穩定的達到操作上限，圖 4-22(b)為操作次數圖，與 50W(未退火)相比，75W 的操作次數有略微增加，約為 30 次， On/Off 開關比為 1 個 Order。



(a) 操作次數之疊圖 (b) 操作次數

圖 4- 22 濺鍍功率 75W (未退火)之操作次數與疊圖

4.3.4 濺鍍功率 75W (400℃)

圖 4-23(a)為 75W（400℃)連續操作次數之疊圖，於操作期間內仍然穩定的達到操作上限，圖 4-23(b)為操作次數圖，與 50W(400℃)相比，75W 的操作次數則增加顯著，約為 300 次， On/Off 開關比約為 4 個 Order。



(a) 操作次數之疊圖　　(b) 操作次數

圖 4- 23 濺鍍功率 75W (400℃)之操作次數與疊圖

4.3.5 濺鍍功率 75W (500°C)

圖 4-24(a)為 75W（500°C)連續操作次數之疊圖，於操作期間內依舊能穩定的達到操作上限，圖 4-24(b) 與 50W(500°C)相比，連續操作次數上升至 500 次，由此得知退火溫度的上升，能有效的提升操作次數。



(a) 操作次數之疊圖　　(b) 操作次數

圖 4- 24 濺鍍功率 75W (500°C)之操作次數與疊圖

4.4 記憶體保存能力(Retention)

記憶保存力對於記憶體相當之重要，因此需要做保存力的測試，測試條件將會取最佳參數 50W、75W 濺鍍時間 1H 退火溫度 400℃ 來進行測試並以 0.1V 的電壓進行 10000 秒的量測，根據結果可以得知，經 10000 秒的測試下，阻值極度穩定，由此能推測記憶保存能力能夠維持 10 年，並且能夠維持一定水準。



(a) 50W/1H 400℃ (b) 75W/1H 400℃

圖 4- 25 50W 與 75W 之 Retention 圖

CHENG SHIU UNIVERSITY 正修科技大學

第五章 結論與未來展望

5.1 結論

本論文使用射頻磁控濺鍍技術以 TiN 為基板上鍍製 SiC 薄膜。並以 50W、75W 兩者不同功率下分別以 30 min、1H、2H 不同濺鍍時間來製成碳化矽薄膜，然後在薄膜上鍍鋁來做為頂電極，形成一個金屬/絕緣層/金屬(MIM)電阻式記憶體。並另以快速熱退火(RTA)的方式改善薄膜缺陷，爾後透過電性分析得到最佳參數。並以最佳參數為主體，來做連續操作次數以及保持力之測試。

透過實驗結果得知，在未進行熱退火的情況下，兩者差異性並不是特別明顯，on/off ratio 皆約為 1，操作電壓約 1.5 V，漏電流約 10^{-4} A，並且傳導機制也幾乎相同，高阻態皆為 Poole-Frenkel Emission，低阻態為 Ohmic Conduction。然而進行熱退火改善薄膜缺陷後，就逐漸呈現出了差異性，其中又以濺鍍時間 1H 生長的薄膜相對完整，透過電性分析得知 on/off ratio 約為 5，操作電壓約 3 V，漏電流約 10^{-7} A，因此將濺鍍時間為 1H 作為最佳參數，進行耐久度測試，從實驗得知，未進行熱退火製程的操作次數約為 30 次，進行退火後，操作次數能上升至最多約 500 次，從而知曉進行快速熱退火處理後，能有效地提升操作次數，當然也有些許可惜的地方，像是當退火溫度達到 500℃ 時，雖說操作次數有非常顯著的增加但同時記憶窗口都有略為變小，因此未來可以在電極的選擇上或是在進行熱退火的過程中加入保護氣體，以助於特性的改善。圖 5-1 為本研究之記憶體燈絲模型。



圖 5- 1 電阻式記憶體燈絲模型(Al/SiC/TiN)

CHENG SHIU UNIVERSITY 正修科技大學

5.2 未來展望

為了因應科技的進步，現在記憶體的開發上需要具備儲存容量大、讀取速度迅速、低操作電壓以及生產成本低等等諸多要求，現今電阻式記憶體被業界認為是最具備發展潛力的記憶體。電阻式記憶體已經被開發成可以當作人類的神經元，運用在人工智慧上，當作是人類的情感元件，目前時常使用於電晶體串聯的 1T1R 結構。而碳化矽材料為第三代半導體，在業界也是很火的材料，具備許多優點，因此本研究選擇其用來製備電阻式記憶體，礙於實驗資源受限使本論文有許多仍可研究及改善的地方，因此可以列出未來可進行的研究方向：

1. 改變製程做法：本研究使用射頻磁控濺鍍的方式製備，可以改用 Sol-Gel 法來製做，也許會有不同的特性結果。

2. 薄膜處理：在進行快速熱退火時，可以將溫度繼續升高，並同時加入保護氣體或鍍上一層保護層，避免溫度過高導致 SiC 薄膜碳化，也可以透過超臨界流體來修補薄膜缺陷，藉此改變特性。

3. 電極材料：上下電極能考慮使用鉑金，以增加電極的穩定性及耐壓性，使元件特性能有更好的成效。

參考文獻

[1] K. Natori, M. Ogura, K. Maeguchi, S. Taguchi, and H. Iwai, “A 64 Kbit MOS Dynamic Random Access Memory,” *IEEE Journal of Solid-State Circuits*, Vol. 14, pp. 482-485, 1979.

[2] 張鼎張、施志承、陳柏勳，次世代電阻式記憶體發展，國立中山大學物理系自然科學簡訊，第三十卷，第一期，第 1 頁，2018 年。

[3] W. W. Zhuang, W. Pan, B. D. Ulrich, J. J. Lee, L. Stecker, A. Burmaster, D. R. Evans, S. T. Hsu, M. Tajiri, A. Shimaoka, K. Inoue, T. Naka, N. Awaya, K. Sakiyama, Y. Wang, S. Q. Liu, N. J. Wu, and A. Ignatiev, “Novel1 Colossal Magnetoresistance thin Film Nonvolatile Resistance Random Access Memory (RRAM),” IEDM Tech. Dig., pp. 193-196, 2002.

[4] N. Raghavan, K. L. Pey, W. Liu, X. Wua, X. Li, and M. Bosman, “Evidence for Compliance Controlled Oxygen Vacancy and Metal Filament Based Resistance Switching Mechanisms in RRAM,” Microelectron. Eng., Vol. 88, No. 7, pp. 1124-1128, 2011.

[5] 葉林秀、李佳謀、徐明豐、吳德和，磁阻式隨機存取記憶體技術的發展，中華民國物理學會物理雙月刊，第二十六卷，第四期，第 607-619 頁，2004 年。

[6] D. A. Buck, “Ferroelectrics for Digital Information Storage and Switching.” Massachusetts Institute of Technology Master’s thesis, pp. 26-33, 1952.

[7] 梁舒評，ITO 電極對電阻式記憶體切換特性的機制與研究，國立中山大學機械與機電工程學系研究所碩士論文，第 4-5 頁，2013 年。

[8] P. K. Panda, “Piezoceramic Materials and Devices for Aerospace Applications,” Indian Institute of Metals Series, pp. 501–518, Nov. 2016

[9] 鍾朝安，淺談相變化記憶體，電子與材料雜誌，第 14 期，第 71-79 頁，民國 91

年。

[10]P. Fantini, “Phase change memory applications: the history, the present and the future,” Journal of Physics D: Applied Physics, Vol. 53, pp. 1-9, 2020.

[11]高韻涵，Ba0.6Sr0.4Ti1-xMnxO3 電阻式記憶體元件特性之研究，南臺科技大學電子工程系碩士論文，第 5 頁，2023 年。

[12]許為閔，電子傳輸層對於鈦酸鍶鋇透明電阻式記憶體特性之研究，南臺科技大學電子工程系碩士論文，第 6-7 頁，2023 年。

[13]張鼎張、施志承、陳柏勳，次世代電阻式記憶體發展，*自然科學簡訊*，第三十卷，第一期，第 6-14 頁，2018 年。

[14]TechNews，科普：從物理機制到仿生運算，「電阻式記憶體」為何備受期待？，科技新報，2022 年。

[15]I. G. Beak, M. S. Lee, S. Seo, M. J. Lee, D. H. Seo, D. S. Suh, J. C. Park, S. O. Park, H. S. Kim, I. K. Yoo, U. I. Chung, and J. T. Moon, “Highly Scalable Nonvolatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses,” *IEDM Technical Digest*, pp. 587-590, 2004.

[16]A. Sawa, “Resistive Switching in Transition Metal Oxides,” *Mater. Today*, Vol. 11, issue 6, pp. 28-36, 2008.

[17]U. Russo, D. Ielmini, C. Cagli, and A. L. Lacaita, “Filament Conduction and Reset Mechanism in NiO-Based Resistive-Switching Memory (RRAM) Devices,” *IEEE Trans. Electron Devices*, Vol. 56, issue 2, pp. 186-192, 2009.

[18]H. A. Fowler, J. E. Devaney, and J. G. Hagedorn, “Growth Model for Filamentary Streamers in an Ambient Field,” IEEE Transactions on Dielectrics and Electrical Insulation, Vol. 10, pp. 75, 2003.

[19]H. S. P. Wong, H. Y. Lee, S. Yu, Y. S. Chen, Y. Wu, P. S. Chen, B. Lee, F. T. Chen, and M. J. Tsai, “Metal–Oxide RRAM,” *Proceedings of the IEEE*, Vol. 100, pp. 1954, 2012.

[20]R. Waser and M. Aono, “Nanoionics-Based Resistive Switching Memories,” Nat. Mater., Vol. 6, pp. 833-840, 2007.

[21]D. Ielmini, F. Nardi, and C. Cagli, “Universal Reset Characteristics of Unipolar and Bipolar Metal-Oxide RRAM,” *IEEE Trans. Electron Devices*, Vol. 58, issue 10, pp. 3246-3253, 2011.

[22]R. Waser, “Resistive Non-Volatile Memory Devices (Invited Paper),” *Microelectronic Engineering*, Vol. 86, pp. 1925-1926, 2009.

[23]Y. S. Lai, C. H. Tu, D. L. Kwong, J. S. Chen, “Charge-Transport Characteristics in Bistable Resistive Poly (N-vinylcarbazole) Films,” *IEEE Electron Device Lett.*, Vol. 27, issue 6, pp. 451-453, 2006.

[24]S. M. Sze and Kwok K. Ng, Physics of Semiconductor Devices, 3rd Edition,” *Comput. Electr. Eng.*, pp. 227-228, 2006.

[25]F. C. Chiu, “A Review on Conduction Mechanisms in Dielectric Films,” *Mater. Sci. Eng. C.*, Vol. 2014, pp. 2-17, 2014.

[26]S. M. Sze and Kwok K. Ng, Physics of Semiconductor Devices, 3rd Edition,” *Comput. Electr. Eng.*, pp. 227-228, 2006.T. C. Chang, K. C. Chang, T. M. Tsai, T. J. Chu, and S. M. Sze, “Resistance Random Access Memory,” Mater. Today, Vol. 19, issue 5, pp. 254-264, 2016.

[27]Y. Li, S. Long, Q. Liu, H. Lü, S. Liu, and M. Liu, “An Overview of Resistive Random Access Memory Devices,” *Sci. Bull.*, Vol. 56, pp. 3072-3078, 2011.X. A. Tran, W. Zhu, W. J. Liu, Y. C. Yeo, B. Y. Nguyen, H. Y. Yu, “Self-Selection Unipolar HfO_x -Based RRAM,” IEEE Trans. Electron Devices, Vol. 60, issue 1, pp. 391-395, 2013.

[28]M. J. Rozenberg, “Strong Electron Correlation Effects in Nonvolatile Electronic Memory Devices,” *Appl. Phys. Lett.*, Vol. 88, pp. 1-3, 2006.

[29]K. H. Chen, T. M. Tsai, C. M. Cheng, S. J. Huang, K. C. Chang, S. P. Liang, and T. F.

Young, “Schottky Emission Distance and Barrier Height Properties of Bipolar Switching Gd:SiO_x RRAM Devices under Different Oxygen Concentration Environments,” *J. Mater. Sci.*, Vol. 11, issue 1, pp. 2-7, 2018.

[30] D. Ielmini, “Analytical Model for Subthreshold Conduction and Threshold Switching in Chalcogenide-Based Memory Devices,” *J. Appl. Phys.*, Vol. 102, pp. 054517, 2007.

[31] J. Lee, W. Schell, X. Zhu, E. Kioupakis, and W. D. Lu, “Charge Transition of Oxygen Vacancies during Resistive Switching in Oxide-Based RRAM,” *ACS Appl. Mater.*, Vol. 11, issue 12, pp. 11579-11586, 2019.

[32] W. Kim, S. I. Park, Z. Zhang, and S. Wong, “Current Conduction Mechanism of Nitrogen-Doped AlO_x RRAM,” *IEEE Trans. Electron Devices*, Vol. 61, issue 6, pp. 2158-2163, 2014.

[33] S. Yu, X. Guan, and H. S. P. Wong, “Conduction Mechanism of TiN/HfO_x/Pt Resistive Switching Memory: A Trap-Assisted-Tunneling Model,” *Appl. Phys. Lett.*, Vol. 99, pp. 063507, 2011.

[34] E. A. Duijnstee, J. M. Ball, V. M. L. Corre, L. J. A. Koster, H. J. Snaith, and J. Lim, “Toward Understanding Space-Charge Limited Current Measurements on Metal Halide Perovskites,” *ACS Energy Lett.*, Vol. 5, pp. 376-384, 2020.

[35] I. Chakraborty, N. Panwar, A. Khanna, and U. Ganguly, “Space Charge Limited Current with Self-Heating in $Pr_{0.7}Ca_{0.3}MnO_3$ Based RRAM,” *Appl. Phys. Lett.*, pp.1-9, 2016.

[36] Y. Li, S. Long, Q. Liu, H. Lü, S. Liu, and M. Liu, “An Overview of Resistive Random Access Memory Devices,” *Sci. Bull.*, Vol. 56, pp. 3072-3078, 2011.

[37] 聶慈筠，P 型複晶矽鍺式電晶體應用於電阻式記憶體(RRAM)之性能與可靠度研究，國立中山大學材料與光電科學學系研究所碩士論文，第 24 頁，2019 年。

[38] K. H. Chen, T. M. Tsai, C. M. Cheng, S. J. Huang, K. C. Chang, S. P. Liang, and T. F. Young, “Schottky Emission Distance and Barrier Height Properties of Bipolar

Switching Gd:SiO_x RRAM Devices under Different Oxygen Concentration Environments," *J. Mater. Sci.*, Vol. 11, issue 1, pp. 2-7, 2018.

[39]鄭建民、陳開煌，二氧化鈦電阻式記憶體之特性，*南台學報*，第三十六卷，第一期，第 28-29 頁，2011 年。

[40]Y. Xia, W. He, L. Chen, X. Meng, and Z. Liu, "Field-Induced Resistive Switching Based on Space-Charge-Limited Current," *Appl. Phy. Lett.*, Vol. 90, pp. 022907, 2007.

[41]黃崇傑，碳化矽晶體材料技術發展，材料世界網，2022 年

[42]陳穎杰，無鉛壓電陶瓷微壓力厚膜之研究，南臺科技大學電子工程系碩士論文，第 27 頁，2020 年。

[43]A. Baptista, F. Silva, J. Porteiro, J. Miguez, and G. Pino, "Sputtering Physical Vapour Deposition (PVD) Coatings: A Critical Review on Process Improvement and Market Trend Demands," *Coatings*, Vol. 8, pp. 3-4, 2018.

CHENG SHIU UNIVERSITY 正修科技大學