# Appendix A 練習

作答時明示 warp size、memory sector size、CUDA block/grid dimensions 與 resource limits。GPU core count 與 FLOP/s 不可直接當程式 speedup。

## GA-Q01 CUDA grid mapping

某 kernel 處理 $N = 1{,}000{,}000$ 個 elements，CTA/block size 是 256 threads，採一-dimensional grid。

1. 需要多少 blocks？
2. 最後一個 block 有多少 active threads？多少 threads 必須 bound-check 後退出？
3. 第一個與最後一個 element 的 `blockIdx`、`threadIdx` 與 global id 是什麼？
4. 若每 block shared memory 是 12 KiB，而 SM 有 48 KiB shared memory，其他資源不受限，shared-memory資源本身至多允許單一SM容納多少blocks？

## GA-Q02 SIMT divergence

一個 32-thread warp 遇到 mutually exclusive `if/else`。`if` predicate 有 5 threads，`else` predicate 有 27 threads，兩條 path 都需執行相同長度的一個 instruction block。

1. Hardware 要執行幾個 masked path passes？
2. Warp lane-slot utilization 是多少？
3. 若沒有 `else` body，5 threads 走 `if`、其他 27 threads 不做事，單次 if instruction 的 utilization 是多少？
4. 為何把 long divergent branches 改成 predicated instructions 不一定更快？

## GA-Q03 Memory coalescing

一個 warp 的 32 threads 各讀一個 4-byte word。Cache/memory sector 是 32 bytes。

1. Base address 32-byte aligned、lanes 讀連續 words。需要多少 sectors？
2. 若 stride 是 8 words（每 lane 相隔 32 bytes），需要多少 sectors？useful fraction 是多少？
3. 若 base 是 aligned sector 的 +4 bytes，但仍是連續 words，可能跨越多少 sectors？
4. 為何「transactions 少」仍不保證 DRAM bandwidth 充分利用？還需考慮什麼？

## GA-Q04 Shared memory banks

假設 32 個 4-byte banks，bank index 為 word address modulo 32。

# Appendix A 練習 (續)

1. 32 lanes 依次讀 `A[base + lane]`，是否有 conflict？
2. 32 lanes 讀 `A[base + 32*lane]`，會發生什麼？
3. 32 lanes 全部讀完全相同的 `A[k]`，是否必須視為 32-way conflict？說明 broadcast/multicast。
4. 提出一個 layout 或 mapping 改善 stride-32 transpose，並指出仍不能保證 best 的原因。

## GA-Q05 Resource-limited occupancy

一個 SM 支援 768 threads、24 warps、8 blocks、32,768 registers 與 48 KiB shared memory。Kernel A 使用 256 threads/block、32 registers/thread、16 KiB shared memory/block。每warp為32 threads；本題忽略register/shared-memory額外allocation rounding，直接以整數block數向下取整，各上限為抽象教學參數，不代表某顆歷史GPU。

1. 依 threads、blocks、registers、shared memory 分別算最多可放多少 blocks。
2. 求 active threads 與 theoretical occupancy。
3. 改用128 threads/block，仍固定32 registers/thread。分別考慮(a) shared memory仍為16 KiB/block，(b) shared memory固定為64 bytes/thread，因此每block為8 KiB。重算兩種配置的resident blocks、active warps與occupancy，指出各自的限制資源。
4. 為何 occupancy 100% 的 kernel 不一定比 occupancy 50% 快？

## GA-Q06 CSR SpMV

Sparse matrix 以 CSR arrays 表示：

```
Ap = [0, 2, 3, 5]
Aj = [0, 2, 1, 0, 2]
Av = [3, -1, 4, 2, 5]
x  = [2, 10, 3]
```

1. 寫出每一個 row 的 nonzero entries。
2. 計算 CSR SpMV 的 $y$。
3. 若一個 warp 處理一個 row，rows 的 work 分佈如何影響 warp utilization？
4. 何時把部分 `x` 放入 shared memory 或利用 read-only cache 可能有利？何時反而不好？

## GA-Q07 GPU roofline

某 GPU 的 sustained compute ceiling 是 250 GFLOP/s，main-memory bandwidth 是 320 GB/s。GB 指 $10^9$ bytes。

# Appendix A 練習 （續）

1. 計算 ridge arithmetic intensity，並寫出單層 roof 公式。
2. Kernel A 的 intensity 是 0.3 FLOP/byte，求 memory roof 與 upper bound。
3. Kernel B 的 intensity 是 4 FLOP/byte，求 bound。
4. Kernel A 的 measured time 是 5 ms，完成 $1.2 \times 10^9$ FLOP，計算 achieved GFLOP/s。這個值與 AI=0.3、320 GB/s 的 memory roof 是否相容？若不相容，指出哪些輸入、phase 或 traffic 邊界必須重新核對。
5. 另採一個明定分層模型：$F = 10^9$ FLOP、$P_C = 1000$ GFLOP/s、$Q_D = 0.25 \times 10^9$ bytes、$B_D = 100$ GB/s、$Q_S = 4 \times 10^9$ bytes、$B_S = 1000$ GB/s。求 $I_D$、$I_S$、各層 bound、最終 bound 與時間下界。

## GA-Q08 不等長 divergence 與指標邊界

32-thread warp有8個threads走2-instruction path A，24個走6-instruction path B，兩路互斥且都有active lanes，忽略branch overhead。

1. 求useful lane-instructions、issued lane slots與加權utilization。
2. 若錯用「兩條路所以50%」，漏掉哪個變量？若B完全無active lane，分母應如何改？
3. 此utilization能否直接當成整個kernel相對CPU的speedup？列出還缺少的三項成本。

## GA-Q09 Sector 與 bank 的不同分母

採32 lanes，各讀不同4-byte words，sector32 bytes，base按sector對齊；忽略cache。Shared另採32 banks，word index mod32為bank。

1. Global addresses為8i bytes，i=0..31，求不同sectors與有效payload比例。
2. 改為28+4i bytes，求sector數與比例；再比較stride128 bytes。
3. Shared column讀取word index=34i時，共幾個banks、每bank幾個不同words？改35i時如何？由gcd(leading dimension,32)給出理由。
4. Padding增加shared用量後，為什麼bank衝突改善仍可能降低整個kernel性能？

## GA-Q10 非2次方 scan 的完整狀態

以block內Blelloch exclusive scan處理[2,0,1,3,4]，補0到8個元素。所有threads按規格參與barriers，整數不溢出。

1. 列全部up-sweep、root歸0與down-sweep arrays，給前5個輸出及總和。
2. 推導n=8的加法工作量與tree span，說明原始長度5不代表要輸出8個結果。
3. 以「區間之前的prefix」不變量證明down-sweep，而非只驗一組答案。
4. 為什麼把每個block的local scan直接拼起來，不能成為多block全域scan？

# Appendix A 練習 （續）

## GA-Q11 帶重複 keys 的 stable radix

輸入(key,identity)為[(5,a),(1,b),(5,c),(0,d),(1,e),(7,f),(2,g),(6,h)]，key是3-bit unsigned。由最低bit起，每輪以講義zero-prefix方法stable partition。

1. 對bit0列z_i、exclusive Z_i、總Z與每筆dest。
2. 列三輪結束後的(key,identity)順序。
3. 證明每輪目的位置互異且覆蓋全部位置，說明若第二輪不stable，低bits有序性為何可能被破壞。

## GA-Q12 Tile、守恆與端到端收益

1. 一維bodies在0與2，mass分別2與3，G=1、無softening且跳過self。求兩者acceleration、force與總force。為何不能只要求兩個acceleration相加為0？
2. 明定naive每target讀N個sources後才跳過self；另載入一次my，無cache。N=8、B=4，求naive/tiled source loads與包含my的總loads；每body16 bytes，求bytes。
3. N=10、B=4時最後一個block如何載入tile並參與barrier？指出early return造成的正確性問題。
4. 沿用講義一次in/out共16.777216 ms、每kernel2 ms且每次launch0.02 ms，資料留device執行K次；CPU每次25 ms。推導端到端speedup至少5需要的最小整數K，不能用kernel-only比例回答。

**參考資料與署名**

David A. Patterson、John L. Hennessy，Computer Organization and Design，Revised Fourth Edition，附錄A；計算機組織與結構（CSO）課程投影片。

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/computer-science-self-study