第 8 章練習解答　主記憶體

題號與本章練習題 PDF 一一對應。答案保留成立條件、關鍵推導與必要的反例。

OS08-E01　Paging 轉換

1. 4 KiB=2^12，offset = 0x2A7C & 0xFFF = 0xA7C，page number = 0x2。physical base = 9×0x1000=0x9000，physical address=0x9A7C。
2. MMU 的 read-only 權限檢查失敗，產生 page protection fault；核心不得先完成寫入再回報。
3. 不一定。無效表示目前不在有效映射，可能是 demand paging 尚未載入、頁面曾被換出，或確實是錯誤位址；需查 VMA/資源規則。

檢查。 每一步保留位元寬度與權限判斷。

OS08-E02　有效存取時間

1. 命中成本 2+100=102 ns；miss 成本 2+100+100=202 ns，其中一次讀 page-table entry，一次存取目標資料，不能把 frame number 再算成獨立 memory read。
   EMAT=0.95×102+0.05×202=107 ns。
2. EMAT=0.8×102+0.2×202=122 ns。
3. 需加入 page-fault rate f 與 fault service time F，例如 `(1-f)×EMAT_no_fault+f×F`，並確保 fault cost 與正常存取不重複計算。

檢查。 先寫出哪些成本在 hit 與 miss 路徑發生。

OS08-E03　Page 大小取捨

1. 33 KiB 需 9 頁（36 KiB），在題設獨立 page-aligned 配置下每物件尾端恰浪費 3 KiB，100 個合計 300 KiB；若允許物件共用頁或打包，此結論不適用。
2. 同樣 virtual range 使用較大 page 時需要較少 entries，每筆 TLB entry 也可涵蓋較多位址；實際表層級由架構決定。
3. 64 KiB 每物件須配置 1 頁，尾端浪費 64−33=31 KiB；100 個共浪費 3100 KiB。不一定小頁就能使總記憶體占用最小：還須計入 page table 等空間；TLB miss 與 page fault 的服務次數或時間是另外的執行成本，不能直接當作記憶體空間相加，且次數未必一定增加。

檢查。 答案同時保留空間與轉換成本。

OS08-E04　陌生 x86-64 位址的完整 walk

1. bits63:48=0、bit47=0，因此 canonical。indices 為 0x024/0x0D1/0x0B3/0x189，offset=0xABC。
2. entry offsets 為 index×8：0x120/0x688/0x598/0xC48；addresses 為 0x7120/0x8688/0x9598/0xAC48。entry values 可為 `0x8007`、`0x9007`、`0xA007`、`0x12AB007`，表示 next bases 與 P/RW/US。
3. physical address=`0x12AB000+0xABC=0x12ABABC`。
4. PTE 末三位從 7 改為 5，表示 present 與 user 仍成立但 RW=0。依題設完成 TLB 失效後，CPL=3 read 成功且仍到 0x12ABABC；user write 產生 protection fault，不能先寫後報錯。supervisor write 另受 CR0.WP 等條件影響，不能直接套用這個 user 結論。

檢查。 每一步同時保留 index、entry address、entry value 與 offset，不能只給最後的 PA。

OS08-E05　canonical、present 與權限的分流

1. A 的 bits63:48=0、bit47=0，因此 canonical；indices=0x048/0x1A2/0x167/0x001，offset=0x234。
2. D 的 bits63:48=0、bit47=1，noncanonical，在 table walk 前拒絕。B 的 PML4E present=0，遇到該層即可 page fault，不能讀下層。
3. A 使用的 PML4 index 0x048 不同於 E04 的 0x024，該路徑的表項沒有給定，因此 read／write／fetch 結果均無法判定。B 的三種存取都因 PML4E.P=0 產生 page fault；C 在 NXE=1 且有效 U/S、R/W 允許下，資料 read/write 成功、instruction fetch 產生頁面權限 fault。D 三種操作都因 noncanonical 在 walk 前拒絕。
4. 不能。present 只證明翻譯路徑存在，RW 與 NX 還要分別按操作檢查。可依序列 canonical、present、U/S、RW、NX 與 operation result；遇到首個失敗條件即停止。NXE=0 時，present entry 的 bit 63 是保留位；置 1 會造成 reserved-bit page fault，不能當作一般的 NX 執行保護判定。此題原結果以 CPU 支援 NX 且 NXE=1 為前提。

檢查。 canonical 與 permission 是串聯條件；案例必須在正確的 fault stage 停下。

OS08-E06　ARM table layout、domain 與權限

1. N=0 的 root 需 4096×4=16KiB、16KiB 對齊：14000–17FFF 與 18000–1BFFF 合法且不重疊。L2 需256×4=1KiB、1KiB 對齊：1C000–1C3FF 與1C400–1C7FF 合法且不重疊。P1 indices=(4,A6)、entries 14010/1C298；P2 indices=(7,C8)、entries 1801C/1C720。
2. L1 bits[1:0]=01為coarse；base分別1C000/1C400，domain=(bits8:5)=3。L2 frame=(bits31:12)=54000；AP2=(bit9)=0、AP1=(bit5)=1、AP0=(bit4)=0，故AP=010；XN=0、nG=1、TEX=001、C=B=0。D3=Client時PL0 read成功、write permission fault。
3. 清除 P1 的 L2 entry，並完成受影響核心的 TLB 失效、barrier 與同步後，P1 read 產生 translation fault；P2 的獨立表仍 valid，P2 read 成功。已知兩筆映射且無其他映射、pin 或存活引用，mapping count 由 2 降為 1，尚不能回收。待 P2 也解除映射並完成所需 TLB 維護、確認所有其他存活引用均已解除後才可回收。mapping count 不是一般系統中所有引用的 refcount。
4. D3=Manager（11）時short-descriptor不檢查AP，相同descriptor不能保證write fault。AFE=1時AP[0]變成Access flag，只剩AP[2:1]參與權限模型，必須重新解碼，也不能沿用AP=010的fault表。若把raw誤寫成0x54802，正確decode是AP000，PL0 read即permission fault；0x54022雖AP010，但TEX/C/B=0/0/0為Strongly-ordered，不能憑XN=0宣稱instruction fetch。

檢查。 先驗 storage size/alignment/non-overlap，再解 raw words；domain、AFE 與 TLB 條件改變時不得沿用舊結論。

參考資料與署名

Lin Cing，《作業系統》手寫筆記。 Silberschatz, Galvin and Gagne, Operating System Concepts, 9th ed., Chapter 8. Intel 64 and IA-32 SDM, Vol. 3A; Arm Architecture Reference Manual ARMv7-A/R.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/computer-science-self-study