Chapter 1 練習

作答時保留單位、公式、baseline 與必要假設。若兩項設計不可直接比較，先指出缺失資訊。

CH01-Q01 ISA 與微架構

某公司推出新處理器，對外宣稱「完全相容舊版指令集」，內部新增八階 pipeline、更大的 L2 cache 與新的 branch predictor。舊版處理器的 ISA 相同，但只有五階 pipeline。

1. 哪些性質由 ISA 保證？
2. 哪些性質可能改變？
3. 為什麼「相容」不能保證同一支程式的執行時間相同？

CH01-Q02 效能分解

工作負載 A 在處理器 P 上執行 3.6×10^8 條 instructions，平均 CPI 1.50，frequency $2.4\ \mathrm{GHz}$。處理器 Q 使用另一 compiler，產生 3.0×10^8 條 instructions，CPI 1.80，frequency $2.8\ \mathrm{GHz}$。

1. 分別由 $\mathrm{IC} \times \mathrm{CPI}$ 求 cycles，再以 frequency 求 CPU time。
2. 以 P 為 baseline 計算 Q 的 speedup，另用百分比回答 elapsed time 減少多少。
3. 若 Q 的 CPI 升到 2.10，其餘不變，Q 是否仍較快？
4. 若 Q 的 frequency 降為 2.4 GHz，但 CPI 也降為 1.40，重算 speedup。指出 compiler 與 microarchitecture 各改變了方程式哪個因子。

CH01-Q03 加權 CPI 與指令數陷阱

1. Workload W1 含三類 instructions：

類別	指令數	CPI
Integer	2.0×10^9	1
Load/store	5.0×10^8	4
Branch	5.0×10^8	3

計算總 instruction count、總 cycles、平均 CPI；frequency 3 GHz 時的 CPU time。再把 load/store CPI 降為 3，計算 speedup。

2. 另有一個語句可由兩段 code 實作，A/B/C 三類 instruction 的 CPI 分別是 1/2/3：

Chapter 1 練習 （續）

Sequence	A	B	C
S1	2	1	2
S2	4	1	1

分別計算 instruction count、cycles、CPI。哪個 sequence 較快？為什麼 instruction count 較多仍可能勝出？

3. 哪一個簡單指標會把這兩個 sequence 的關係判反？

CH01-Q04 Amdahl 的目標與不可能條件

某服務 baseline 的計算部分占 72%，其余 28% 固定。計算部分可加速 6 倍。

1. 求新總時間與 speedup。
2. 若計算部分無限加速，speedup 上限是多少？
3. 承上，要在有限加速下達到這個上界本身是否可以？說明極限與可達值的差異。
4. 另一程式 baseline 100 s，其中 80 s 可改善、20 s 固定。若目標總時間 20 s，有限局部加速倍率 s 是否存在？再求目標總時間 50 s 所需的 s。

CH01-Q05 延遲與吞吐量

原始影像處理器每次只處理一張frame，沒有跨frame重疊，latency為20 ms。改成三階 pipeline 後，單張 frame 經過三階的總 latency 變為 24 ms，但穩定狀態下每 8 ms 完成一張。

1. 穩定狀態下沒有 pipeline 與有 pipeline 的 throughput 各是多少 frames/s？
2. Pipeline 條款下，第一張與第二張 frame 各在何時完成？
3. 若應用只處理單張 frame 且重視端到端 latency，這項改動是否有利？

CH01-Q06 SPEC 比率與幾何平均

Benchmark	System X	System Y
R1	1.44	1.20
R2	1.00	1.25
R3	0.81	1.08

Lin Cing https://github.com/xinhi6716/computer-science-self-study

Chapter 1 練習 （續）

1. 分別計算兩系統的 geometric mean。
2. 哪個摘要分數較高？
3. 換成另一台 reference machine，每個 benchmark 有各自不同的 $T^{\star}_{\mathrm{ref},i}$。直接證明 `GM_X/GM_Y` 不變。算術平均是否也具有同一不變性？
4. Workload 幾乎全是 R1 時，應如何選？為什麼表格摘要不能直接回答？

CH01-Q07 功率與能源

處理器的 dynamic power 為 $40\ \mathrm{W}$，執行一個 phase 需要 $500\ \mathrm{ms}$。改用新設計後，一階近似下 voltage 與 frequency 都降為原本的 0.8，dynamic capacitance 不變，phase 的 cycles 數也假設不變。

1. 新 dynamic power 約為多少？
2. 新 phase 時間約為多少？
3. 新 phase 消耗的 energy 約為多少？與原設計相比降低多少百分比？

CH01-Q08 效能的陷阱

某團隊把程式中占 baseline 15% 的 parser 加速 3 倍，之後觀察到 server 每秒完成的 requests 幾乎沒變。系統同時顯示 CPU 利用率上升，memory bandwidth 已接近上限。

1. 用 Amdahl 定律給出樂觀的 latency speedup 上限。
2. 為何實際 throughput 可能接近不變？
3. 下一步應先量測哪兩類資源，才能判斷瓶頸？

參考資料與署名

David A. Patterson, John L. Hennessy. Computer Organization and Design: The Hardware/Software Interface, Revised Fourth Edition.

Lin Cing 原創教學整理。原創內容以 CC BY 4.0 授權；參考書籍不隨教材散布。
https://github.com/xinhi6716/computer-science-self-study