Chapter 4 解答

CH04-Q01

1. `lw` path 的總和是

$$30 + 200 + 120 + 180 + 250 + 20 + 40 = 840 \text{ ps}.$$

簡化 clock period 至少 840 ps。真實驗證還要加 skew、jitter、wire delay 與 hold constraint。

2. R-type 不經 data memory 與 memory-to-register mux，因此 logic path 比 `lw` 少

$$250 + 20 = 270 \text{ ps}.$$

其 path 是 570 ps，但 clock 仍由 840 ps 的 `lw` 決定。

3. 程式中的 R-type 只占部分 instructions。Single-cycle 每次 instruction 都使用同一個 840 ps clock，故縮短 R-type path 沒有縮短 clock period。最長path仍是lw的840 ps，R-type由570降至470 ps不改變這個最大值；只有降低限制時脈的最慢path，且沒有其他path形成同樣或更大的限制，才可縮短共同週期。

4. 會。若 `lw` 仍是全體最長 path，clock period 可降至 760 ps；所有 instructions 都在同一個新 clock 下執行。收益代價是 data-memory 的更快 implementation 可能增加面積、power 或降低容量。

Lin Cing
https://github.com/xinhi6716/computer-science-self-study

CH04-Q02

1. 時空圖如下。

Instr	IF	ID	EX	MEM	WB
I1	1	2	3	4	5
I2	2	3	4	5	6
I3	3	4	5	6	7
I4	4	5	6	7	8
I5	5	6	7	8	9
I6	6	7	8	9	10
I7	7	8	9	10	11

Chapter 4 解答 （續）

2. 最後一條 instruction I7 的 WB cycle 是 11。
3. 所需cycles為 $5 + (7 - 1) = 11$，有限批次的平均IPC為 $7/11 \approx 0.636$。題目明定pipeline每cycle200 ps，所以時間為2200 ps；未管線化每條1000 ps，7條需7000 ps。相同工作的時間speedup為 $7000/2200 = 35/11 \approx 3.1818$。不能只除兩邊cycle數，因為clock periods不同；忽略startup的steady-state IPC=1也不是此7條批次的平均IPC。
4. 單筆 latency 是 $5 \times 200 = 1000$ ps。完成全部 7 條是 $11 \times 200 = 2200$ ps。Steady-state 每 200 ps 完成一條，不等於單筆只花 200 ps。

CH04-Q03

1. 無 stall 的基本圖。

Instr	IF	ID	EX	MEM	WB
I1	1	2	3	4	5
I2	2	3	4	5	6
I3	3	4	5	6	7

2. I1 的 `$8` 在 cycle 4 位於 EX/MEM，I2 在 cycle 4 的 EX 需要它，所以從 EX/MEM 前送。
3. I3 在 cycle 5 位於 EX，`$8` 在 cycle 5 位於 MEM/WB，可從 MEM/WB 前送；I3 的 `$11` 是 I2 在 cycle 5 的 EX/MEM result，從 EX/MEM 前送。兩條 paths 的 source selection 不能混為一談。
4. 若漏掉前送，I2 可能讀到 `$8` 在 I1 WB 前的舊 register-file 值。I3 再用該舊 `$11` 與舊 `$8`，造成 architectural correctness failure。

CH04-Q04

1. ID/EX 的 producer 是 `lw`，有 `MemRead=1`，destination `rt=$2`；IF/ID 的 consumer `and` reads `$2` 作 `rs`。所以 load-use hazard 成立，需要一個 stall。
2. PC 保持原值，IF/ID 保持 I2，ID/EX 插入 control bubble/no-op。I1 繼續到 MEM；下一 cycle loaded data 可由 MEM/WB 前送到 I2 的 EX。
3. 時空圖：

Chapter 4 解答 （續）

Instr	IF	ID	EX	MEM	WB
I1 lw	1	2	3	4	5
I2 and	2	3、4（停留）	5	6	7
bubble			4	5	6
I3 or	3、4（取指保持）	5	6	7	8

cycle 4 的 EX 是 bubble，不能同時放 I2。I2 在cycle 5的EX使用MEM/WB前送的load data。I3的IF/ID寫入在停頓時被禁止，延至cycle 5才進ID。 4. `sw` 使用 `rt` 作為 value source，`lw` 的 `rt` 是 destination。硬體 hazard check 必須確認 waiting instruction 是否真的讀該 `rt`；若 `sw` 讀 `$2`，仍需處理 load-use dependence。若 consumer 不讀該 register，不 stall。

CH04-Q05

初始 WN。預測 not taken。

Step	Outcome	Prediction	Result	New state
1	T	N	miss	WT
2	T	T	hit	ST
3	N	T	miss	WT
4	T	T	hit	ST
5	N	T	miss	WT
6	N	T	miss	WN
7	N	N	hit	SN

1. 狀態與結果如表。
2. Mispredictions 4 次，accuracy $3/7 \approx 42.9\%$。
3. 依題目明定的兩個slot恢復成本，四次方向誤判各浪費2個wrong-path slots，共8個。預測taken但實際not-taken同樣需要丟棄預測路徑，不能只計實際taken的誤判。
4. 單筆 branch accuracy 不含 resolve stage、wrong-path instructions 數量、BTB miss、target alias、不同 branch types 與 recovery cost。

Chapter 4 解答 （續）

CH04-Q06

1. 保留較舊且無 exception 的 `I2`、`I3` architectural effects；`I2` 在 WB 的 commit 與 `I3` 在下一 cycle 的 WB 都要完成。`I1` 已在先前 cycle commit。
2. 阻止 faulting `I4` 與較年輕的 `I5`、`I6` 寫 register 或 memory。`I5` 在 ID、`I6` 在 IF，兩者都尚未 commit。
3. 保存 `ExceptionPC=I4.PC`、overflow cause、必要的 bad address 與 privilege/status context。`I3` 在 `T+1` 完成 WB/commit 後，handler 才能看到等於依序執行 `I1`、`I2`、`I3` 的 state；hardware 在 `T+2` redirect。
4. ROB 讓亂序結果先暫存。當 `I4` 成為 ROB head 前，必須先依序 commit `I2`、`I3`；之後丟棄 `I4` 與所有較年輕 entries，恢復 rename mapping，再 redirect。年輕 instructions 可以執行，但不得先改變 architectural state。

CH04-Q07

1. 基本 condition 是

```
ID/EX.MemRead
AND (ID/EX.RegisterRt == IF/ID.RegisterRs
     OR ID/EX.RegisterRt == IF/ID.RegisterRt)
AND destination is not $zero
```

第二個 disjunct 還需要 consumer 確實讀 `rt` 的 read-enable/control condition；否則會過度 stall。 2. `$zero` 的 value 永遠是 0，對它的 write 被忽略，不能把它當成 producer；若產生錯誤 stall 會降低效能但不一定影響 correctness。 3. 用 IF/ID 的 `RegRtUsed` 或 source-use control signal，只在 consumer 真的讀 `rt` 時成立。`lw`/`sw` 的 `rt` semantics 不同，需依 instruction class 解釋。 4. 同一個 register 若同時可由 EX/MEM 與 MEM/WB 提供，選最新的 EX/MEM result。較舊 MEM/WB value 可能已被後續 instruction 覆寫；forwarding 的目的就是維持 program-order newest-value semantics。

CH04-Q08

題目給的是cycles比例，不是instructions比例。以cycle為共同分母，

$$IPC = 0.60(4) + 0.30(2) + 0.10(1) = 3.10.$$

Chapter 4 解答 （續）

1. 理想平均所需cycles為 $10000/3.10 \approx 3225.81$。有限實際執行以整數cycle完成，精確比例未必可同時成立，本題採加權平均近似。不能以 $0.6(10000)/4$ 計算，因為那把cycle比例誤當instruction比例。
2. 時間為 $3225.81/(2 \times 10^9) \approx 1.61290\ \mu s$。
3. 雙發射需 $10000/2 = 5000$ cycles，在2.4 GHz下為 $2.08333\ \mu s$。四發射模型較快；其speedup約 $2.08333/1.61290 = 1.29167$。
4. 已知issue分布只描述本題假設的指令供應。branch誤判、cache miss、register-port conflict與thermal throttling若尚未納入該分布，就必須另建模，不能由峰值或這個加權平均自動推得。

CH04-Q09

1. Weighted CPI：
$$\mathrm{CPI} = 0.45(4) + 0.20(3) + 0.20(5) + 0.15(4) = 4.0.$$
2. 10^9 instructions 的時間：
$$T = 10^9 \times 4.0 \times 300\,\mathrm{ps} = 1.2\,\mathrm{s}.$$
3. Single-cycle 時間是 $10^9 \times 1 \times 800\,\mathrm{ps} = 0.8\,\mathrm{s}$，所以此題的 single-cycle 較快。多週期可用較短 cycle 不代表 CPI 增加後仍會勝出。
4. 令最大 cycle time 為 t：
$$10^9(4.0)t = 0.8\,\mathrm{s} \quad \Rightarrow \quad t = 200\,\mathrm{ps}.$$

若每 cycle 仍大於 200 ps，多週期設計較慢。此反解未改變 state path、CPI 或 instruction mix。

CH04-Q10

1.
$$\mathrm{mispredict_cycles} = 0.20 \times 0.60 \times 2 = 0.24.$$
2. Load-use stall term 是 0.10，因此
$$\mathrm{CPI} = 1 + 0.24 + 0.10 = 1.34.$$

Chapter 4 解答 （續）

3. No-delay-slot 的 flush penalty 是丟棄兩個 fetched instructions。Classic MIPS delay slot 則把緊接 branch 的一條 instruction 視為必執行，flush 只作用於 slot 之後的 wrong path；同時總 instruction count 多包含此 slot。必須用同一份程式與完整 dynamic instruction count 比較，不能只把 penalty 2 改成 1。
4. `T` cycle 捕捉 `I4` 的 PC/cause/bad address，讓 `I2` commit，阻止 `I4/I5/I6` writes；`T+1` 讓 `I3` commit，再以 exception buffer 的資料在下一 cycle redirect 至 handler。Handler 看到的 architecture state 等於依序完成 `I1` 到 `I3`，`I4/I5/I6` 沒有任何 register 或 memory effects。

CH04-Q11

1. 第一個word的op=0、rs17、rt18、rd8、funct0x21，是addu t0,s1,s2。RegDst1、ALUSrc0、MemtoReg0、RegWrite1；ALU為7+5=12，WriteReg8，t0得到12，沒有data-memory寫入。

0x8e09000c是lw t1,12(s0)，op0x23、rs16、rt9、imm12。RegDst0、ALUSrc1、MemtoReg1、RegWrite1、MemRead1；ALU inputs0x1000與12，address0x100c，memory值0xabcdef01寫入t1。

0xae0afffc是sw t2,-4(s0)，op0x2b、rs16、rt10、imm0xfffc=-4。ALUSrc1、MemWrite1、RegWrite0，RegDst/MemtoReg的值不影響提交；address0x0ffc，RtData=0x12345678寫入該memory word。三者無branch/jump，所以各自PC=0x00400024。

2. Word解碼為beq s1,s2,-2。PC4=0x00400024，位移−8，BT=0x0040001c。7−5=2所以Zero0，nextPC=PC4；s1改5後5−5=0，Zero1且Branch1，nextPC=BT。兩種情況都不寫register或data memory。
3. PC4=(0x0ffffffc+4)=0x10000000，JT={1,26個0,00}=0x10000000。使用舊PC高4 bits會得到0，跨到錯誤256 MiB區域。這個邊界反例可辨識「高bits來自PC還是PC+4」的不同定義。
4. ALUSrc0把RtData當第二operand，address=0x1000+0x12345678=0x12346678，寫到錯地址；這是address計算輸入mux錯選。若address仍0x0ffc，但store data錯接signext immediate，會寫0xfffffffc而非0x12345678，這是Reg[rt]到memory write-data的分支接錯。ALUSrc只選ALU operand，不能同時取代store-data線。

Chapter 4 解答 （續）

原創驗算程式附錄: hazard_timeline.py

```
"""Cycle-level five-stage schedules for ALU forwarding and load-use stalls."""

from dataclasses import dataclass


@dataclass(frozen=True)
class Instr:
    name: str
    dest: str | None = None
    sources: tuple[str, ...] = ()
    load: bool = False
    stages: tuple[int, ...] = ()


def dependent(previous: Instr, current: Instr) -> bool:
    return previous.dest not in (None, "$zero", "$0") and previous.dest in current.sources


def schedule_pair(previous: Instr, current: Instr, mode: str) -> tuple[Instr, Instr]:
    """Return two five-stage rows under an explicitly named hazard policy."""
    producer = Instr(previous.name, previous.dest, previous.sources, previous.load, (1, 2, 3,
4, 5))
    if not dependent(previous, current):
        consumer_stages = (2, 3, 4, 5, 6)
    elif mode == "forward":
        consumer_stages = (2, 3, 4, 5, 6)
    elif mode == "no-forward":
        consumer_stages = (2, (3, 4, 5), 6, 7, 8)
    elif mode == "load-use":
        consumer_stages = (2, (3, 4), 5, 6, 7)
    else:
        raise ValueError(f"unknown mode: {mode}")
    return producer, Instr(current.name, current.dest, current.sources, current.load,
consumer_stages)


def display(row: Instr) -> str:
    cells = []
```

Lin Cing https://github.com/xinhi6716/computer-science-self-study

Chapter 4 解答 （續）

```
    for stage in row.stages:
        cells.append(str(stage) if isinstance(stage, int) else "/".join(map(str, stage)))
    return f"{row.name}: IF {cells[0]}, ID {cells[1]}, EX {cells[2]}, MEM {cells[3]}, WB
{cells[4]}"


def main() -> None:
    producer_alu = Instr("I1 add $8,$9,$10", "$8", ("$9", "$10"))
    consumer_alu = Instr("I2 sub $11,$8,$12", "$11", ("$8", "$12"))
    producer_load = Instr("I1 lw $2,20($1)", "$2", ("$1",), load=True)
    consumer_load = Instr("I2 and $4,$2,$5", "$4", ("$2", "$5"))
    independent = Instr("I2 or $6,$1,$7", "$6", ("$1", "$7"))

    cases = (
        ("ALU with forwarding", schedule_pair(producer_alu, consumer_alu, "forward")),
        ("ALU without forwarding", schedule_pair(producer_alu, consumer_alu, "no-forward")),
        ("load-use with forwarding", schedule_pair(producer_load, consumer_load, "load-
use")),
        ("load then independent", schedule_pair(producer_load, independent, "forward")),
    )
    for title, rows in cases:
        print(title)
        for row in rows:
            print(" ", display(row))

    assert schedule_pair(producer_alu, consumer_alu, "forward")[1].stages == (2, 3, 4, 5, 6)
    assert schedule_pair(producer_alu, consumer_alu, "no-forward")[1].stages == (2, (3, 4,
5), 6, 7, 8)
    assert schedule_pair(producer_load, consumer_load, "load-use")[1].stages == (2, (3, 4),
5, 6, 7)
    assert schedule_pair(producer_load, independent, "forward")[1].stages == (2, 3, 4, 5, 6)
    assert not dependent(Instr("discard", "$zero", load=True), Instr("read zero", sources=
("$zero",)))
    print("pipeline checks: PASS")


if __name__ == "__main__":
    main()
```

Chapter 4 解答 （續）

原創驗算程式附錄: single_cycle_model.py

```
"""One-cycle word-addressed MIPS subset without delay slots or exception handling."""
from __future__ import annotations

MASK=(1<<32)-1

def step(word: int, pc: int, registers: list[int], memory: dict[int,int]):
    if len(registers)!=32 or registers[0]!=0 or pc&3:
        raise ValueError('aligned PC and 32 registers with r0=0 required')
    op=word>>26;rs=(word>>21)&31;rt=(word>>16)&31;rd=(word>>11)&31
    imm=word&65535; signed_imm=imm if imm<32768 else imm-65536
    a,b=registers[rs],registers[rt];pc4=(pc+4)&MASK

control=dict(RegDst=None,ALUSrc=0,MemtoReg=None,RegWrite=0,MemRead=0,MemWrite=0,Branch=0,Jump
=0,ALUOp=None)
    new_regs=registers.copy();new_mem=memory.copy()
    if op==0:
        control.update(RegDst=1,ALUSrc=0,MemtoReg=0,RegWrite=1,ALUOp=2)
        fun=word&63
        if fun==0x21:alu=(a+b)&MASK
        elif fun==0x23:alu=(a-b)&MASK
        elif fun==0x24:alu=a&b
        elif fun==0x25:alu=a|b
        elif fun==0x2a:
            signed=lambda x:x if x<(1<<31) else x-(1<<32)
            alu=int(signed(a)<signed(b))
        else:raise ValueError('unsupported R-type function')
    elif op in (0x23,0x2b):
        control.update(ALUSrc=1,ALUOp=0)
        alu=(a+signed_imm)&MASK
        if alu&3:raise ValueError('word memory requires aligned address')
        if op==0x23:control.update(RegDst=0,MemtoReg=1,RegWrite=1,MemRead=1)
        else:control.update(MemWrite=1)
    elif op==4:
        control.update(Branch=1,ALUOp=1)
        alu=(a-b)&MASK
    elif op==2:
        control.update(Jump=1)
```

Chapter 4 解答 （續）

```
        alu=0
    else:raise ValueError('unsupported opcode')
    data=memory[alu] if control['MemRead'] else None
    write_data=data if control['MemtoReg']==1 else alu if control['MemtoReg']==0 else None
    dest=rd if control['RegDst']==1 else rt if control['RegDst']==0 else None
    if control['MemWrite']:new_mem[alu]=b
    if control['RegWrite'] and dest!=0:new_regs[dest]=write_data
    zero=alu==0
    bt=(pc4+(signed_imm<<2))&MASK
    jt=(pc4&0xf0000000)|((word&0x3ffffff)<<2)
    next_pc=jt if control['Jump'] else bt if control['Branch'] and zero else pc4
    trace=dict(control=control,rs=rs,rt=rt,rd=rd,ReadA=a,RtData=b,ALU_B=signed_imm&MASK if
control['ALUSrc'] else
b,ALUResult=alu,WriteReg=dest,WriteData=write_data,Zero=zero,PC4=pc4,BT=bt,JT=jt,nextPC=next_
pc)
    return next_pc,new_regs,new_mem,trace

def main():
    regs=[0]*32;regs[16]=0x1000;regs[17]=7;regs[18]=5;regs[10]=0x12345678
    memory={0x100c:0xabcdef01}
    for word in [0x02324021,0x8e09000c,0xae0afffc,0x1232fffe,0x08100400]:
        pc,out_regs,out_mem,trace=step(word,0x00400020,regs,memory)
        print(f'{word:08x}: nextPC={pc:08x}, ALU={trace["ALUResult"]:08x}, WriteReg=
{trace["WriteReg"]}, WriteData={trace["WriteData"]}')
    assert step(0x02324021,0x400020,regs,memory)[1][8]==12
    assert step(0x8e09000c,0x400020,regs,memory)[1][9]==0xabcdef01
    assert step(0xae0afffc,0x400020,regs,memory)[2][0xffc]==0x12345678
    assert step(0x1232fffe,0x400020,regs,memory)[0]==0x400024
    equal=regs.copy();equal[17]=5
    assert step(0x1232fffe,0x400020,equal,memory)[0]==0x40001c
    assert step(0x08000000,0x0fffffc,regs,memory)[0]==0x10000000
    assert regs[8]==0 and 0xffc not in memory
    assert step(0x02320021,0x400020,regs,memory)[1][0]==0
    print('single-cycle state effects: PASS')

if __name__=='__main__':main()
```

參考資料與署名

David A. Patterson, John L. Hennessy. Computer Organization and Design: The Hardware/Software Interface, Revised Fourth Edition.

Lin Cing 原創教學整理。原創內容以 CC BY 4.0 授權；參考書籍不隨教材散布。

https://github.com/xinhi6716/computer-science-self-study