Chapter 5 練習

作答時先寫出 capacity、block/page size、associativity、address width、miss-rate 分母與時間單位。遇到 cache trace 必須列出 index、tag、offset、hit/miss、victim；遇到 translation 必須說明是 TLB miss、page fault 或 protection fault。

CH05-Q01 Address decode

某 32-bit processor 使用 64 KiB data cache、64-byte blocks、4-way set associativity、LRU replacement。Data cache 容量不包含 tag、valid、dirty 與 replacement state。

1. 計算 block 數、set 數，以及 tag、index、block offset 各幾 bits。
2. 將 `0x12345678` 與 `0x1a2b3c40` 拆成 tag、set index 與 byte offset。
3. 若 `0x12345678` 所在的 block 已在 cache 且有效，接著存取 `0x12345658` 是否為同 block hit？說明哪一欄位不同。
4. 第一筆 miss 要把 64 bytes 的 block 放入哪一個 set，並涵蓋哪些 byte addresses？

CH05-Q02 Associativity 的成本

沿用 CH05-Q01 的 64 KiB data capacity、64-byte blocks、32-bit address，只改變 associativity。

1. 分別計算 direct-mapped、2-way、4-way 與 fully associative 的 set 數、每 set 的 comparators。
2. 只計算 data tag bits，不含 valid/dirty，計算各配置的總 tag bit 數。
3. 說明為什麼 associativity 增加後，data capacity 不變，cache hit path 仍可能變慢。
4. Fully associative 是否必然比 4-way 有更低的 total AMAT？以 miss rate 和 hit time 說明。

CH05-Q03 Cache CPI 與 AMAT

L1 hit time 為 1 cycle。以下兩個模型彼此獨立：

- Model A：L1 miss rate 6%，每次 L1 miss 的 main-memory penalty 為 80 cycles。
- Model B：base CPI 1.30；instruction miss rate 2%；每條 instruction 平均有 0.30 次 data references；data miss rate 8%；所有 instruction/data misses 的 penalty 都是 80 cycles。

1. 以 Model A 計算單一 memory reference 的 AMAT。
2. 以 Model B 計算總 CPI，必須分開 instruction 與 data stalls。
3. 若 clock 是 2.5 GHz、執行 2 億條 instructions，計算 time。
4. 指出 Model B 在 out-of-order processor 上可能高估 stall 的原因。

Chapter 5 練習 （續）

CH05-Q04 Memory bandwidth 與 miss penalty

假設一個 4-word cache block 的 fill 模型如下：

- 送 address：1 bus cycle。
- 每次 memory access 啟動：15 bus cycles。
- 每 transfer 一個 word：1 bus cycle。

配置 A 是 one-word-wide memory 與 bus。配置 B 是 two-word-wide memory 與 bus，可一次啟動並傳兩個 words。配置 C 是 two-word-wide memory，但 bus 仍 one-word wide，因此可減少 access 啟動次數，不能減少 word transfer 次數。

1. 分別算 A、B、C 的 fill time。
2. 以 16 data bytes 為分子，算三者的 effective bytes per bus cycle。
3. 說明 widening memory 而不 widening bus 的收益與限制。
4. 若 DRAM access startup 從 15 增至 40 cycles，哪個配置的相對優勢最大？

CH05-Q05 Multilevel cache

L1 hit time 是 1 cycle、local miss rate 是 4%。L2 local miss rate 是 25%，L2 的 access time 對 L1 miss 為 8 cycles，L2 miss 後的 main-memory penalty 是 100 cycles。

1. 計算 global L2 miss rate。
2. 推導包含 L2 的 AMAT。
3. 若有人把 25% 當成 global L2 miss rate，會得到什麼錯誤 AMAT？
4. L1 misses 中，有多少比例由 L2 hits 服務？若 workload 的 L1 miss rate 降為 2%，且 L2 local miss rate 不變，global L2 miss rate 如何改變？

CH05-Q06 Page table、TLB 與 physical address

32-bit virtual address、4 KiB pages、PTE 4 bytes。使用兩層 page table，每層各有 1024 entries。VA `0x00403abc` 的 TLB missing，但 page-table walk 找到 valid PTE，該 PTE 的 PPN 是 `0x0005f`。

1. 計算 page offset bits、VPN 與 offset。
2. 若只使用單層 page table 且每 virtual page 都有一個 entry，計算 page-table size。
3. 求兩層 page-table 的 level-1 與 level-2 indices。
4. 求 physical address。若 PTE 的 write bit 為 0，而 faulting access 是 store，下一步應是哪一種錯誤？

Chapter 5 練習 （續）

CH05-Q07 Dirty page 與 fault recovery

Process P 的 virtual page V 不在 main memory。OS 選中 physical frame F，F 目前保存另一 dirty page W。

1. 寫出載入 V 前必須完成的 write-back 條件與順序。
2. 若 access 是 4-byte store，為何不能在 page fault 解決前先更新 cache 或 main memory？
3. OS 完成 V 的載入與 PTE 更新後，為何仍可能需要 invalidate TLB entry？
4. Context switch 到另一個 process 時，ASID 如何避免 TLB flush 全部 entries？ASID 是否能完全取代 permission checks？

CH05-Q08 Write-back cache FSM

本章採用簡化的四狀態 controller：`Idle`、`Compare Tag`、`Write-Back`、`Allocate`。Memory 尚未完成時 `Ready=0`。

1. 寫出 clean read miss 的完整 state trace，假設memory read共占三個`Allocate` cycles，前兩cycle `Ready=0`，第三cycle `Ready=1`。
2. 寫出 dirty write miss 的 state trace，假設 write-back 與 allocate 各需一個 Ready cycle。
3. 在哪個 state 要保存 request 是 read 還是 write，以及 store data？
4. 為什麼 dirty block 在 Allocate 開始前必須完成 write-back 或安全地放入 buffer？若省略會破壞哪一個狀態？

CH05-Q09 Write-invalidate coherence

使用三段式 write-back MSI protocol：`I` 表示此 cache 沒有有效 copy；`S` 表示可有多個 valid copies 且 memory 為最新；`M` 表示只有此 cache 有 valid copy、memory 可能 stale。初始時 P1、P2 的 cache 對 address X 都是 `I`，main memory 有 X 的 old value。

Chapter 5 練習 （續）

事件順序如下：

1. P1 read X（read miss）。
2. P2 read X（read miss）。
3. P1 write X=1（取得 exclusive permission）。
4. P2 實際 read X（read miss / BusRd）。
5. 每一事件後完整寫出 P1、P2 的 X state 與 memory consequence。
6. 說明 step 3 需要哪些 invalidation。
7. Step 4 的 supplier 應是 memory、P1 或其他來源？資料是什麼？原本 M owner 與 requester 分別轉成什麼 state？
8. 為什麼「M 與另一 cache 的 S 同時存在」不合法？Coherence 與 memory consistency 如何分工？

CH05-Q10 3Cs 與 design diagnosis

Case A：2-block direct-mapped cache，block size 16 bytes，access addresses 為 `0x1000, 0x1020, 0x1000`。

Case B：2-block fully associative LRU cache，同樣 block size，access addresses 為 `0x1000, 0x1040, 0x1080, 0x1000`。

1. 判斷 Case A 的三次 accesses 哪些是 cold/compulsory 或 conflict。
2. 判斷 Case B 的四次 accesses 哪些是 cold/compulsory 或 capacity。
3. 若把 Case A 改成 2-way 相同容量，重跑 `0x1000, 0x1020, 0x1000`，miss pattern 如何改變？
4. 請提出一個修改能降低 conflict miss、同時說明它對 hit time 或 energy 的潛在代價。

CH05-Q11 Write-back trace 與 victim 成本

一個 2-way set-associative cache 使用 write-back、write-allocate、LRU，block=64 bytes，每次W只改4 bytes。A、B、C、D四個blocks都映到同一set，初始兩way與LRU state都empty，空way選編號較小者。只計payload bytes，不含 headers/acknowledgments，也不作末尾flush。Access sequence 是 `R(A), R(B), W(A), W(C), W(D)`。

Chapter 5 練習 （續）

1. 每步列出兩個 ways、dirty bits、MRU/LRU 與 victim。
2. 總共有多少 lower-level block reads、dirty write-backs 與 total block transfers？
3. 把整個cache改為write-through、no-write-allocate，從原始empty狀態重跑整個序列。求block reads、4-byte writes、payload bytes與最終set state，和第2小題比較。
4. 證明 victim 的 dirty bit 不影響 hit detection，但漏掉 dirty write-back 為何破壞 architectural memory state。

CH05-Q12 VIPT、page walk、AMAT 的跨概念題

某 32-bit system 有 4 KiB pages、two-level page table，每層 10 bits。L1 cache 是 32 KiB、2-way、32-byte blocks，沒有其他 metadata 佔用 data capacity。VA=`0x0badf00d`，TLB miss。

1. 求VPN、page offset、cache sets/index/block-offset bits。先以PIPT計算tag寬度，再說明此寬度能否直接當作VIPT的完整physical比較欄位。
2. VIPT index是否完全落在page offset內？用VA `0`與`0x1000`映到同一實體頁作別名反例，再提出同容量的安全ways配置。
3. 令 PTBR=`0x00800000`。L1 PTE 位址為 PTBR 加 level-1 index 乘 4；其 PPN 是 `0x000031`。求 L2 PTE 的 physical address；若 L2 PTE 的 PPN 是 `0x0001a`、present=1、write=0，求 final PA，並判斷 read/store access 的結果。
4. 假設 TLB miss 固定需要兩次 PTE memory reads，每次 25 cycles，且 data cache AMAT=3 cycles；另有一次 page-walk 的 cache/TLB 管理成本 10 cycles。求 TLB miss 的 total access time。若 TLB hit 的 AMAT 是 3 cycles，求 miss/hit 比值。

參考資料與署名

David A. Patterson, John L. Hennessy. Computer Organization and Design: The Hardware/Software Interface, Revised Fourth Edition.

Lin Cing 原創教學整理。原創內容以 CC BY 4.0 授權；參考書籍不隨教材散布。

https://github.com/xinhi6716/computer-science-self-study