電阻切換元件與記憶體運算

以元件狀態、讀寫操作和電路模型為起點，逐步理解 RRAM 的工作原理與限制。

本單元將區分量測到的電性與推測的材料機制，再以數值例連接元件電導和陣列電流。

學習目標

1. 區分電阻切換現象、元件內部狀態與實際可測的電流電壓曲線。
2. 說明 forming、SET、RESET、read、compliance 的角色及其相依條件。
3. 從近似線性讀取模型推導 crossbar 的向量矩陣乘法，辨認模型何時失效。
4. 以明確的測試條件解釋 retention、endurance、變異和讀取干擾。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

電阻狀態與讀取條件


RRAM cell 通常由上電極、切換層與下電極組成。外加脈衝可以改變元件狀態，移除脈衝後，以較低讀取偏壓量測其電流或電導。常見記號是 LRS（低阻態）及 HRS（高阻態）；是否分別對應邏輯 0 或 1 是系統的編碼約定，不是材料的必然性質。

在指定的讀取電壓及時間下，可定義表觀電導 $G_{read} = I_{read}/V_{read}$。一般元件可能非線性、存在極性不對稱或隨時間變化；這個比值因此必須附帶量測條件，不能直接等同所有偏壓下的常數電導。寫入與讀取的電壓也可能不同。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

單元結構與電壓參考

兩端電阻切換單元：先約定電壓方向



定義 $V = V_{TE} - V_{BE}$

操作與讀值

SET：切換至較高電導狀態

RESET：切換至較低電導狀態

Read：指定讀取電壓及脈衝時間

$G_{read} = I_{read} / V_{read}$

操作極性與限制電流依元件而定；此圖不假定特定導電機制。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Forming、SET、RESET 與讀取

- **Forming**：部分元件初次使用前需要的啟始操作；是否需要取決於材料與製程。限制電流可降低過度損壞的風險，但限制值並非通用常數。
- **SET**：使元件轉入較高導電狀態的操作，通常稱轉入 LRS。
- **RESET**：使元件轉入較低導電狀態的操作，通常稱轉入 HRS。
- **Read**：採指定脈衝或電壓量測狀態；若讀取本身改變狀態，稱 read disturb，不能假設讀取一定無侵入。

切換極性：先約定參考端

對 bipolar switching，SET 與 RESET 通常使用相反極性的偏壓；對 unipolar switching，兩者可發生於相同極性，但脈衝條件或電流限制不同。正負號須同時交代哪一端是電壓參考與電流方向；極性不能由「bipolar」一詞單獨決定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝序列：先指定量測規則

以下為假設性 bipolar 範例：$V = V_{TE} - V_{BE}$；讀取均用 $+0.1$ V、10 µs，確認在本模型中不改變狀態；SET 為 $+1.0$ V、1 µs 且限流 100 µA；RESET 為 -1.0 V、1 µs。這些只是計算用條件，不是通用器件規格。

操作	脈衝後狀態	接續讀取電流
初始讀取	HRS	1 µA
SET 後讀取	LRS	20 µA
RESET 後讀取	HRS	1 µA

例如 SET 後表觀 $G = 20\,\mu A/0.1\,V = 200\,\mu S$。限流控制寫入過程；讀取是否造成 disturb 仍須另做重複讀取實驗。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝操作與狀態追蹤

脈衝操作與讀取：假設性範例

合成數值，並非實際元件規格；電壓 V = V上 − V下。



讀取電流；SET 標示限流，RESET 電流未指定。
示意順序，非時間比例；讀取不改變狀態是模型假設。


Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

切換現象與物理機制

常見模型包括金屬陽離子參與導電橋形成與溶解的 electrochemical metallization（ECM），以及與氧離子／氧空缺遷移及價態變化相關的 valence-change mechanism（VCM）。另有界面障壁調變等機制。這些是不同的物理模型，不能僅憑一條有遲滯的 I–V 曲線就判定材料中必然發生哪一種機制；材料、電極、溫度、時間尺度與局部量測共同提供證據。

導電路徑形成、縮窄或斷裂可以解釋許多元件的狀態變化，但不能把所有 RRAM 都視為單一圓柱導線。後續討論局部探針與原位顯微技術時，應分開測量解析度、可見結構與由觀測推得的機制。

ECM：金屬離子參與導電橋形成



此圖採指定極性與電極材料；導電橋生長方向及 RESET 過程依材料與界面動力學而異。

ECM：電荷與物質如何移動

假設活性上電極為 Ag，下電極相對惰性，且 $V = V_{TE} - V_{BE} > 0$。上電極氧化可寫成 $\mathrm{Ag} \rightarrow \mathrm{Ag}^{+} + e^{-}$：電子經外部電路移動，Ag 離子進入切換層並受電場及濃度梯度影響。離子在適當位置取得電子還原為 Ag，成核、長大後可能形成跨電極導電路徑。

這是指定電極與偏壓的示例，非所有元件的固定極性或生長方向。形成位置與方向依離子傳輸、局部還原速率及界面條件而變；觀察到低阻不能單獨證明完整金屬橋。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

VCM：缺陷、電荷與局部氧化還原

氧化物中的氧離子遷移和氧空缺分布改變，可伴隨局部金屬離子價態改變，進而調整導電性。具體缺陷的電荷態依材料與化學勢而定，不能把所有氧空缺都直接視為相同電荷的可動粒子。


細絲模型強調局部導電通路的改變；界面模型則強調界面附近的障壁或缺陷分布。兩者可能共存，單一 I–V 遲滯無法充分判定。原位影像、局部導電量測及化學態分析可提供互補證據，但須評估探針作用與解析度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

VCM 的兩種候選模型


VCM：比較兩種可能的模型

局部導電通道模型



局部通道改變

界面障壁調變模型



界面障壁改變

○：氧缺陷分布示意 ｜ 示意圖不構成機制證據；缺陷電荷態依材料與條件而定。

狀態模型與量測

一個通用的描述方式是 $i(t) = G(x(t), v(t), t)v(t)$、$\dot{x} = f(x, v, t)$，其中 x 表示模型選擇的內部狀態。這是建模框架，並不保證 G 線性、不變或可由單一物理變數完整描述；理想 memristor 亦不能與所有具有遲滯的兩端元件直接畫等號。

准靜態掃描所得的 I–V 迴線與脈衝寫入測試回答不同問題。比較結果應註明掃描範圍、速率、脈衝幅度與寬度、電流限制及讀取條件，避免把單次量測外推成跨元件或跨循環的分布。

Crossbar：從支路電壓到欄電流

設第 i 列輸入電壓為 V_i，第 i 列、第 j 欄元件的讀取電導為 G_{ij}，交點列端電位為 u_{ij}、欄端電位為 b_j。在讀取範圍近似線性的模型下，支路電流 $i_{ij} = G_{ij}(u_{ij} - b_j)$；依 Kirchhoff 電流定律，感測欄的總電流為 $I_j = \sum_i i_{ij}$。

若列導線無壓降（$u_{ij} = V_i$）且欄端為虛地（$b_j = 0$），才化為理想乘加：


$$I_j = \sum_i G_{ij} V_i.$$

電流正方向以列流向欄為正；放大器輸出電壓的正負號則由電路設定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

兩列兩欄：逐欄加總電流

二乘二 crossbar：電導乘電壓，再依欄加總



假設：線性讀取、導線無電阻、欄端虛地；數值只用於示範。
$I_j = \Sigma_i G_{ij} V_i$；單位換算：μS × V = μA。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

實際陣列為何偏離理想式

導線電阻導致電壓沿線下降；周邊感測電路的有限輸入阻抗會改變欄電位；漏電與未選取路徑可能影響讀寫；元件非線性、狀態漂移及程式化誤差也會使結果偏離此式。若權重必須有正負號，需指定差動電導或其他編碼及相應的電路代價，不能直接把單一被動電導視為負數。

線阻如何改變數值

沿用 $G = \begin{bmatrix} 2 & 1 \\ 1 & 3 \end{bmatrix}\ \mu S$。假設第二列每個交點的實際電位均由 0.1 V 降至 0.08 V，第一列仍為 0.2 V、欄端仍為虛地。

$I_1 = 2(0.2) + 1(0.08) = 0.48\,\mu A$；$I_2 = 1(0.2) + 3(0.08) = 0.44\,\mu A$。支路求和依然成立，但不能再代入原始輸入電壓 0.1 V。各交點通常不必然有相同壓降；此處只是已指定節點電位的示例。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

可靠度與量測條件

- **Retention**：在指定溫度、時間、讀取條件與判定門檻下，狀態維持可區分的能力。外推到其他條件需要明確模型與證據。
- **Endurance**：在指定 SET／RESET 波形、驗證條件及失效判準下，可操作的循環數；不能只報數字而省略判準。
- **Variability**：區分同一元件跨循環（cycle-to-cycle）與不同元件之間（device-to-device）的變化，並交代樣本數和統計方式。
- **Read margin**：依電路與感測方案衡量 HRS、LRS 的可分辨性，不能只看兩個單點電阻的比值。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

可靠度比較：數字之外還有條件

假設 A、B 各測 100 個元件：A 在 85 °C 觀察 1 小時，95 個仍可區分；B 在 25 °C 觀察 1 小時，98 個仍可區分。這些是合成案例，還須記錄讀取電壓與時間、電流門檻、先前循環與是否排除失效元件；即使記錄完整，不同溫度也不能當作材料的受控比較。

比較 endurance 也須記錄 SET/RESET 的幅度、脈寬、限流、循環頻率、樣本數與失效定義。溫度加速外推需模型、資料與適用範圍；單一高溫時間點本身不足以證明室溫十年。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

應用與器件需求對照

四種應用：操作與器件需求

儲存	寫入狀態 → 讀取判斷 重點：讀取裕度、保持與寫入耐久
狀態式邏輯	讀取狀態 → 更新狀態 重點：運算可能消耗寫入次數
離線推論	預先寫入權重 → 多次讀取 重點：讀取精度、漂移及周邊轉換
線上訓練	讀取計算 → 更新權重 重點：更新誤差、非對稱與耐久

流程為概念示意；實際操作與周邊代價依架構而異。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

儲存與選擇：記憶狀態需要可讀取

記憶陣列以設定的讀取條件區分 HRS 與 LRS；狀態保持、寫入循環、讀取誤差和周邊電路都影響系統。未選取元件可能形成旁路電流（sneak current），降低讀取餘裕並增加功耗。

Selector 是用來抑制不想要的電流路徑的元件或結構，例如 1T1R 中的電晶體。選擇器的洩漏、驅動能力、速度與所採偏壓共同決定效果，不能只憑非線性比值推得整個陣列的讀取裕度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

狀態式邏輯：運算也可能消耗寫入壽命

Stateful logic 利用儲存在元件中的狀態參與邏輯運算，運算步驟可能包含對單元的寫入。不同電路與排程會改變每個單元承受的寫入次數；不能將演算法的運算次數直接當成所有單元的寫入次數。

若假設每秒完成 N 次運算、每次均對同一個單元寫入 k 次，持續 T 秒，該單元承受 NkT 次寫入。例如 $N = 10^3\,\mathrm{s}^{-1}$、$k = 2$、$T = 60\,\mathrm{s}$，共 1.2×10^5 次。若寫入分散在多個單元，須依實際分配計算；寫入次數與一次完整 SET／RESET 循環也不一定相同。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

類比推論與線上訓練有不同需求

離線訓練後的推論可把權重映射到導電狀態，讀取時利用陣列近似完成點積；精度仍受讀取誤差、漂移、線阻與 ADC／DAC 限制。這些代價必須和周邊電路一起評估。

線上訓練還需在器件上反覆更新權重，須評估更新非線性、增加與減少電導的不對稱、有限狀態數、變異及耐久性。某模型在特定實驗中容忍誤差，不代表所有網路與工作負載都能容忍相同誤差。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

時間隨機性與元件間差異

固定脈衝下的機率性切換，可作為真隨機數產生器（TRNG）的候選來源；評估須量測輸出偏差、時間相關性及持續寫入所需的耐久性。

物理不可複製函數（PUF）則可利用不同元件之間的個體差異產生裝置回應；重點包括不同裝置的區分度，以及同一裝置在溫度、時間和噪聲變化下的重現性。時間上的隨機切換與空間上的固定差異是不同的統計對象，不能混為一談。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

陣列、選擇元件與三維整合

單一 RRAM 單元可以切換，不代表把它接成大陣列後便能可靠讀寫。本單元從節點電壓與電流路徑出發，分析半選干擾、旁路電流及選擇元件，再討論堆疊與製造。

學完後，應能列出指定偏壓下各單元的電壓、利用 Kirchhoff 電流定律（KCL）求浮接節點、計算給定條件下的讀取裕度，並說明 selector 和 3D 結構的工程取捨。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


Crossbar 如何尋址

字線（row／word line）與位線（column／bit line）的交點配置記憶單元。選定一條字線與一條位線可以指定交點；然而，其他交點仍連在同一組導線上，其端電壓和電流必須由整個電路決定。

半選（half-select） 描述未被選中的單元承受了部分操作電壓；**旁路電流（sneak current）** 則是經其他單元進入感測端的非目標電流。前者是偏壓狀態，後者是電流路徑，兩者不能互相替代。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

固定 V/2 偏壓的半選




假設 R1、C1 為選中線，$V_{R1} = 1.2\,\text{V}$、$V_{C1} = 0\,\text{V}$，R2 與 C2 均由理想電壓源固定於 0.6 V。以下電壓方向一律為「字線電位減位線電位」。

按交點算端電壓

交點	字線減位線	狀態
(R1,C1)	$1.2 - 0 = 1.2\,\text{V}$	選中
(R1,C2)	$1.2 - 0.6 = 0.6\,\text{V}$	半選
(R2,C1)	$0.6 - 0 = 0.6\,\text{V}$	半選
(R2,C2)	$0.6 - 0.6 = 0\,\text{V}$	未選

這些電位成立，是因為每條線都假設由理想電壓源固定；若線浮接或有線阻，就需重新解節點。即使半選只有 0.6 V，也不能僅憑電壓斷言安全：脈寬、累積次數和器件變異都可能影響 disturb。

浮接線：同一陣列，不同邊界



另設 R1＝1 V、C1＝0 V，而 R2、C2 浮接，且導線無電阻。選中交點電導 $0.1\,\mu S$，其他三個交點皆為 $1\,\mu S$，每個元件在此範圍內視為線性。

浮接節點的 KCL

令 $x = V_{C2}$、$y = V_{R2}$。以離開各浮接節點的電流為正，並以 $\mu S \cdot V = \mu A$ 計算：

$$(x - 1) + (x - y) = 0, \qquad (y - x) + y = 0.$$

第二式得 $x = 2y$；代入第一式得 $y = 1/3$ V、$x = 2/3$ V。每個旁路單元的電壓降均為 $1/3$ V，因此旁路電流為 $1/3\,\mu A$。


選中支路為 $1\,V \times 0.1\,\mu S = 0.1\,\mu A$，C1 接收到的總電流為 $0.1 + 1/3 \approx 0.433\,\mu A$。浮接模型不能直接套用前例的 V/2 節點電壓。

若把感測電流全當成目標電流

前例的感測總電流約 0.433 μA，卻只有 0.1 μA 來自目標單元。用總電流除以 1 V 會誤判目標電導約為 0.433 μS，而非真正的 0.1 μS。

改變其他單元狀態、線阻或未選線的接法，旁路就會改變。常見的「讀 HRS，其他單元為 LRS」可在某些模型中產生不利讀取情況，但不能不加證明地視為所有電路與所有偏壓方案的全域最壞案例。

每個交點如何選擇



1R 只含記憶元件；1T1R 加入閘極控制的存取電晶體；1S1R 以串聯的兩端 selector 抑制低偏壓電流；1D1R 是以二極體作 selector 的例子。圖中的開關均為概念示意，實際選擇能力受端電壓、漏電及製程限制。

選擇元件的需求

選中時要有足夠電流和電壓使記憶元件完成 read、SET 或 RESET；未選時要控制漏電與干擾。除此之外還要比較延遲、保持電壓、耐久、變異、工作溫度及製程相容性。

1T1R 的 gate 可提供額外控制端，但面積、驅動能力與堆疊製程都要計入。兩端 1S1R 有利於交叉點整合，實際電流仍取決於 selector 與記憶元件的**串聯負載線**，不能把總電壓同時視為兩元件各自承受的電壓。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

三類 selector 的工作窗口

類型	特性與限制
整流二極體	正反向導電能力不對稱；須核對所需 SET／RESET 極性與反向電流窗口。
Varistor	大小隨偏壓非線性變化，可設計成雙向；兩極性不一定完全對稱。
Threshold switch	超過觸發條件後轉為較高導電狀態；常有保持條件及遲滯，具體定義取決於器件與掃描歷史。


某些 threshold selector 在電流降到保持電流以下後回復高阻，但不能假設所有元件的觸發電壓與保持電壓相同，或都在同一時間尺度恢復。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

三種 selector 的電流–電壓特性

選擇元件的 I–V 類型：示意圖

示意圖：實際曲線依元件與操作條件而異



曲線只是概念示意，並非可直接用於電路預測的量測資料；遲滯與保持行為須以實際器件、偏壓方向和掃描歷史確認。

非線性比值代表什麼

若指定同一元件、同一狀態、相同極性和讀取時序，可定義兩點比值

$$NL = \frac{|I(V_{read})|}{|I(V_{read}/2)|}, \qquad |I(V_{read}/2)| > 0.$$

假設 $I(1.2\,V) = 10\,\mu A$ 且 $NL = 10^3$，則 $|I(0.6\,V)| = 10\,nA$。這只是指定條件下兩個點的比較；元件不一定對稱，其他電壓下的電流也不能由這個比值唯一決定。

即使 NL 很大，陣列大小、節點電壓、狀態分布、線阻和感測器仍會改變讀取結果，因此 NL 本身不是整個陣列的 read margin。

串聯元件：工作點由兩條 I–V 決定

令外加電壓為 V，selector 與記憶元件端電壓分別為 V_S, V_R。串聯時

$$V = V_S + V_R, \qquad I_S(V_S) = I_R(V_R).$$

若兩者在指定狀態與小範圍內近似線性，取 $R_S = 2\,k\Omega$、$R_R = 4\,k\Omega$、$V = 1.2$ V，則 $I = 1.2/(6\,k\Omega) = 0.2$ mA；$V_S = 0.4$ V、$V_R = 0.8$ V。

若 selector 為非線性或有遲滯，就要結合當前狀態及兩元件 I–V 解聯立方程；可存在多個數學交點，能否穩定操作還要看負載與動態。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

非線性工作點：一個分段模型

假設 selector 在正向低電壓時為 $I = V_S/(100\,k\Omega)$，當 $V_S \geq 0.8$ V 時改為 $I = (V_S - 0.8)/(1\,k\Omega) + 8\,\mu A$；記憶元件固定為 $R_R = 4\,k\Omega$，外加 1.2 V。

先假設低電壓分支：$I = 1.2/(104\,k\Omega) = 11.54\,\mu A$，得到 $V_S = 1.154$ V，違反 $V_S < 0.8$ V，故排除。

改解高電壓分支：$V_S = 0.8 + 1000(I - 8\,\mu A)$，與 $1.2 = V_S + 4000I$ 聯立，得 $I = 81.6\,\mu A$、$V_S = 0.8736$ V、$V_R = 0.3264$ V，符合該分支。這是無遲滯的教學模型，非某個實際 selector 的量測曲線。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

讀取裕度：先定義感測輸出

沿用浮接的 2×2 電路：R1＝1 V、C1＝0 V，R2、C2 浮接，三個未選單元均為線性的 $1\,\mu S$，只改變選中單元的狀態。兩狀態的旁路電流均為 $1/3\,\mu A$，因為選中元件直接接在兩個固定電位之間。

選中 HRS／LRS 的電導分別為 0.1／1 μS，故感測總電流為 $I_H \approx 0.433\,\mu A$、$I_L \approx 1.333\,\mu A$。若以「電流嚴格大於 T 判為 LRS」，取 $T = 0.8\,\mu A$，兩者距離閾值分別約 0.367／0.533 μA。

以上假設理想的 0 V 感測端、無雜訊與狀態變異；其他單元狀態或邊界改變時，須重新求解兩個網路，不能外推陣列擴大後的裕度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

假設固定背景時的閾值窗口

另取一個簡化模型：假設感測欄端維持 0 V，輸出以總電流判斷，且判定規則是「電流嚴格大於閾值 T 判為 LRS」。假定不論目標狀態如何，旁路貢獻都固定為 $0.3\,\mu A$，而目標 HRS／LRS 電流分別為 0.1／1.0 μA。這個 $0.3\,\mu A$ 是新假設，不是前例算出的 $1/3\,\mu A$。

故 $I_H = 0.4\,\mu A$、$I_L = 1.3\,\mu A$；要兩者都正確判別，閾值須滿足 $0.4 \le T < 1.3\,\mu A$。此例定義的電流窗為 $I_L - I_H = 0.9\,\mu A$；其他文獻的 read margin 正規化方式可能不同。

這是假設旁路不受目標狀態改變的示範；一般情況要分別解 HRS 與 LRS 的整個網路，不能把 0.3 μA 視為固定背景。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

加入變異與感測誤差

假設在某工作條件下量得 $I_H \in [0.35, 0.55]\,\mu A$、$I_L \in [1.10, 1.40]\,\mu A$，而感測誤差絕對值至多 $0.05\,\mu A$，則觀測範圍分別擴為 $[0.30, 0.60]$ 與 $[1.05, 1.45]$ μA。

依上一頁的判定規則，可用 $0.60 \le T < 1.05\,\mu A$；若範圍相交，便沒有能保證所有案例正確的單一閾值。這是有界誤差示例；真實分布、樣本數、相關性及失效率須另行評估。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

面積估算與其邊界


理想平面 crosspoint 的單元投影面積常寫成 $4F^2$，其中 F 是該設計採用的特徵尺寸。若 $F = 20$ nm，則 $4F^2 = 1600\,nm^2$。

假設三層完全相同、投影面積不變且每層每個位置放一 bit，理想每 bit 投影面積為 $1600/3 \approx 533\,nm^2$。這不是晶片實測面積：解碼器、感測器、接觸、冗餘、隔離、良率和有效容量都會影響實際密度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

水平堆疊與垂直柱

三維整合：選中路徑與層間漏電



層間漏電取決於隔離、材料與偏壓。

水平堆疊是在多層形成交叉陣列；垂直柱結構則讓柱體穿越多層，與各層電極形成可尋址交點。對具體設計須追蹤電極、選擇元件與接觸；不同架構的耦合、漏電、熱及製程成本未必相同。

3D 設計不能只數層數

層數增加可攤薄理想投影面積，但每層的字線及接觸仍須可選取；寄生電阻、電容、層間漏電及散熱會影響可用讀寫窗口。堆疊也可能提高製程步驟與缺陷累積。

比較兩種結構時，應列出相同的陣列尺寸、偏壓、資料圖樣、selector 模型和周邊假設，再比較 read margin、能耗和容量；特定模擬結果不能無條件推廣到所有層數及設計。

由奈米圖樣到可尋址電路

AAO 孔洞模板以陽極氧化形成孔陣列，再用孔作沉積或成長模板；**nanosphere lithography** 利用球形顆粒排列形成遮罩；**block copolymer（BCP）／directed self-assembly（DSA）** 依聚合物相分離形成週期性圖樣，DSA 再用導引結構約束排列。

三者的共同流程是：形成局部圖樣 → 選擇性蝕刻、沉積或 lift-off 轉移 → 與電極及週邊電路對準 → 檢查缺陷和連通性。局部規律圖樣本身不等於晶片上每一個 cell 都可獨立尋址。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

統整：從單一元件到陣列

1. 先畫線路與電壓參考，標明固定與浮接節點；用 KCL 計算電流，而非預設每個未選元件電壓。
2. 選擇器必須在實際串聯工作點提供所需電流，且兼顧兩極性、保持特性、漏電、速度與製程。
3. 讀取裕度必須綁定電路、資料狀態、感測規則與變異；單一 NL 或理想 $4F^2$ 不足以描述整個系統。
4. 3D 結構與奈米圖樣還要解決可尋址、寄生、熱、缺陷與晶片週邊等問題。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

氧化還原與電阻切換機制

電流反映電子如何通過元件；元件能否記住狀態，還取決於離子、缺陷和界面是否留下可持續的變化。本單元從能量與守恆出發，建立判讀 ECM、VCM 和電阻遲滯的模型。

學完後應能寫出帶電物種的電化學勢與通量、區分界面反應和體內傳輸、估算熱與遷移尺度，並設計量測以分辨短暫遲滯與非揮發記憶。

先分清三種觀察。

切換是可在操作條件下將電導由一個狀態改變為另一個狀態。**保持**是移除驅動後，狀態在指定時間和環境仍可區分。**遲滯**是輸入相同時，輸出依歷史或掃描方向不同。

掃描出 I–V 迴圈只能證明該量測條件下存在歷史依賴，不能單憑它推定十年保持，也不能判定導電路徑一定是細絲。切換和保持應以寫入、等待、同條件讀取的序列分別驗證。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從守恆開始：離子與電子

一維近似下，帶電物種 i 的數密度 c_i 與粒子通量 J_i 滿足

$$\frac{\partial c_i}{\partial t} = -\frac{\partial J_i}{\partial x} + R_i,$$

其中 R_i 是體積生成率；界面氧化還原則另外作為邊界通量條件。粒子通量不是電流密度：若價數為 z_i、基本電荷為 e，則 $j_i = z_i e J_i$。

電子、離子和位移電流共同構成端點量測電流。各分量沿器件不一定各自相同；在一維截面、包含位移電流並滿足電荷守恆時，總電流才處處相同。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

電化學勢：濃度和電位一起決定驅動力

以每個粒子為單位，理想稀溶近似下

$$\tilde{\mu}_i = \mu_i^\circ + k_B T \ln a_i + z_i e \phi.$$


a_i 是活度，ϕ 是電位；以莫耳為單位時，k_B 與 e 分別換成 R 與 F。自發輸運趨向降低電化學勢，而非只由電場方向決定。非理想固體應以適當活度或化學勢模型取代理想形式。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

漂移與擴散如何同時出現

離子傳輸：漂移與擴散是兩種驅動

以帶正電的可動離子為例；箭頭表示粒子通量



總通量由兩項與邊界條件共同決定；電子流方向另行判定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

漂移與擴散的通量式

在等溫、稀薄、D_i 為常數且滿足 Einstein 關係的近似下，以 $E = -\partial\phi/\partial x$：

$$J_i = -D_i \frac{\partial c_i}{\partial x} + \frac{z_i e D_i}{k_B T} c_i E.$$

第一項由濃度梯度造成，第二項由電場造成。正離子的漂移方向沿 E；帶負電物種相反。式子沒有包含溫度梯度、濃度依賴遷移率或界面反應，不能直接套用到所有固態器件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

通量數例：先寫方向與單位

令正向 x 沿電場，$z = +2$、$T = 300$ K、$D = 10^{-18}$ m²/s、$E = 10^{8}$ V/m、$c = 10^{24}$ m⁻³、$dc/dx = 10^{30}$ m⁻⁴；取 $k_B T = 4.14 \times 10^{-21}$ J、$e = 1.60 \times 10^{-19}$ C。

擴散項為 -10^{12} m⁻²s⁻¹；漂移項約為 $+7.73 \times 10^{15}$ m⁻²s⁻¹。加上擴散項後淨通量約 $+7.73 \times 10^{15}$ m⁻²s⁻¹，方向沿 $+x$。

這是指定局部數值的假設計算，不表示整個元件中 c、E 一定均勻，也不等同量得的端電流。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

場強與遷移時間：尺度而非開關定律

若 1 V 均勻落在 10 nm 薄層，場強為 $E = 1/(10^{-8}) = 10^{8}$ V/m。沿用前例，帶正二價缺陷的漂移速度近似

$$v = \frac{zeD}{k_B T} E \approx 7.73 \times 10^{-9}\ \mathrm{m/s}.$$

忽略擴散、界面障礙與場分布變化時，跨越 10 nm 約需 1.29 s。這與可觀察到的快速切換不必一致：實際 D、局部場、溫度及反應路徑可能完全不同。


另一個例子：位能差不等於通用的障壁降低。

另設 0.6 V 均勻落在 12 nm，場強為 0.05 V/nm。沿電場移動 0.2 nm 時，電位下降 0.01 V；二價正離子的電位能下降 $2e \times 0.01$ V，即 0.02 eV。

這是兩個位置的電位能差，不能直接當成遷移障壁普遍降低 0.02 eV：障壁最高點位置、局部場及反應路徑尚未指定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

電極反應不是無限快的通道



Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

ECM 的界面反應與輸運

以金屬陽極 M 的氧化與另一界面的還原為例：

$$M \to M^{z+} + ze^-, \qquad M^{z+} + ze^- \to M.$$

界面供應、體內遷移、界面成核與還原可各自限制速率。若某一步太慢，改變電壓未必使其他步驟同步變快；形成位置與成長方向需結合界面動力學、濃度分布與觀測，而不是只看正負極性。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

平衡電位與實際反應速率

對還原反應 $M^{z+} + ze^- \rightleftharpoons M$，在指定標準態、等溫且活度可定義時：

$$E_{eq} = E^\circ + \frac{RT}{zF} \ln \frac{a_{M^{z+}}}{a_M}.$$

這是平衡條件，不是「外加電壓超過某值就必然立即切換」的公式。實際反應速率還受過電位、交換電流、成核障礙和物質供應限制；固態局部反應的活度亦不能任意視為均勻。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

ECM：金屬橋是可以檢驗的假說

一個常見模型包含活性金屬電極、可遷移金屬離子與另一電極。氧化供應離子、遷移與還原形成金屬富集區；導電路徑接通或殘留薄間隙時，讀取電導可能增加。反向操作可能使橋局部溶解或斷裂。

這是機制類型而非唯一幾何：細絲可能不只一條，成核位置和生長方向也不固定。局部元素分布、原位影像與操作前後電性須一起檢查；僅有雙極 I–V 不足以確認金屬橋。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

VCM：氧空缺既是缺陷，也是帶電物種

在氧化物的缺陷表示中，$V_O^{\bullet\bullet}$ 表示相對晶格參考狀態帶兩個正有效電荷的氧空缺；它不是兩個實際裸露質子。氧交換、空缺遷移、電子濃度及材料相變都可能改變局部導電性。

觀測可能與局部空缺富集細絲、整片體相還原或界面勢壘改變相容。哪一個主導要由材料與量測證據決定；不能把每個氧化物 RRAM 都畫成同一條金屬線。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

邊界供應與體內移除的競爭

取界面旁厚度 L 的一維控制區，N 是該區的平均空缺濃度。假設無體積生成，面積固定且左界注入通量為 s、右界移除通量為 r，積分守恆給出

$$\frac{dN}{dt} = \frac{s - r}{L}.$$

這是平均值的守恆，不代表濃度沿厚度均勻。若 $s > r$，缺陷在區內累積；若 $s < r$，則減少。電極反應、場與溫度改變時，s 和 r 通常也會改變，不能把它們當成永遠固定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

累積到模型臨界濃度需要多久？

假設 $L = 10\ \text{nm} = 10^{-6}\ \text{cm}$，$N(0) = 2 \times 10^{18}\ \text{cm}^{-3}$，且 $s = 8 \times 10^{12}$、$r = 2 \times 10^{12}\ \text{cm}^{-2}\text{s}^{-1}$ 均在此短時間內不變。則

$$\frac{dN}{dt} = \frac{6 \times 10^{12}}{10^{-6}} = 6 \times 10^{18}\ \text{cm}^{-3}\text{s}^{-1}.$$

若此假設模型選擇的臨界值為 $N_c = 5 \times 10^{18}\ \text{cm}^{-3}$，則平均濃度首次達此值的時間是 $t = (5 - 2)/6 = 0.5\ \text{s}$。$N_c$ 不是所有材料共有的金屬轉變門檻；平均值達標也不證明局部形成連通金屬細絲。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

同一平均值不決定導電路徑

界面供應快於向體內移除時，界面附近可能累積缺陷；反之，分布可能呈現另一種形狀。實際前緣、間隙位置與成長方向仍需空間解析的輸運方程、局部反應及初始／邊界條件。


兩個空間分布即使具有相同平均濃度，也可能一個形成局部連通路徑、另一個沒有。因此不能由前頁的 0.5 s 單獨斷定接通、金屬相變或量測電流。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

控制區與穩態邊界分布

控制區守恆與局部濃度：兩個假設模型

教學假設：兩個模型分別討論



閾值達標不代表相變或細絲連通。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

有邊界條件的穩態濃度分布

考慮另一個獨立的一維示範：厚度 $L = 10$ nm 的區域，固定兩端濃度 $c(0) = 8 \times 10^{18}$、$c(L) = 2 \times 10^{18}$ cm^{-3}。假設等溫、$D = 10^{-14}$ cm^2/s、無電場漂移、無體積生成，且兩端由外界持續維持濃度。

在穩態下 $dJ/dx = 0$，且 $J = -D\,dc/dx$。因 D 為常數，$d^2c/dx^2 = 0$；代入兩端條件得到

$$c(x) = \left(8 - 6\frac{x}{L}\right) \times 10^{18}\ \text{cm}^{-3}, \qquad 0 \le x \le L.$$

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

局部達到臨界值的區間

上例中 $L = 10^{-6}$ cm，濃度梯度為 -6×10^{24} cm^{-4}；通量 $J = -D\,dc/dx = +6 \times 10^{10}$ cm^{-2}s^{-1}，沿 $+x$ 由高濃度端流向低濃度端。

若僅為此示範定義 $N_c = 5 \times 10^{18}$ cm^{-3}，解 $c(x) \ge N_c$ 得 $8 - 6x/L \ge 5$，因此 $0 \le x \le L/2$，也就是靠近左界面的 0–5 nm，長度 5 nm，臨界邊界在 $x = 5$ nm。

這是原創的一維固定邊界穩態模型，與前面的時間演化模型不同；達到假設閾值既不保證材料相變，也不證明三維細絲連通或推得成長方向。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

何時能寫 $n = 2[V_{\mathrm{O}}^{\bullet\bullet}]$？

局部電中性下，所有正負有效電荷總和須平衡。若只保留完全雙重離化的氧空缺與自由電子，且其他供體、受體、空穴與空間電荷可忽略，才得到

$$n = 2[V_{\mathrm{O}}^{\bullet\bullet}].$$

若另有濃度 N_A^- 的單價帶負電受體，簡化電中性變成 $2[V_{\mathrm{O}}^{\bullet\bullet}] = n + N_A^-$。例如空缺為 3×10^{18} cm^{-3}、受體為 2×10^{18} cm^{-3}，則 $n = 4 \times 10^{18}$ cm^{-3}，不是 6×10^{18} cm^{-3}。界面耗盡區也可能不滿足局部電中性。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

形成（forming）：電、熱與材料會互相影響

初始低導電狀態經高場驅動後，可能形成局部還原區、導電橋或改變界面。局部導電增加時，在特定電路條件下，電流與功耗可能上升、溫度提高、反應加快，產生正回饋。


電流 compliance 用來限制外電路的穩態電流，但線路寄生電容與控制延遲仍可能造成短暫 overshoot；不能把它視為局部溫度一定安全的保證。forming 電壓與是否需要 forming 均依結構、厚度和量測條件而定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

功率相同，不代表溫度相同

電、熱、輸運的相互影響

回饋方向與強度依材料、電路及時間而定



I–V 形狀不能單獨證明熱主導。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

集總熱模型

以單一集總熱節點作示意，熱容為 C_{th}、熱阻為 R_{th}、環境溫度為 T_0：

$$C_{th}\frac{d\Delta T}{dt} = P(t) - \frac{\Delta T}{R_{th}}, \qquad \Delta T = T - T_0.$$

固定功率 P、初始 $\Delta T = 0$ 時，$\Delta T(t) = PR_{th}(1 - e^{-t/\tau_{th}})$，其中 $\tau_{th} = R_{th}C_{th}$。這只描述假設的單一熱節點；實際熱點具有空間分布與溫度依賴材料參數。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝加熱數例

假設元件在脈衝期間維持 1 V、100 μA，故 $P = 100$ μW。若 $R_{th} = 10^6$ K/W、$\tau_{th} = 100$ ns，穩態溫升為 $PR_{th} = 100$ K。

100 ns 脈衝結束時：$\Delta T = 100(1 - e^{-1}) \approx 63.2$ K。不能把 100 K 當成此短脈衝已達到的溫升；亦不能單從總功率推出局部最高溫，因熱阻與熱容量是模型輸入。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

氧化物中的界面與體相

導電改變可能來自體相缺陷分布，也可能由電極附近的薄區域控制。當總電阻主要落在一段窄間隙或接觸勢壘時，即使其他區域變化很小，局部厚度或載子分布的改變仍可能顯著影響讀取電流。

界面障壁模型需要指定能帶排列、載子與偏壓方向；tunneling、熱激發或混合傳輸各有適用條件。只看某個電流比值，通常無法唯一分辨間隙變化和障壁變化。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

為何小間隙變化能造成大電流差？

假設同一材料、低偏壓與固定有效衰減常數 κ 下，簡化穿隧電導 $G(d) = G_0 e^{-2\kappa d}$。若 $\kappa = 1\ \text{nm}^{-1}$，間隙從 1.0 nm 縮至 0.5 nm：

$$\frac{G(0.5)}{G(1.0)} = e^{-2(0.5-1.0)} = e \approx 2.72.$$

這是固定 κ 的示範，不可直接由電導比反推出唯一間隙；實際障壁高度、形狀、面積與接觸也可能一起改變。

再看一個間隙增加的例子。

在相同簡化條件下，若 $\kappa = 5\ \text{nm}^{-1}$，間隙由 1.0 nm 增加至 1.3 nm，則電流比為 $I(1.3)/I(1.0) = e^{-2(5)(0.3)} = e^{-3} \approx 0.0498$。

比較前後必須假定讀取電壓及其他參數相同；指數模型說明敏感度，並不證明測得的變化一定來自間隙。

雙極與單極：看操作條件，不猜物理機制

雙極切換在所指定的電壓約定下，以相反極性驅動 SET 和 RESET。單極切換可用同一極性完成兩者，但電壓、電流限制、脈寬及初始狀態等操作條件不同。

熱增強擴散、電場漂移與界面氧交換都可能參與；提出的單極機制並非唯一。尤其不同波形或熱耗散條件下，不能僅從同極性就斷定 RESET 的溫度必然高於 SET。

線性電壓掃描下的能量積分

以 $v = dV/dt > 0$ 的線性上掃為例，量得端點電流 $I(V)$ 且電壓由 0 升到 V_s，端點輸入能量為

$$W = \int_0^{t_s} V(t) I(t)\, dt = \frac{1}{v} \int_0^{V_s} V I(V)\, dV.$$

此式僅對所選單調上掃、可表示為該時間分支的 $I(V)$ 成立；若存在遲滯，SET 與 RESET 要分別使用各自軌跡。端點能量可能包含儲能、旁路與向外散熱，不能一概等同某個局部熱點的熱量。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

同極性 SET／RESET 的掃描數例

假設兩次上掃皆為 $v = 1$ V/s，且各分支分別服從 $I = aV$。SET 取 $a = 1$ μS，上掃至 1 V；RESET 取 $a = 4$ μS，上掃至 0.5 V：

$$W_{SET} = \frac{1}{1} \int_0^{1} (1\,\mu S) V^2 dV = \frac{1}{3}\,\mu J,$$

$$W_{RESET} = \frac{1}{1} \int_0^{0.5} (4\,\mu S) V^2 dV = \frac{1}{6}\,\mu J.$$

兩段分別歷時 1 s 與 0.5 s；這是假設的分支，並非普遍器件或測量資料。電流較大並不足以保證此波形中累積能量較大；溫度還受功率時間分布、熱容與散熱邊界影響。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

寫入快、保持久：動力學上的張力

模型上，寫入時需要足夠快的狀態改變；撤除驅動後則需要足夠慢的鬆弛。場、溫度、反應障礙和局部結構可使兩種條件下的速率相差很大，但不存在不依材料與量測條件的共同保證。

一個簡化熱活化速率 $\Gamma = \nu_0 e^{-E_a/(k_B T)}$，平均等待時間 $\tau = 1/\Gamma$。它假設單一障礙及固定溫度；真實失效可能涉及障礙分布、接觸反應及多種並行路徑。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

保持時間估算不能代替量測

假設 $E_a = 0.80$ eV、$\nu_0 = 10^{12}$ s⁻¹、$T = 300$ K，取 $k_B T = 0.02585$ eV：

$$\tau = 10^{-12} e^{0.80/0.02585}\ \text{s} \approx 27.6\ \text{s}.$$

換成較高溫度會縮短此模型的等待時間；但不能用一個假設障礙和一次觀察直接宣稱器件的十年 retention。實驗需報告溫度、讀取條件、時間、樣本數和失效判準。

障壁高度的影響。


沿用同一 $\tau_0 = 10^{-12}$ s、300 K 的模型，若障壁改為 $E_a = 1.0$ eV，則 $\tau = 10^{-12} e^{1/0.02585} \approx 6.3 \times 10^4$ s，約 17.5 小時。

它和前例 0.8 eV 所得約 27.6 s 差距很大，展示單一障壁模型對輸入的敏感度，而非真實器件保持時間的預測。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

讀取—等待—再讀取：區分保持與遲滯

I–V 遲滯不等於非揮發性記憶





遲滯不能直接證明長期保存。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

獨立量測保持時間

1. 將一組器件寫為 LRS，另一組寫為 HRS；記錄寫入脈衝及 compliance。
2. 移除驅動，在指定溫度等待 t；用不致明顯改變狀態的相同讀取脈衝量測。
3. 對多個等待時間重複，檢查兩組分布是否仍可由明定閾值區分；另外量測重複讀取造成的擾動。

若 I–V 掃描有迴圈，但等待後兩組讀值合併，只能在該條件下說明存在短期歷史依賴，不能宣稱通過指定保持時間。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

掃描速度與 I–V 交點能告訴我們什麼

離子、電子、界面反應和電容的響應時間可能不同；改變掃描速率會改變能否跟上驅動與遲滯形狀。高頻寄生電容、偏置或內建電位也可能影響接近零電壓時的量測電流。

在特定低頻、離子近乎凍結且位移電流可忽略的模型中，零偏壓附近通過原點可作必要條件的討論；它不是無條件的材料定理，也不是保持的充分證據。直接進行 read–wait–read 才能檢驗指定時間的狀態。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

建立可反駁的機制解釋

同一電性現象可能由不同模型產生。先寫清楚器件疊層、極性與測試流程，再列出模型預測與可能的反例：

假說	可增加辨識力的觀察	仍需排除
金屬細絲參與	原位形貌、元素分布隨切換改變	成像、探針或製樣改變器件
氧空缺／界面參與	氧化態、局部電位與電性相關	只有相關性，未必證明因果
熱促進輸運	脈衝功率、溫度與速率的可重複關係	電場及時間也同時改變

單一證據往往不足以唯一辨識機制；應交叉比對，並保留未解釋之結果。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

小結：把每個結論連回條件

帶電缺陷的傳輸由電化學勢、材料動力學與邊界共同決定；電極反應與體相輸運可能競爭。讀取電流是結果，細絲、勢壘或缺陷分布是需要證據支持的機制。

分析結果時至少交代材料與電極、極性、初始狀態、波形、電流限制、溫度、讀取條件與等待時間。先分開檢驗切換、遲滯和保持，再討論模型是否足以解釋它們。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從量測到機制：看見什麼、能推論什麼

電阻切換的電流–電壓曲線告訴我們元件狀態改變，卻不能單憑曲線判定導電通道的組成、位置或形成過程。本單元把電訊號、顯微影像、化學訊號與實驗擾動放在同一條證據鏈中。

學完後，應能安排同步量測及對照，估算影格時間與空間解析度的限制，並解釋 TEM、STM、導電式 AFM、切片重建與壓力調變導電顯微法各自能回答什麼問題。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

先分清楚觀察與解釋

層次	例子	還缺什麼
電訊號	指定電壓與限流下，電流隨時間跳變。	電流路徑及其組成
空間訊號	同步影像某處對比改變。	幾何、厚度或成分哪一項造成對比
機制推論	金屬遷移或氧化還原與切換相關。	成分、可逆性、時間關係及排除替代解釋

一張亮點圖不等於「已證明氧空缺濃度增加」。可信的結論需要明示測量可觀測量、時間與空間解析度、對照及其他可能原因。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


如何設計一組可比較的實驗

固定樣品結構、脈衝極性與持續時間、讀取偏壓、限流及環境；對同一器件依序記錄初態、寫入、低擾動讀取、等待及重讀。對照區域不施寫入，其他條件盡量一致。

記錄影像幀時戳與電訊號採樣時戳的共同參考、觸發延遲與誤差；必要時重複循環與更換樣品。讀取也可能改變狀態，應測試讀取偏壓和次數的影響。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

原位 TEM：同時量電與看結構



穿透式電子顯微鏡（TEM）讓電子束通過薄樣品，影像對比受厚度、結構、方向及成分等共同影響。原位實驗在成像期間對器件施加偏壓並記錄電流；「原位」不代表樣品完全未受擾動。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

時間對齊：一個可驗算例子

假設瞬時取樣、首幀第 1 幀為 $t = 0$，相鄰影格間隔 30 ms。第 3 幀於 60 ms 尚未見到某特徵，第 4 幀於 90 ms 開始可見，則首次可見時間只能界定為 $(60, 90]$ ms。

這要求特徵在兩幀之間一旦出現便維持可見，且忽略誤判；短暫出現後消失的事件可能完全漏掉。真實曝光時間、時鐘同步誤差與偵測門檻還會擴大不確定性；四幀影像本身不能求得精確成長速度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


TEM 的電流、形貌與化學證據

在同一器件同步取得 I–V／電流–時間、影像，並視儀器能力配合能量色散 X 光光譜（EDS）或電子能量損失光譜（EELS），可比較初態、SET 後與 RESET 後的變化。

形貌與化學訊號相互支持時，比單一亮暗對比更能限制可能機制；但 EDS／EELS 的計數、背景、空間解析度、樣品厚度與束流效應都要納入誤差。影像對比不是元素種類或缺陷濃度的直接讀值。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

平面與截面：投影會重疊



亮度受多種因素影響，不能單獨判定元素成分。

平面（plan-view）影像沿樣品厚度方向投影；截面（cross-section）影像則觀察跨越層次的薄切片。假設兩個結構在平面投影有相同橫向座標，卻位於不同深度，影像中的重疊訊號可能看起來像一個連續物件。

例如理想化的線性投影下，沿束方向兩處各貢獻 2、3 個任意單位，總值為 5；僅靠這個投影無法區分單一來源的 5 與兩來源的 2＋3。實際 TEM 對比不一定線性；配合經校準的截面、傾轉影像與化學訊號，並評估切片製備改變，才能限制深度與連通性的解釋。

原位觀察會改變樣品嗎？

薄化與聚焦離子束（FIB）製樣可能引入損傷、殘留或新的自由表面；真空可能影響氧交換，電子束可能造成電荷、熱或結構變化。影響大小依材料、製備、束流與劑量而異。

安排無束或低束劑量對照、真空前後電特性及多器件重複，才能判斷觀察環境是否改變切換。若只有影像前後的差異，不能自動把全部變化歸因於電壓。


生長方向不是只看極性

金屬橋的成核位置與生長方向取決於離子來源、遷移、還原動力學和界面條件。不同材料或相同材料的不同界面，可能得到不同形貌。

把相鄰影格中的兩個亮點連起來，也不能立即認定同一團簇在移動：原位置溶解、另一位置重新成核，也可能呈現近似畫面。需要足夠時間解析度及多模態對照。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

STM 與 CAFM：探針如何接觸樣品



掃描穿隧顯微鏡（STM）利用導電探針與導電表面之間的穿隧電流；導電式原子力顯微鏡（CAFM）以導電尖端接觸樣品，讀取局部電流及表面形貌。兩者的電場、空間響應與擾動不同。

STM：距離與電子態都會影響電流

在低偏壓、簡化穿隧模型下，可用 $I \propto V \rho_{\mathrm{eff}} e^{-2\kappa z}$ 理解電流對探針–樣品距離 z 的敏感性；ρ_{eff} 代表相關電子態與穿隧矩陣元素的有效貢獻，$\kappa > 0$。

定電流模式由回授改變 z，所得高度圖混合了幾何與電子態；不可將每個高度差都視為真實表面起伏。模型適用範圍也受偏壓、探針狀態和樣品影響。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

STM 數例：高度改變與電流

假設偏壓、電子態及 $\kappa = 10\,\mathrm{nm}^{-1}$ 均不變，間距增加 $\Delta z = 0.10$ nm。固定高度讀取模型預測

$$\frac{I_2}{I_1} = e^{-2\kappa \Delta z} = e^{-2} \approx 0.135.$$

所以單靠幾何間距變大，電流即可降至約原來的 13.5%。若探針態或樣品電子態同時改變，就不能用這個比值獨立推算位移。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

STM 量測與讀寫對照

在同一區域執行低偏壓 read → 局部 write → read → 等待 → read，並測量未寫入的鄰近對照區；記錄偏壓方向、速度、時間、探針狀態與周圍環境。

掃描穿隧光譜（STS）可量 I–V 與 dI/dV；在適當模型下可提供局部電子態資訊，但導數也受探針態、溫度及穿隧矩陣元素影響，不能直接當成元素成分或未經校正的唯一態密度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

CAFM：兩種不同實驗配置

尖端寫讀裸膜： 尖端作局部電極，可在選定位置施偏壓並重複掃描；電流集中與接觸狀態可能改變局部材料或探針。

完整器件先寫入、再掃描： 先以元件電極設定狀態，再移除或處理頂電極，使用 CAFM 量暴露表面。處理步驟可能改變表面或缺陷，結果不等同原封器件的原位狀態。

兩配置的電極、場形、機械接觸及環境不同；比較時要先列出操作與量測條件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


CAFM 的電流熱點代表什麼？

量到的熱點是尖端、樣品與電子量測鏈的共同響應。接觸面積、塗層磨耗、表面污染、濕度、電流噪音、量測帶寬及限流，都可能改變位置、強度或寬度。

同區域多次掃描、參考區與替換探針可幫助判別漂移；同時記錄負載力、偏壓、掃描方向和狀態。**熱點寬度不能直接等同真實導電絲直徑。**

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

探針響應與真實寬度



為理解空間模糊，假設一維、線性、位移不變的響應，樣品輪廓與探針響應皆為 Gaussian。此時方差相加，因半高全寬（FWHM）與標準差成固定比例，故 $w_{\mathrm{obs}}^2 = w_{\mathrm{sample}}^2 + w_{\mathrm{tip}}^2$。

寬度估計的條件與算例

假設觀測 FWHM 為 10 nm，獨立校正的探針響應 FWHM 為 6 nm，則簡化模型得到

$$w_{\mathrm{sample}} = \sqrt{10^2 - 6^2} = 8\ \mathrm{nm}.$$

這不是量到的原始寬度，也不是任何接觸式量測的通用校正式。若輪廓非 Gaussian、探針改變或接觸非線性，就不能直接套用。觀測寬度小於探針寬度時此模型沒有實數解；相等時形式解為零，卻不能證明真實寬度為零。接近相等時，誤差會使反推不穩定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

未解析的輪廓如何報告

例如觀測 FWHM 為 5.8 ± 0.5 nm，獨立校正探針 FWHM 為 6.0 ± 0.5 nm。中心值做平方相減為負；誤差範圍又有重疊，不能由此建立正的樣品寬度，更不能聲稱寬度確實為零。

應報告原始寬度、校正值與不確定度，並將特徵標為目前未解析；若要給上限，還必須明確指定模型、誤差分布與信賴方法。不要把任意代入極端值所得數字冒稱已校準的信賴上限。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

誤差如何影響反推寬度


在前例模型下，$w = \sqrt{a^2 - b^2}$，若 a, b 的小誤差獨立，線性近似為

$$\sigma_w^2 \approx (a/w)^2 \sigma_a^2 + (b/w)^2 \sigma_b^2.$$

例如 $a = 10$、$b = 6$ nm，若兩者標準不確定度均為 0.5 nm，則 $\sigma_w \approx 0.73$ nm。當 w 接近零，導數增大，反推特別不穩定；系統誤差或相關誤差則不能用此獨立誤差式概括。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Scalpel SPM：由切片建立三維資料



先設定元件狀態並定位，再以受控去除與同區域電流掃描交替取得不同深度的 2D 圖；接著標定深度、配準切片，再依明示方法插值與呈現。

這是逐次、具有破壞性的切片量測及模型重建；它不是同一瞬間、未改變元件的三維影片。切除、暴露及探針磨耗都可能改變後續切片的訊號。

切片之間的值從哪裡來？

假設同一橫向位置，在 $z = 0, 2, 4$ nm 三個切片測得電流依序為 2、6、10 nA。若只在 0 與 2 nm 之間採線性插值，$z = 1$ nm 的估計為

$$I(1) = 2 + \frac{1 - 0}{2 - 0}(6 - 2) = 4\ \mathrm{nA}.$$

4 nA 是插值估計，不是該深度新增量測。若以 3 nA 或 7 nA 畫等值區，輪廓與體積會不同；應同時呈現原始切片、深度間距、配準誤差、閾值與插值方式。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


對照區如何協助辨認探針磨耗

逐層量測可同時追蹤同一可接觸參考電極區，例如 TiN，並記錄偏壓、接觸力與參考區電流。若參考區和目標區同時出現不尋常的改變，應考慮尖端磨耗、污染、接觸或儀器漂移，而非直接歸因於通道形貌。

參考區本身也可能被切除、污染或氧化；其訊號穩定只降低某些共通漂移的疑慮，不能證明探針與樣品完全未改變。可配合替換探針、掃描方向與接觸力測試。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

壓力調變導電顯微法（PMCM）



非導電探針在完整器件頂電極施加局部機械負載；儀器對器件施加指定低電流偏壓，量測器件電壓，並將電阻或電導變化對應到探針位置。形貌、力與電路要同步記錄。

PMCM 測量的是施壓造成的器件響應；受電極應力傳遞、接觸與通道分布影響，亮暗位置不能自動視為精確的幾何通道截面。

定電流下的 PMCM 數例

假設器件在讀取點可用 $G = I/V$ 表示，施力前 $G_0 = 10\,\mu S$，施力後 $G_1 = 12\,\mu S$，電流固定 $I = 1\,\mu A$：

$$R_0 = 100\,k\Omega, \quad R_1 \approx 83.33\,k\Omega,$$

$$V_0 = 0.100\,V, \quad V_1 \approx 0.0833\,V.$$

因此 $\Delta g = (G_1 - G_0)/G_0 = 0.20 = 20\%$。此算例產生電壓下降；其他器件與狀態也可能有負或振盪響應，不能把電阻下降當作普遍定律。

如何比較 PMCM 的訊號

相同位置比較不同載力與卸載後的響應，並比較 ON／OFF 狀態、參考區和多個器件；記錄讀取電流、環境與探針接觸。若響應在卸載後不回復，還要考慮永久形變或狀態被改寫。

量子尺度通道可用電導量子 $G_Q = 2e^2/h \approx 77.5\,\mu S$ 作參考尺度，但接近 G_Q 不是單憑一個讀值即可證明某種微觀機制。傳輸通道數、接觸與相干性仍須獨立支持。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

相干傳輸：電導與穿透率

在低溫或偏壓窗口足夠窄、線性響應、相干且近似彈性傳輸的 Landauer 模型下，若自旋簡併且每個通道的穿透率 T_n 在相關能量窗口近似不變，

$$G = G_Q \sum_n T_n, \qquad G_Q = 2e^2/h, \quad 0 \le T_n \le 1.$$

這個式子用來連結給定模型的穿透率與電導，不是由 PMCM 圖直接量出每個通道的 T_n。有限溫度或有限偏壓時需考慮能量平均；退相干、非彈性散射及電極變形也可能改變預測。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

雙障壁干涉：同樣壓縮可正可負

假設單一自旋簡併相干通道、零溫小偏壓，兩個相同且無耗散的障壁各自穿透率 $T_b = 2/3$、反射率 $R_b = 1/3$；把反射相位吸收到往返相位 ϕ，總穿透率為

$$T(\phi) = \frac{T_b^2}{1 + R_b^2 - 2R_b\cos\phi} = \frac{1}{1 + 3\sin^2(\phi/2)}.$$

假設壓縮使 ϕ 增加 $\pi/6$。若起始 $\phi = \pi/2$，$T : 2/5 \to 4/13$；若起始 $\phi = 3\pi/2$，$T : 2/5 \to 4/7$。因 $G = G_Q T$，相對變化分別為 $-3/13 \approx -23.1\%$、$3/7 \approx 42.9\%$。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

干涉算例的適用邊界

上述兩個初始相位代表不同器件或狀態；壓縮前兩者的 T 都是 0.4，但所處干涉斜率不同。同樣的相位增加便可造成不同符號的電導變化，這提供合理的模型反例，並不表示所有 PMCM 系統都由相干雙障壁主導；壓縮使相位增加只是此例的指定假設。

若有多個通道，G 是各通道貢獻之和，正負變化可能抵消；溫度平均、相位隨時間變動與退相干可削弱干涉振盪。要判別模型仍需獨立量測載力依賴、可逆性及其他競爭機制。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

把多種量測接成證據鏈

例如某器件 SET 時電流上升、TEM 同步出現局部結構對比，且化學訊號在對應位置支持金屬聚集；經 RESET 後電特性與影像可逆變化。這些觀察共同支持某類通道模型，但其成立範圍仍限於該樣品與量測條件。

另一方面，單一 CAFM 熱點可由接觸或表面污染改變；單一 I–V 遲滯也有多種可能。交叉比對、空白對照及不確定度，能讓推論比「看見熱點」更有說服力。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

面對一張圖，先問五個問題

1. 量到的是電流、結構對比、成分訊號，還是受力後的器件響應？
2. 樣品結構、狀態、電偏壓、環境與讀取歷史是什麼？
3. 空間與時間解析度、偵測門檻及配準誤差有多大？
4. 探針、束流、樣品處理或讀取本身是否改變狀態？
5. 哪些模型能解釋結果？有什麼控制實驗可以區分它們？

這些問題沒有固定答案；清楚交代假設與可驗證的反例，才有辦法讓別人重現並檢驗結論。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

材料與元件案例：從現象走向證據

這一單元比較 SiO_2 導電橋、TaO_x 重置統計、HfO_2／Ti 老化和 atomic switch。相似的 I–V 外形未必代表相同機制；讀案例時先確認結構、偏壓與量測時間，再判斷量測支持什麼、不能證明什麼。


本單元的算例均為教學假設；涉及文獻的規格只描述該組元件及條件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

SiO_2 導電橋：離子從哪裡來？

導電橋形成：成核位置可以不同

示意；成核與生長受界面反應、供應和輸運限制



兩圖只表示可能機制；不由極性單獨推定方向。
形成導通橋還需離子供應、還原與足夠的連通性。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

先追蹤氧化、傳輸與還原

以銅活性電極、單價銅離子為假設模型，一個可行的局部反應組合為 $\mathrm{Cu} \rightarrow \mathrm{Cu}^{+} + \mathrm{e}^{-}$ 與 $\mathrm{Cu}^{+} + \mathrm{e}^{-} \rightarrow \mathrm{Cu}$。銅也可能以其他價態及反應路徑存在。氧化產生的陽離子在氧化層中遷移；在可取得電子的位置還原、成核。電荷補償也可能涉及其他離子與電極反應。

橋能否建立，還要看供應、局部電場、還原與擴散的相對速度。金屬聚集不一定立刻形成跨兩端的連通路徑。

生長方向不是由極性單獨決定

可觀察到從惰性電極向活性電極的增長，也有反方向或分散成核的報告。當離子供應慢、電子可以穿隧至局部位置時，還原不必等離子走到對側電極。

若只給出正偏壓，就不能唯一推定生長方向。要一起檢查電極組合、氧化層結構、還原位置與環境；局部亮度變化也不能單獨鑑定金屬成分。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

一維自由擴散估算：先算尺度

假設常數 $D = 10^{-21}$ cm^2/s、無電場且一維無界自由擴散。均方位移 $\langle x^2 \rangle = 2Dt$。要達到 rms 位移 20 nm，先換算為 2×10^{-6} cm：

$$t = \frac{(2 \times 10^{-6})^2}{2 \times 10^{-21}} = 2 \times 10^{9}\ \mathrm{s} \approx 63\ \text{年}.$$

這不是器件的 SET 時間。此數例用來顯示：將 bulk 外推係數放入簡化擴散模型，得到的尺度不必等於薄膜中受場、界面反應與缺陷影響的真實尺度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

弱場漂移：比較另一個可檢驗尺度

假設單價正離子在等溫稀薄系統中滿足線性響應及 Einstein 關係 $\mu = D/(k_B T/e)$，並假設均勻場 $E = 10^5$ V/cm、$D = 10^{-21}$ cm^2/s、$k_B T/e = 0.02585$ V，則

$$\mu \approx 3.87 \times 10^{-20}\ \mathrm{cm}^2/(\mathrm{V\,s}), \qquad v = \mu E \approx 3.87 \times 10^{-15}\ \mathrm{cm/s}.$$

若用固定場的平均漂移時間 L/v 估算 20 nm，得到約 5.17×10^8 秒（16.4 年）。此估算只含固定係數及均勻場的理想模型；它不含濃度梯度、界面反應或成核等待，也不是器件 SET 時間。場強本身不能保證線性響應；若採跳躍模型，需另檢查 $qaE \ll k_B T$ 等條件，其中 q 為離子電荷、a 為跳躍距離。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

濕度比較：濃度與遷移率怎麼區分？

稀薄單種載子近似下電導率 $\sigma = qc\mu$。若只觀察到電導上升，單一 σ 不能分別決定濃度 c 與遷移率 μ；濃度增加或遷移率增加都可能產生同樣乘積。

在指定電極、濕度、溫度與掃描下，配合獨立濃度敏感量測、瞬態或不同長度的傳輸量測，再檢查模型是否一致。多價態與多物種參與時，需以各種載子的貢獻求和，不能無條件使用單一物種公式。

濕度的作用要靠控制實驗拆解

水可能改變界面反應、電荷補償與可用離子濃度；在原書所述的特定 Cu／SiO₂／Pt 實驗中，水分壓改變時電化學響應及離子濃度改變，但估得的擴散係數近似不變。

這不是所有薄膜或濕度條件的通則。保持薄膜製程、電極、溫度和掃描程序相同，並加入乾燥／復濕對照，才能分離環境與樣品差異。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

阻抗：模型能描述資料，但未必唯一

小訊號、定常工作點且線性近似下，電阻 R 與電容 C 並聯的阻抗為

$$Z(\omega) = \frac{R}{1 + j\omega RC}, \qquad -\operatorname{Im} Z = \frac{R\omega RC}{1 + (\omega RC)^2}.$$

虛部負值的大小在 $\omega RC = 1$ 達峰值。這是等效電路的參數辨識；相同端點阻抗可能由不同結構產生，不能只靠擬合就斷言細絲形態。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

阻抗算例與可檢查的預測

設 $R = 1\ \mathrm{M\Omega}$、$C = 10\ \mathrm{pF}$，則 $\tau = RC = 10\ \mu\mathrm{s}$；峰值角頻率 $\omega_p = 1/\tau = 10^5\ \mathrm{rad/s}$，頻率

$$f_p = \frac{1}{2\pi RC} \approx 15.9\ \mathrm{kHz}.$$

若介電層均勻，還可比較不同面積下的 $R \propto 1/A$、$C \propto A$ 預測。量測需交代 AC 振幅、頻率範圍、偏壓與狀態是否被擾動；電極與線路寄生也可能影響高頻端。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


TaO_x：把 RESET 視為分布

參考案例為 Ta／TaO_x／Pt 的同一元件循環量測：TaO_x 約 18 nm，正向 SET 限流 4 mA，負向 RESET 截止 −1.5 V，低壓 0.1 V 讀取 R_{ON}。實驗有 1000 次準靜態循環；RESET 點依該研究的電流峰值定義。

操作符號與資料擷取規則必須一起交代。此處分析幅值 $X = |V_{RESET}| > 0$；不可把同一器件的 1000 次循環直接當作 1000 顆彼此獨立的元件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Weibull 分布：尺度與形狀



η 為 63.2% 分位；須註明分箱、相關性與截尾。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從 CDF 到可核對的分位數

令 $F(x) = 1 - \exp[-(x/\eta)^{\beta}]$，其中 $x > 0$、$\eta > 0$、$\beta > 0$。解 $F(x_q) = q$ 得

$$x_q = \eta[-\ln(1-q)]^{1/\beta}.$$

$F(\eta) = 1 - e^{-1} \approx 0.632$，所以 η 是 63.2% 分位值；β 控制形狀。這是選定的統計模型，不保證所有元件或每個電阻分箱都服從同一組參數。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Weibull 數例：計算每一步

假設 $\eta = 1\,\mathrm{V}$、$\beta = 4$，則 $F(0.8) = 1 - e^{-0.8^4} \approx 0.3361$。中位數為 $x_{0.5} = (\ln 2)^{1/4} \approx 0.9124\,\mathrm{V}$。

同式得 $x_{0.1} \approx 0.5697\,\mathrm{V}$、$x_{0.9} \approx 1.2318\,\mathrm{V}$。數值只屬這個假設分布，不是文獻的擬合結果。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

擬合前先處理資料的結構

對 $0 < F < 1$ 的正值 x，Weibull 轉換為

$$\ln[-\ln(1-F)] = \beta \ln x - \beta \ln \eta.$$

圖上近似直線可支持模型，但有限樣本、截尾、選擇分箱及同器件循環相關性都影響推論。報告樣本數、估計方法及不確定度，才能判斷是否可外推至尾端失敗機率。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

熱模型：什麼條件下電壓近似不變？

固定電阻與定常集總熱近似下，$P = V^2/R_{ON}$、$\Delta T = R_{th}P$，所以

$$T = T_0 + \frac{R_{th}}{R_{ON}} V^2.$$

若假設 RESET 的臨界溫度相同，且不同狀態的 R_{th}/R_{ON} 近似固定，才可得到 $|V_{RESET}|$ 近似不隨 R_{ON} 改變。這些是模型條件，不是所有材料的定律。

熱算例與不能跨越的推論

令 $R_{ON} = 150\ \Omega$、$V = 0.9$ V、$R_{th} = 3 \times 10^4$ K/W，則 $P = 0.9^2/150 = 5.4$ mW；$\Delta T = 162$ K。

功率、散熱條件或電阻隨時間變化時，穩態公式不一定適用；均勻溫度亦不等同局部峰值溫度。電壓與電阻的相關性可支持熱模型，但不能單憑它唯一確定原子尺度的斷裂方式。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

六個電阻條件：反比例可以逐一核算

假設六個理想條件的 $|V_{RESET}| = 0.9\,\text{V}$，且以歐姆關係 $|I| = |V|/R_{ON}$ 估計：


R_{ON}（Ω）	100	150	200	250	300	400
$\lvert I\rvert$（mA）	9	6	4.5	3.6	3	2.25

這是六個假設條件，並非文獻各分箱實測平均值。要用熱模型支持固定電壓，仍須固定臨界溫升且 R_{th}/R_{ON} 近似相同；非歐姆導通或電阻在掃描中變化時，表格估計可能失效。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

HfO_2／Ti：把老化與循環區分

HfO_2 / Ti 老化：材料分布與證據
概念示意；非實測曲線或定量濃度分布



● 氧相關物種示意；箭頭表示一種可能變化。
XPS 為間接證據；濺鍍與樣品差異影響判讀。
儲存時間、結構和量測條件須同時標明。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

讀懂一次材料老化比較

原書案例使用 Pt／HfO_2／Ti／Pt；HfO_2 約 10 nm，比較不同 Ti 厚度。量測前先穩定循環，同一批的新元件在不同製作後時間量測；因此這個老化比較不是在同一顆元件連續追蹤每一天。

對指定的 30 nm 名義 Ti 條件，文中報告 HRS／LRS 約由 10^4 在最初兩週降至 10^2。這是比值縮小 100 倍；光看比值不能判定是 HRS、LRS 或兩者共同變化。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

HfO_2／Ti：比較流程與分組限制

步驟	各組要記錄的條件
製作	名義 Ti 10、30、100 nm；HfO_2 約 10 nm，記錄實際厚度及批次
讀取	先穩定 15 次循環，每顆以 5 次循環平均，保留讀取電壓與極性
跨時間比較	每個時間點使用同批新元件，記錄樣本數；不能假設是同顆元件的連續追蹤
約第 60 天	原書分組報告 HRS／LRS 約 5×10^4、10^2、10，依序對應名義 10、30、100 nm Ti；不是所有製程的規格

比較不能只看厚度：不同元件、循環分布、讀取條件與製程均可能影響差異。原文圖說和附近文字對部分厚度與讀取符號有不一致，需回看各自定義，不能自行強行合併。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

XPS 可以支持什麼？

第 1 天與第 60 天的 XPS 深度剖析提供氧分布變化的線索，與向 Ti 層重新分布的解釋相容；它不是同一元件中氧遷移的即時影片。深度解析、濺鍍效應、樣本差異與化學態擬合都影響判讀。

以不同時間的新元件、同批樣本數及每顆的重複循環方式一起報告，才不會把 batch 差異、循環變異和老化混成一個效應。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

形成、SET 與 RESET 是不同操作


Forming 可能是使初始高阻元件首次形成可切換狀態的操作；後續 **SET**、**RESET** 是已形成元件之間的狀態切換。三者所需電壓、限流及物理過程不一定相同。

例如一組 Pt／HfO_2／Ti／Pt 研究採正向 forming 並限流 100 μA；該條件不代表所有 HfO_2 元件都以相同極性或限流工作。需查各圖的讀取極性與定義，不能把不同圖的條件直接合併。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Atomic switch：成核與障壁

非均質成核：表面能與體積能的競爭
示意模型：固定表面能、固定驅動力與球冠形狀



小核：表面能占優
大核：體積項占優

$r^* = 2\gamma / |\Delta g_v|$

$\Delta G^* = f(\theta)\, 16\pi\gamma^3 / [3|\Delta g_v|^2]$

能障不等於速率：仍需考慮前因子與輸運。
奈米簇與動態電場可能不符合連續模型。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

經典成核模型的假設

在固定表面能、均勻驅動與球冠幾何的連續模型中，令體自由能差的大小 $g = |\Delta g_v| > 0$，幾何因子 $0 < f(\theta) \le 1$，則

$$\Delta G(r) = f(\theta)\left(4\pi r^2\gamma - \frac{4}{3}\pi r^3 g\right).$$

對 r 微分：$d\Delta G/dr = f(8\pi r\gamma - 4\pi r^2 g)$。非零臨界點為 $r^* = 2\gamma/g$；其意義是此模型的自由能障壁頂點，而不是每顆實際晶核固定的尺寸。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

臨界半徑與能障算例

代入臨界半徑得 $\Delta G^{*} = f\,16\pi\gamma^{3}/(3g^{2})$。假設 $\gamma = 0.03$ J/m^2、$g = 3\times10^{7}$ J/m^3、$f = 0.1$：

$$r^{*} = 2\ \text{nm}, \qquad \Delta G^{*} \approx 5.03\times10^{-20}\ \text{J} \approx 0.314\ \text{eV}.$$

在 300 K、$k_B T = 0.02585$ eV 時，$e^{-\Delta G^{*}/k_B T} \approx 5.35\times10^{-6}$。它只是活化因子；成核率還需要前因子、可用位置及非平衡輸運，不能將因子直接當秒數或速率。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

小尺度下，模型的邊界在哪裡？

當臨界尺寸只有數奈米，原子結構、界面形貌和離子供應可能使連續球冠近似失效。成核與離子遷移都可能影響 SET 時間及其溫度依賴；某一條擬合曲線的斜率通常不足以唯一選定機制。

可比較溫度、電壓波形、濕度及初始狀態，並將電性時間訊號與具化學敏感度的觀測互相對照。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

時間與電壓：兩個模型可給相同斜率

假設在 $V = 1$ 至 $2\,\mathrm{V}$ 的指定範圍，量測可由 $\ln(t_{SET}/\mathrm{ns}) = 6 - 2V/(1\,\mathrm{V})$ 描述，則：

V（V）	1.0	1.5	2.0
t_{SET}（ns）	54.6	20.1	7.39

這些是教學假設值。成核模型可假設 $\Delta G(V) = \Delta G_0 - 0.05\,\mathrm{eV}\,V/(1\,\mathrm{V})$、$k_B T = 0.025$ eV，並取 $\Delta G_0 > 0.10$ eV，讓 1–2 V 的障壁保持正值，再選相應前因子，使 $t \propto e^{\Delta G/k_B T}$ 得到相同斜率。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

為什麼斜率不能唯一判別成核？

另一個高場跳躍近似 $v = v_0 \exp[qaV/(2k_B T L)]$，若 $q = e$、$a = 0.3$ nm、$L = 3$ nm、$k_B T/e = 0.025$ V，則 $qa/(2k_B T L) = 2\ \mathrm{V}^{-1}$。再選 $L/v_0 = e^6$ ns，估計 $t = L/v$ 得到同一條 $\ln(t/\mathrm{ns}) = 6 - 2V/(1\,\mathrm{V})$。

兩模型能在此範圍重合，並不表示真實器件兩者都成立。需檢查溫度、初始態與脈衝時間分布等多組預測，以及參數對原子尺度與材料條件是否合理；不能只由單一電壓斜率宣稱機制已確定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

快脈衝：先分離寄生電流

端點電流不只有導電電流：簡化為 $I = C\,dV/dt + I_{cond}$。假設 $C = 0.2$ pF、上升斜率 1 V/ns，則充電電流為 0.2 mA，即使導電支路尚未切換也可能有初始峰值。

若約定從脈衝起始到導通前緣，並觀察前緣在 1.2 ns，該例的 SET 時間是 1.2 ns。實驗還需校正阻抗失配、上升時間、振鈴及示波器響應。


能量必須沿時間積分

$$E = \int_{t_0}^{t_1} V(t) I(t)\, dt.$$

峰值電流本身不足以得到能量；需說明積分窗口、量的是器件端還是驅動端，以及是否扣除寄生充電。某一裝置與儀器配置下的高速或低能量結果不應直接當作所有 atomic switch 的規格。

二端與三端：讀出路徑不同

Atomic switch：兩端與三端架構
示意，不代表所有元件採用相同材料或偏壓



目標是連通 source–drain，避免與 gate 短路。
離子方向與成核位置取決於材料、偏壓與界面。

閘極供應與 source–drain 讀取

二端器件的目標路徑連接兩個端點。三端示例中，閘極提供金屬離子，通道區形成的導電路徑連接 source 和 drain；讀取使用小的 V_D。必須避免導電橋繼續連到 gate 而造成不期望的短路。

此類器件的狀態與離子數、歷史及掃描條件相關，不應直接把它當成普通 MOSFET。具體 source／drain 結構、電極、掃描條件與閘極漏電都影響操作窗口。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

把四種證據放在一起

- SiO_2：受場離子遷移、界面反應與濕度會影響切換；端點 I–V 不能單獨定位金屬。
- TaO_x：條件化統計與熱模型連結可測量的電壓、電流及電阻；擬合支持模型而非唯一證明。
- HfO_2／Ti：不同時間的電性與 XPS 支持材料重分布的解釋；抽樣與濺鍍限制必須保留。
- Atomic switch：成核、輸運及電路動態共同決定量測；二端與三端的路徑與誤差來源不同。

選機制時，先問「若模型成立，還能觀察到什麼？」再設計能區分替代模型的對照。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


鈣鈦礦電阻切換：界面與體積

鈣鈦礦（perovskite）是一類結構，不是單一材料或單一切換機制。本單元從界面障壁、缺陷和極化開始，再分析金屬–絕緣體轉變（metal–insulator transition，MIT）相關的體積型切換。數值例為教學假設；文獻案例只適用指定結構與量測條件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

如何判斷切換發生在哪裡？

界面與局部旁路



均勻界面與局部路徑並聯；面積縮放不能單獨證明機制

界面型的主要電阻改變可來自電極附近障壁或注入條件；細絲型由局部連通路徑主導；體積型則可能涉及較大材料區域。這些是可檢驗的模型，不是互斥的外觀標籤：同一元件可能同時具有多條路徑。

結構與缺陷：先分清楚兩件事

理想 ABO_3 結構中，A、B 佔不同陽離子位置，氧環繞 B。摻雜或氧化還原會改變價態、缺陷及載子。Goldschmidt 容忍因子

$$t = \frac{r_A + r_O}{\sqrt{2}(r_B + r_O)}$$

以離子半徑衡量理想幾何匹配；它不能單獨保證材料在給定溫度、壓力下穩定，也不能直接預言切換電壓。實際缺陷分布須結合製程、氧分壓與電中性分析。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

界面、細絲與面積縮放

假設均勻界面導電，面積比電阻 RA 在讀取條件與狀態固定時近似不變：$R_{int} = RA/A$。固定尺寸的局部細絲若不隨總面積增加而擴張，其電阻不一定有相同尺度關係。

因此可製造多種面積、比較同一寫入狀態下的分布；但兩條路徑並存、接觸邊緣和元件間變異都會改變結果。$R \propto 1/A$ 是證據之一，不能獨自證明唯一機制。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

數例：同時存在均勻界面與旁路


取 $RA = 100\ \Omega\,\mu\mathrm{m}^2$，面積 $A = 10$ 與 $40\ \mu\mathrm{m}^2$，得到 $R_{int} = 10$ 與 $2.5\ \Omega$。再假設各有一條 $100\ \Omega$、與面積無關的並聯通道：

$$R_{tot} = \left(\frac{1}{R_{int}} + \frac{1}{100\ \Omega} \right)^{-1}.$$

兩者分別約 $9.09\ \Omega$ 與 $2.439\ \Omega$。仍看得到面積趨勢，卻不能因此排除旁路。此例只適用兩條線性、狀態固定的通道。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

障壁與耗盡區：模型的邊界



示意：均勻摻雜、單側耗盡近似

取 n 型半導體單側耗盡近似，施主均勻且完全游離，忽略界面固定電荷，ε 為常數；耗盡區電荷密度約為 qN_D。若邊界 $x = W$ 的電場為零，Poisson 方程給出電位差 ϕ（單位 V）：

$$\phi = \frac{qN_D W^2}{2\varepsilon}, \qquad W = \sqrt{\frac{2\varepsilon\phi}{qN_D}}.$$

耗盡寬度算例

令 $\varepsilon_r = 100$、$\varepsilon_0 = 8.854 \times 10^{-12}$ F/m、$\phi = 0.5$ V、$N_D = 10^{18}$ cm^{-3} $= 10^{24}$ m^{-3}，並取 $q = 1.602 \times 10^{-19}$ C。

$$W = \sqrt{\frac{2(100\varepsilon_0)(0.5)}{q(10^{24})}} \approx 74.3 \text{ nm}.$$

其他參數固定、N_D 增至四倍時，W 減半為約 37.2 nm。薄膜須足夠厚以容納所假設的耗盡區；真實界面電荷及 ϕ 都可能隨摻雜變化，不能由此式單獨預測 SET 極性。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

氧空缺如何影響界面？

帶有效正電的氧空缺重新分布，可能改變界面電荷、障壁寬度及穿隧機率；它也可能參與局部導電路徑。兩種解釋需要不同的空間與化學證據。

例如 Pt／$SrTiO_3$ 和 Pt／Nb:$SrTiO_3$ 接面的研究曾報告相反切換極性；界面製程與缺陷層是可能原因。要先指明偏壓施加端與狀態定義，不能只憑材料名稱推定所有樣品的極性。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

I–V 斜率告訴我們什麼？

無陷阱空間電荷限制電流（space-charge-limited current，SCLC）的平面一維模型在注入接觸近似理想、遷移率與介電常數均勻、無明顯擴散與串聯阻抗時有

$$J = \frac{9}{8}\varepsilon\mu\frac{V^2}{d^3}.$$

陷阱、接觸障壁、電場依賴遷移率及溫升都可能改變關係。量到 $I \propto V^2$ 只與模型相容；還需比較厚度、溫度、接觸及面積，不能單憑斜率認定 SCLC。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

無陷阱 SCLC：從電荷到電場

假設一維、定常、單一載子，$x = 0$ 注入端至 $x = d$ 收集端；注入足夠使平衡背景載子可忽略，且擴散電流、自熱、陷阱均可忽略。令電場、電流密度都取正值，均勻遷移率及介電常數下

$$J = qn\mu E, \qquad \frac{dE}{dx} = \frac{qn}{\varepsilon}.$$

消去 qn 得 $J = \varepsilon\mu E\,dE/dx$。若注入端邊界 $E(0) = 0$，從 0 積分至 x：

$$E^2(x) = \frac{2Jx}{\varepsilon\mu}.$$

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

無陷阱 SCLC：從電場到電壓

因 $V = \int_0^d E(x)\,dx$，代入上一頁的 $E(x)$：

$$V = \sqrt{\frac{2J}{\varepsilon\mu}} \int_0^d \sqrt{x}\,dx = \frac{2}{3}\sqrt{\frac{2J}{\varepsilon\mu}}\,d^{3/2}.$$

平方並整理得 $J = 9\varepsilon\mu V^2/(8d^3)$。如果 $E(0) \neq 0$、注入受限、陷阱或遷移率的場依賴不可忽略，這條推導便須重做，不能只保留最後公式。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

四種候選機制：可檢查什麼？

以實際氧化層電場 E 為橫軸，且只在各模型的近似成立時比較：

模型	假設與可畫的圖	額外辨識
Schottky emission	接面熱激發；定溫畫 $\ln(J/T^2)$ 對 $\sqrt{E}$	換電極、比較溫度與接觸
Fowler–Nordheim tunneling	高場近似三角障壁；畫 $\ln(J/E^2)$ 對 $1/E$	比較厚度、場範圍與弱溫度依賴
Poole–Frenkel emission	體內庫侖陷阱的場輔助釋放；畫 $\ln(J/E)$ 對 $\sqrt{E}$	控制缺陷、溫度與體相厚度
無陷阱 SCLC	歐姆注入、定 μ 與 ε；定厚度 $J \propto V^2$	比較 d^{-3}、接觸及自熱

串聯電阻會使端電壓與膜內電壓不同；近似直線只支持模型，有限範圍可被多種模型擬合。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

場降低障壁：可追蹤的條件例

假設同一介電常數用於理想鏡像電荷模型，$\varepsilon_r = 9$，比較 $E = 0$ 與 10^7 V/m，電子電荷 $q = 1.602 \times 10^{-19}$ C。Schottky 障壁降低量以電壓表示為

$$\Delta\phi_S = \sqrt{\frac{qE}{4\pi\varepsilon}}, \qquad \Delta\phi_S(0) = 0, \quad \Delta\phi_S(10^7\ \mathrm{V/m}) \approx 0.0400\ \mathrm{V}.$$

若其他前因子與零場障壁不變、溫度為 300 K（$k_B T/q \approx 0.02585$ V），模型中的指數因子增加約 $e^{0.0400/0.02585} = 4.70$ 倍。這是示意估算，並非某元件實測或完整電流預測。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

同一例如何比較 Poole–Frenkel？

在理想孤立庫侖陷阱、相同 ε 等條件下，Poole–Frenkel 的場致障壁降低近似為 $\Delta\phi_{PF} = 2\Delta\phi_S$，從 $E = 0$ 到 10^7 V/m 由 0 升至約 0.0800 V。固定溫度及陷阱等參數，僅障壁指數因子增加約 $e^{0.0800/0.02585} = 22.1$ 倍；這不是完整電流比，通常的電流公式還有電場前因子，且 $E = 0$ 時電流為零。

兩者都可能在對數圖隨 $\sqrt{E}$ 近似線性；直接比較斜率之前，必須核對膜內場、介電常數及適用電荷模型。界面態、陷阱分布和自熱均會使理想倍數失效。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

混合導電也能產生斜率接近 2


假設兩個穩定並聯支路 $I = aV + bV^2$，$a = 1\ \mu\mathrm{A/V}$、$b = 1\ \mu\mathrm{A/V^2}$。局部 log–log 斜率為

$$\gamma = \frac{d\ln I}{d\ln V} = \frac{a + 2bV}{a + bV}.$$

在 $V = 0.1, 1, 10\ \mathrm{V}$ 時，γ 依序約為 $1.091, 1.5, 1.909$。斜率會平滑變化；高電壓接近 2 不足以確認某個微觀機制。此例假設兩項係數不隨場與溫度改變。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

鐵電、陷阱與離子：不同的狀態變數



示意：陷阱與離子也可能造成遲滯

鐵電極化翻轉可改變界面束縛電荷與障壁；陷阱充放電改變局部電荷；離子重分布也能改變場與能帶。三者可能同時存在，I–V 遲滯並不足以辨認其中任何一項。

鐵電二極體通常強調注入障壁調變；鐵電穿隧接面另須具備足夠薄的障壁及對應穿隧條件。

設計一組能區分機制的觀察

用相同讀取偏壓比較兩個極化方向，記錄電流、極化切換與等待時間；再改變脈衝寬度、溫度與讀取電壓，追蹤電流是否鬆弛或被反覆讀取擾動。

電流變化與極化同步，只支持耦合的解釋，尚不能排除陷阱和離子。可再加入極化不翻轉的控制脈衝、電容／位移電流量測及局部化學觀測，並檢查替代模型。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

氧空缺與電子：先寫平衡條件

以 Kröger–Vink 記號，在理想、稀缺陷、等溫且與氧氣達平衡的模型中，可寫

$$O_O^{\times} \rightleftharpoons \tfrac{1}{2}O_2(g) + V_O^{\bullet\bullet} + 2e'.$$

若只有這種雙正電空缺與電子負責電中性，則 $n = 2[V_O^{\bullet\bullet}]$。忽略受體、電洞與其他缺陷是額外前提，不是材料的普遍事實。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從質量作用律到氧分壓指數

假設晶格氧活度近似固定，平衡常數給出 $K \propto p_{O_2}^{1/2}[V_O^{\bullet\bullet}]n^2$。代入 $[V_O^{\bullet\bullet}] = n/2$：

$$n^3 \propto p_{O_2}^{-1/2}, \qquad n \propto p_{O_2}^{-1/6}.$$

若氧分壓提高 64 倍，n 乘上 $64^{-1/6} = 1/2$；只有在電子遷移率也不變且其主導電導時，才能推出電子電導率減半。寫入時的非平衡濃度不必服從此平衡冪律。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

濕度、水合與可重現性

一個常見的氧空缺水合反應可表示為

$$\mathrm{H_2O} + V_O^{\bullet\bullet} + O_O^{\times} \rightleftharpoons 2OH_O^{\bullet}.$$

左、右的有效電荷與物種數相符；反應是否發生及質子是否主導電導，仍要由樣品、溫度、氣氛及其他量測判斷。特定 Pt／STO／Pt 樣本在不同相對濕度下有不同切換表現，不能概括為「濕度愈高愈好」。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

用控制實驗拆開環境效應

同批樣本、相同溫度與脈衝方案下，依乾燥 → 中等濕度 → 復乾順序量測；每階段等待環境穩定，再記錄 I–V、寫入後讀值及保持時間。另保留低濕、不接受寫入脈衝的對照樣本；逐一控制溫度與氣氛，避免把熱效應當成濕度效應。

若復乾後恢復，支持可逆環境參與；若未恢復，也可能有不可逆界面反應或疲勞。為區分濃度、遷移率及接觸影響，需增加化學、溫度或時間尺度的獨立量測，而非只比較單條 I–V 曲線。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

電極與摻雜不是單一旋鈕

金屬功函數會影響理想接面注入，但電極還可能與氧化物反應、改變界面態或成為氧庫。Ag 與 Ti 雖有接近的名義功函數，在特定 PCMO 接面上的行為仍不同，提醒我們不能只用功函數解釋全部差異。

改變摻雜也可能同時改變載子、耗盡寬度與缺陷；穿隧增強或缺陷補償可能使切換變弱，不存在「摻雜越多一定越好」的通則。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


從界面走向強關聯材料的體積效應

金屬鈣鈦礦中的電子關聯、晶格及氧含量可能使電阻對載子濃度非常敏感。在某些樣本，局部氧交換與載子變化可能推動金屬–絕緣體轉變，造成材料區域電阻改變。

這是與特定實驗相符的模型，不代表所有鈣鈦礦都發生相同 MIT。需用結構、溫度依賴與空間量測，區分界面、細絲與體積貢獻。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

環形寫入：為什麼沒掃過的中心也高阻？



示意：開口重連，非氧分布的直接影像

在特定 LSMO 薄膜實驗中，沿環形路徑寫入高阻牆；若牆貫穿厚度並封閉，環內未受寫入的金屬區也可能與外部電極失去低阻連通。局部重新打開一段環牆可恢復連通。

因此讀出環內高阻不等於環內材料已被寫成 HRS。這是支持全厚度隔離的間接證據，不能直接當作原位氧濃度影像。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

環形實驗：依照條件解讀

在所討論的特定 10 nm LSMO 樣本中，約 −6 V 環形掃描後，環內仍可與外側導通；−10 V 掃描後，內部讀出高阻；再以相反偏壓局部改變環牆，連通性可恢復。

這些偏壓與結果只屬該實驗配置。接觸、薄膜及環境改變時，閾值與氧交換可能不同；觀察到通斷也不能單獨定量氧濃度或排除其他接觸效應。

若要檢驗隔離模型，可依序記錄環內外寫前連通、完整環牆後讀值、局部打開環牆後讀值，並設未掃描區及不閉合環的對照。量測條件須固定；這條證據鏈仍需截面及化學量測輔助。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


強關聯案例：讀出前先檢查配置

研究者使用導電 AFM，在特定薄膜、掃描及低濕條件下進行局部量測；不同材料的厚度、探針與偏壓可能不同。另一方面，top–top 兩探針量測與 AFM 的接觸面積、場分布和電阻貢獻不一樣。

將局部與宏觀結果互相印證時，應列出接觸、讀取電壓、幾何和環境；類似 I–V 形狀不保證二者具有相同電流密度或氧分布。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

三端結構：寫入與讀出路徑分開



source–drain 低壓讀取橫向橋的電阻；另一寫入配置在橋的局部改變材料狀態。若高阻區只占橋寬一部分，電流可能繞過它；若整個寬度都被阻斷，電阻變化可大很多。

這是電化學與材料狀態受控的三端器件，不能直接等同一般 MOSFET 的閘極控制。

橋式電阻：先分段再算並聯

假設均勻橋長 $L = 200\ \mu$m、寬 $W = 20\ \mu$m，初始電阻 $R_0 = 1$ MΩ。中段長 $\ell = 10\ \mu$m，其半寬轉為電阻率比 $\rho_H/\rho_L = 100$ 的 HRS；另半寬保持 LRS。

忽略接觸與電流擴散，中段兩支路並聯、其餘長度串聯。以原中段電阻為基準，切換後中段倍率為

$$\frac{1}{(1-0.5)+0.5/100} = \frac{1}{0.505} \approx 1.9802.$$

橋式電阻：算完再看模型能回答什麼

因中段占全長 $\ell/L = 0.05$，故

$$\frac{R}{R_0} = 1 + \frac{\ell}{L}(1.9802 - 1) \approx 1.04901, \qquad R \approx 1.049\ \mathrm{M\Omega}.$$

即使局部電阻率變成 100 倍，保留的並聯路徑使總電阻只增約 4.9%。不同幾何可能得到相同總電阻；單一端點讀值不能唯一重建三維切換區。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

對照：高阻區封住橋的全寬

沿用同一個 $L = 200\ \mu$m、$R_0 = 1$ MΩ 的均勻橋模型；改假設中段長 $20\ \mu$m、全寬都轉為 $\rho_H/\rho_L = 1000$。因沒有留下低阻並聯支路，

$$\frac{R}{R_0} = 1 + \frac{20}{200}(1000 - 1) = 100.9, \qquad R = 100.9\ \mathrm{M\Omega}.$$

兩例的切換長度、寬度與電阻率倍率都不同，不能把差別歸因於單一因素。這是理想串聯模型，不含接觸和電流擴散。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

單點讀取只是可靠度的起點

以 $1\ \mathrm{V}$、線性且讀取不擾動為假設：HRS 為 $1\ \mathrm{M\Omega}$ 時 $I_H = 1\ \mu\mathrm{A}$；LRS 為 $10\ \mathrm{k\Omega}$ 時 $I_L = 100\ \mu\mathrm{A}$。這個例子有 99 μA 的名義電流差。

真實辨識還需 HRS／LRS 的分布、雜訊、感測門檻、讀擾和時間漂移。單一電阻比不能保證所有元件長期可分辨或耐久。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

回到證據：哪些結論還有替代解釋？

判讀時依序問：量到什麼？寫入與讀取條件是什麼？所採用模型能預測哪些可重複的變化？還有哪些不同機制能產生相似觀察？

面積縮放、溫度、時間、極化、局部電流與化學資訊結合時，對模型的限制才會更強；每項推論都要標示適用材料、幾何與測試條件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

鈦酸鍶：用時間尺度和控制實驗辨認切換

同為 $SrTiO_3$（STO），Fe 摻雜薄膜與 Nb 摻雜單晶具有不同的缺陷、接觸與量測條件。本單元先看薄膜阻抗與氧同位素，再看單晶的接觸與脈衝；各案例的結果不應合併成一套通用器件規格。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

薄膜樣品：電子可以通過，氧受到阻擋



原書所述高溫實驗使用 Fe:STO 薄膜、Nb:STO 基板及 LSC 頂電極；在指定溫度範圍內，基板可傳導電子，對氧遷移則近似阻擋。這是量測模型的邊界條件，不意味任何 Nb:STO 接觸皆完全阻擋氧。

樣品與觀察的範圍

Fe 約 0.37 mol%，薄膜厚度為 100–400 nm；Nb:STO 基板標示 0.5 wt% Nb，LSC 頂電極直徑 100–300 μm。文獻比較約 350–750 °C 的阻抗。數字描述特定樣品及程序，不能視為材料在任何製程下的規格。

不同厚度樣品的主要阻抗弧隨厚度變化，並與幾何電容分析共同支持體相貢獻；單一弧形或一條厚度比例關係仍不足排除其他界面與寄生效應。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從幾何電容檢查體相模型

假設均勻平行板、厚度 d、有效面積 A、相同介電率 ε 與電導率 σ，則

$$R = \frac{d}{\sigma A}, \qquad C = \frac{\varepsilon A}{d}, \qquad RC = \frac{\varepsilon}{\sigma}.$$

若只把厚度加倍，模型預測 R 加倍、C 減半而 RC 不變。真實薄膜還可能有粗糙邊緣、界面層及分散時間常數；因此需比較多尺寸、多頻率並檢查模型殘差。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

活化能：讀斜率前先寫清模型

假設單一機制在指定溫度區間滿足 $\sigma T = \sigma_0 \exp[-E_a/(k_B T)]$，令 $y = \ln(\sigma T)$、$x = 1/T$，則直線斜率 $m = -E_a/k_B$。若改擬合 $\ln\sigma$ 而非 $\ln(\sigma T)$，得到的表觀斜率不必相同。

原書案例在約 390 °C 兩側報告約 1.6 eV 與 0.8 eV 的表觀能量，並以高溫電子、低溫離子主導解釋；這是樣品及擬合範圍下的模型判讀，不是所有 STO 的固定分界。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

斜率數例：單位與模型不可省

在假設 $\ln(\sigma T)$ 對 $1/T$ 的直線模型中，若斜率 $m = -9.28 \times 10^3$ K，取 $k_B = 8.617 \times 10^{-5}$ eV/K，則

$$E_a = -m k_B \approx 0.800 \text{ eV}.$$

先確認溫度使用 K，且兩點確實落在同一線性區。這個數例只示範斜率換算，不能用一個數值唯一辨識載子。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

同位素交換：看氧走到了哪裡

在特定薄膜研究中，先於 440 °C、200 mbar 的 ^{18}O 氣氛交換 1080 分鐘，再以 ToF-SIMS 量測深度剖面。先將橫軸校準為深度，並將 LSC、薄膜與基板邊界納入共同模型，才可討論示蹤擴散與界面交換。

剖面是終止交換後的濃度分布，不是單顆氧離子的即時軌跡；濺鍍混層、深度解析度、表面交換及基板邊界都可能影響擬合。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

示蹤擴散如何連到離子導電？


若在指定缺陷模型下可用 Haven ratio H 將示蹤擴散係數 D^* 轉成電荷擴散係數 $D_q = D^*/H$，再假設載子濃度 c 與價數 z 已知，Nernst–Einstein 形式為

$$\sigma_{ion} = \frac{D_q c (zq)^2}{k_B T}.$$

這裡 c 是每體積的移動載子數、$q > 0$ 為基本電荷量。相關係數、載子實際濃度、電荷狀態與局部平衡都必須先說明；不能把 D^* 直接等同所有移動載子的 D_q。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

阻抗譜同時帶有快、慢過程



可能出現弧或類感應迴圈

示意模型；EIS 本身無法唯一判定機制

在某些 DC 偏壓下，量到的頻譜可能出現附加弧或看似感應性迴圈。原書模型以慢速離子重分布改變快速電子電流來解釋；迴圈不等於器件中一定有一顆實體電感，也不能單憑形狀唯一證實氧空缺。

時間常數算例與頻率限制

若選用的小訊號、單一時間常數模型給出 $\tau = R_{ion}C_{el}$，取 $R_{ion} = 1\ \mathrm{M\Omega}$、$C_{el} = 1\ \mu\mathrm{F}$，則

$$\tau = 1\ \mathrm{s}, \qquad f_c = \frac{1}{2\pi\tau} \approx 0.159\ \mathrm{Hz}.$$

這是模型的特徵頻率；多個過程、非線性或狀態在掃頻期間改變時，峰值不一定仍由一個 RC 決定。量測須交代 DC 工作點、AC 振幅、方向與頻率範圍。

慢狀態如何影響小訊號導納？

以下是原創線性化示意模型：在固定 DC 工作點附近，電壓和電流的微小變化記為 v, i，慢狀態偏移記為 x。令

$$i = G_0 v + g x, \qquad \tau \dot{x} = -(x - a v).$$

施加 $e^{i\omega t}$ 時，$x = av/(1 + i\omega\tau)$，因此

$$Y(\omega) = G_0 + \frac{ga}{1 + i\omega\tau}, \qquad Z(\omega) = \frac{1}{Y(\omega)}.$$

此處 a, g 是工作點附近的微分係數，並非宣稱整個大訊號 I–V 都線性。$\tau > 0$、$G_0 > 0$、$ga \geq 0$ 是使內部狀態漸近穩定且導納實部非負的充分條件；不能不檢查參數便推定任何擬合均被動。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

類感應迴圈：先辨認座標與假設

令 $K = ga > 0$、$u = \omega\tau > 0$，上式的 $\operatorname{Im} Y = -Ku/(1 + u^2) < 0$，而 $\operatorname{Im} Z = -\operatorname{Im} Y/|Y|^2 > 0$。因此採 $-\operatorname{Im} Z$ 的 Nyquist 縱軸時，這一支落在負半平面，外觀可像感應迴圈。

這只是可複核的簡化模型，展示慢狀態回饋如何形成這種符號；它既不是原書完整等效電路，也不能單靠迴圈證明某種離子或一個真實電感。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

正負偏壓：同一張頻譜並非完整機制

原書在特定薄膜觀察到正偏壓下的類感應迴圈，以及負偏壓下的額外弧；模型以離子分布對電子注入和傳輸的影響連接兩者。檢查時要確認 Nyquist 圖座標採用 $-\operatorname{Im} Z$ 還是 $\operatorname{Im} Z$，才不會將方向看反。

比較不同偏壓、溫度、厚度和保持時間，再配合同位素或局部量測；等效電路擬合良好本身並不保證微觀機制唯一。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

快掃、慢掃與狀態更新

同一篇薄膜案例以 425 °C、200 nm 樣品比較緩慢掃描約 0.05 mV/s 與快速掃描約 25 V/s 的響應。掃描變快時離子可能來不及充分重分布，但仍要看實際脈衝幅度及量測時間。

在這組案例中，先施加固定偏壓建立狀態，再以快速掃描讀取；該狀態未維持超過一個循環。負向以 1 V/s 掃描仍觀察到遲滯。這些是特定溫度、樣品與掃描程序下的觀察，不是所有 STO 的保持時間或臨界掃速。

「快速讀取近似固定缺陷」是時間尺度分離下的近似，不保證讀取完全無擾動。應做不同讀取次數與等待時間的對照。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

室溫薄膜：讀出比值與樣本數

特定 Pt／Fe:STO／Nb:STO 器件的薄膜厚約 200 nm、頂電極直徑 200 μm，以 ±3 V、100 mV/s 進行十次循環；文中例子給 $R_{ON} = 28$ kΩ、$R_{OFF} = 150$ kΩ。

$$\frac{R_{OFF}}{R_{ON}} = \frac{150}{28} \approx 5.36.$$

比值須連同讀取電壓、循環數、狀態定義及器件尺寸報告。它不是這一材料的保證規格。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

可重複率：分母是什麼？

另一組 ±4 V、200 mV/s 篩選中，Pt 電極有 16／40 顆表現可重複遲滯；指定 LSC 條件下未見相同遲滯。Pt 組中，50／100／200 μm 的器件分別為 3／10、6／15、7／15。

16／40 = 40% 描述該篩選中的觀察比例，不等於量產良率。各組樣本數小，電極、製程和局部缺陷可能同時改變；未見遲滯也不是所有 LSC 樣品必然不切換的證明。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

單晶：補償關係來自假設

受體或施體摻雜會改變電中性條件，但補償可涉及氧空缺、電子、電洞及其他缺陷。先列出有效電荷和所有納入的物種，再根據溫度、氧活度與處理史求近似；不能說受體一律只由氧空缺補償。

原書對特定受體單晶提出局部高導區及電極附近狹窄間隙的形成／切斷模型，用以解釋形成後的阻抗與切換。這是對該實驗的機制解釋；局部缺陷分布還受邊界、電場與反應影響。總電阻或單一阻抗弧的變化可支持模型，卻不自動證明這種間隙的唯一形狀。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

一個受體單晶的凍結缺陷估算

原書討論的受體 STO 單晶案例採指定熱處理與快速冷卻模型；在其中一組近似下，取 $[V_O^{\bullet\bullet}] = 10^{18}$ cm^{-3}、移動率 $\mu_V = 8.6 \times 10^{-14}$ cm^2/(V • s)，忽略電子與電洞導電。

氧空缺帶有效電荷 $+2q$，若此處移動率定義為漂移速度除以電場，則

$$\sigma_{ion} = 2q[V_O^{\bullet\bullet}]\mu_V \approx 2.76 \times 10^{-14}\ \mathrm{S/cm}.$$

移動率定義與 $2q$ 必須成套使用；如果給的是已吸收電荷數的參數，不能重複乘上 2。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

幾何換算：體電阻不等於總電阻


假設上例單晶厚度 $L = 50\ \mu m = 0.005\ cm$、有效面積 $A = 1\ cm^2$，且體電導均勻，則

$$R_{bulk} = \frac{L}{\sigma A} = \frac{0.005}{(2.76 \times 10^{-14}) \times 1} \approx 1.81 \times 10^{11}\ \Omega.$$

模型算的是體電阻；量測端點的總電阻還可能包含電極接觸及其他串聯路徑。若形成後特定案例體阻約 $2.2 \times 10^7\ \Omega$，兩者之比約 8.2×10^3；不同溫度與歷史之間比較時仍須檢查模型。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Ni／Nb:STO／Ti：兩個接觸都重要



原書某單晶案例定義 Ni 端相對 Ti 的電壓，依 0→+4→0→−4→0 V 掃描。電流除受 Ni 接觸障壁影響，也受 Ti 接觸、體相、陷阱與可能的氧遷移影響；只看總 I–V，不能單獨決定哪一項變化。

理想功函數與擬合障壁有何差別？

理想 Schottky–Mott 近似 $\Phi_B = \Phi_M - \chi$；若示意取 $\Phi_M = 5.15$ eV、$\chi = 3.9$ eV，得到 $\Phi_B = 1.25$ eV。該模型忽略界面態、化學反應、障壁降低等效應。

原書對特定 HRS／LRS 曲線擬合得到約 0.72／0.50 eV，但理想因子也分別不同。擬合值依模型及條件而定，不能視為直接觀察到唯一原子結構；陷阱與氧遷移仍是需要比較的候選機制。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

障壁改變會使電流差多少？


在**假設**相同溫度、面積、有效偏壓、理想因子及前因子的熱發射模型中，$I \propto e^{-\Phi_B/(k_B T)}$。若 $T = 300$ K，$k_B T = 0.02585$ eV，障壁由 0.72 eV 降至 0.50 eV，則

$$\frac{I_{0.50}}{I_{0.72}} = e^{(0.72-0.50)/0.02585} \approx 5.0 \times 10^{3}.$$

這是條件化算例，不是原書量得的開關比。原案例的理想因子不相同，且串聯電阻及障壁形狀可能改變；不能直接套用此比值。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從脈衝看行為：先定義兩端電壓



以 $V_{device} = V_{Ni} - V_{Ti}$ 定義元件端電壓。若某時刻 Ni = +2 V、Ti = −1 V，元件承受 +3 V；兩端皆 +2 V 時元件承受 0 V。端點相對地的振幅不能直接相加，極性和重疊時間共同決定操作。

STDP：時間差依賴的是實際波形

在脈衝時間差依賴的權重變化示例中，先明定 $\Delta t = t_{post} - t_{pre}$、兩端脈衝波形、基準態與讀取偏壓；再計算每個時間點的 $V_{device}(t)$。不同 Δt 的測試應交代是否回到相同基準，並清楚定義正規化分母。

若脈衝重疊使元件電壓跨越操作窗口，導電度可能改變；沒有實際波形及歷史，就不能只從「pre 在前」推定改變的方向或大小。

重複脈衝的具體案例與限制

原書特定 Ni／Nb:STO／Ti 元件以 100 個 +4 V、10 ms 脈衝與 100 個 −3.8 V、10 ms 脈衝操作，並在 0.1 V 讀取導電狀態。這是某配置下的電導更新行為；脈衝幅度、寬度、間隔、端點定義與讀擾均應一起報告。

「類突觸」描述輸入與狀態變化的行為類比，不能據此宣稱器件具有生物神經元的心理或生理功能。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

再學習：比較門檻與時間基準

若同一實驗以相同脈衝寬度與間隔達到相同讀取門檻，初次需 62 次、再學習需 16 次，則脈衝數減少

$$1-\frac{16}{62}\approx 74.2\%.$$

只有在每次脈衝週期與起訖計時方式相同時，脈衝數比例才可轉成總訓練時間比例。實驗中的 16、11、9 次均是特定器件與判準的結果，不代表通用生物規律。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

如何設計能區分機制的比較？

1. 在固定接觸與已知溫度下，比較頻率、偏壓及厚度依賴，檢查 RC 模型的預測與殘差。
2. 改變氧活度、等待時間或掃速，並加入不寫入的參考；用示蹤剖面或成分敏感量測檢查氧交換。
3. 分開記錄讀取與寫入端電壓，在相同初始態下比較接觸方向和脈衝重疊。

這些證據可收斂候選模型；若沒有足夠空間、時間和化學解析度，仍應保留多種解釋。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study