陣列、選擇元件與三維整合

單一 RRAM 單元可以切換，不代表把它接成大陣列後便能可靠讀寫。本單元從節點電壓與電流路徑出發，分析半選干擾、旁路電流及選擇元件，再討論堆疊與製造。

學完後，應能列出指定偏壓下各單元的電壓、利用 Kirchhoff 電流定律（KCL）求浮接節點、計算給定條件下的讀取裕度，並說明 selector 和 3D 結構的工程取捨。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


Crossbar 如何尋址

字線（row／word line）與位線（column／bit line）的交點配置記憶單元。選定一條字線與一條位線可以指定交點；然而，其他交點仍連在同一組導線上，其端電壓和電流必須由整個電路決定。

半選（half-select） 描述未被選中的單元承受了部分操作電壓；**旁路電流（sneak current）** 則是經其他單元進入感測端的非目標電流。前者是偏壓狀態，後者是電流路徑，兩者不能互相替代。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

固定 V/2 偏壓的半選



假設 R1、C1 為選中線，$V_{R1} = 1.2\,\text{V}$、$V_{C1} = 0\,\text{V}$，R2 與 C2 均由理想電壓源固定於 0.6 V。以下電壓方向一律為「字線電位減位線電位」。


按交點算端電壓

交點	字線減位線	狀態
(R1,C1)	$1.2 - 0 = 1.2\,\text{V}$	選中
(R1,C2)	$1.2 - 0.6 = 0.6\,\text{V}$	半選
(R2,C1)	$0.6 - 0 = 0.6\,\text{V}$	半選
(R2,C2)	$0.6 - 0.6 = 0\,\text{V}$	未選

這些電位成立，是因為每條線都假設由理想電壓源固定；若線浮接或有線阻，就需重新解節點。即使半選只有 0.6 V，也不能僅憑電壓斷言安全：脈寬、累積次數和器件變異都可能影響 disturb。

Lin Cing https://github.com/xinhi6716/resistive-memory-self-study

浮接線：同一陣列，不同邊界



另設 R1＝1 V、C1＝0 V，而 R2、C2 浮接，且導線無電阻。選中交點電導 $0.1\,\mu S$，其他三個交點皆為 $1\,\mu S$，每個元件在此範圍內視為線性。

浮接節點的 KCL

令 $x = V_{C2}$、$y = V_{R2}$。以離開各浮接節點的電流為正，並以 $\mu S \cdot V = \mu A$ 計算：

$$(x - 1) + (x - y) = 0, \qquad (y - x) + y = 0.$$

第二式得 $x = 2y$；代入第一式得 $y = 1/3\,\mathrm{V}$、$x = 2/3\,\mathrm{V}$。每個旁路單元的電壓降均為 $1/3\,\mathrm{V}$，因此旁路電流為 $1/3\,\mu A$。

選中支路為 $1\,V \times 0.1\,\mu S = 0.1\,\mu A$，C1 接收到的總電流為 $0.1 + 1/3 \approx 0.433\,\mu A$。浮接模型不能直接套用前例的 V/2 節點電壓。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study


若把感測電流全當成目標電流

前例的感測總電流約 0.433 μA，卻只有 0.1 μA 來自目標單元。用總電流除以 1 V 會誤判目標電導約為 0.433 μS，而非真正的 0.1 μS。

改變其他單元狀態、線阻或未選線的接法，旁路就會改變。常見的「讀 HRS，其他單元為 LRS」可在某些模型中產生不利讀取情況，但不能不加證明地視為所有電路與所有偏壓方案的全域最壞案例。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

每個交點如何選擇



1R 只含記憶元件；1T1R 加入閘極控制的存取電晶體；1S1R 以串聯的兩端 selector 抑制低偏壓電流；1D1R 是以二極體作 selector 的例子。圖中的開關均為概念示意，實際選擇能力受端電壓、漏電及製程限制。

選擇元件的需求

選中時要有足夠電流和電壓使記憶元件完成 read、SET 或 RESET；未選時要控制漏電與干擾。除此之外還要比較延遲、保持電壓、耐久、變異、工作溫度及製程相容性。

1T1R 的 gate 可提供額外控制端，但面積、驅動能力與堆疊製程都要計入。兩端 1S1R 有利於交叉點整合，實際電流仍取決於 selector 與記憶元件的**串聯負載線**，不能把總電壓同時視為兩元件各自承受的電壓。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

三類 selector 的工作窗口

類型	特性與限制
整流二極體	正反向導電能力不對稱；須核對所需 SET／RESET 極性與反向電流窗口。
Varistor	大小隨偏壓非線性變化，可設計成雙向；兩極性不一定完全對稱。
Threshold switch	超過觸發條件後轉為較高導電狀態；常有保持條件及遲滯，具體定義取決於器件與掃描歷史。


某些 threshold selector 在電流降到保持電流以下後回復高阻，但不能假設所有元件的觸發電壓與保持電壓相同，或都在同一時間尺度恢復。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

三種 selector 的電流–電壓特性

選擇元件的 I–V 類型：示意圖

示意圖：實際曲線依元件與操作條件而異



曲線只是概念示意，並非可直接用於電路預測的量測資料；遲滯與保持行為須以實際器件、偏壓方向和掃描歷史確認。

Lin Cing https://github.com/xinhi6716/resistive-memory-self-study

非線性比值代表什麼

若指定同一元件、同一狀態、相同極性和讀取時序，可定義兩點比值

$$NL = \frac{|I(V_{read})|}{|I(V_{read}/2)|}, \qquad |I(V_{read}/2)| > 0.$$

假設 $I(1.2\,V) = 10\,\mu A$ 且 $NL = 10^3$，則 $|I(0.6\,V)| = 10\,nA$。這只是指定條件下兩個點的比較；元件不一定對稱，其他電壓下的電流也不能由這個比值唯一決定。

即使 NL 很大，陣列大小、節點電壓、狀態分布、線阻和感測器仍會改變讀取結果，因此 NL 本身不是整個陣列的 read margin。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

串聯元件：工作點由兩條 I–V 決定

令外加電壓為 V，selector 與記憶元件端電壓分別為 V_S, V_R。串聯時

$$V = V_S + V_R, \qquad I_S(V_S) = I_R(V_R).$$

若兩者在指定狀態與小範圍內近似線性，取 $R_S = 2\,k\Omega$、$R_R = 4\,k\Omega$、$V = 1.2\,\text{V}$，則 $I = 1.2/(6\,k\Omega) = 0.2$ mA；$V_S = 0.4\,\text{V}$、$V_R = 0.8\,\text{V}$。

若 selector 為非線性或有遲滯，就要結合當前狀態及兩元件 I–V 解聯立方程；可存在多個數學交點，能否穩定操作還要看負載與動態。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

非線性工作點：一個分段模型

假設 selector 在正向低電壓時為 $I = V_S/(100\,k\Omega)$，當 $V_S \geq 0.8\,\text{V}$ 時改為 $I = (V_S - 0.8)/(1\,k\Omega) + 8\,\mu A$；記憶元件固定為 $R_R = 4\,k\Omega$，外加 1.2 V。

先假設低電壓分支：$I = 1.2/(104\,k\Omega) = 11.54\,\mu A$，得到 $V_S = 1.154\,\text{V}$，違反 $V_S < 0.8\,\text{V}$，故排除。

改解高電壓分支：$V_S = 0.8 + 1000(I - 8\,\mu A)$，與 $1.2 = V_S + 4000I$ 聯立，得 $I = 81.6\,\mu A$、$V_S = 0.8736$ V、$V_R = 0.3264\,\text{V}$，符合該分支。這是無遲滯的教學模型，非某個實際 selector 的量測曲線。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

讀取裕度：先定義感測輸出

沿用浮接的 2×2 電路：R1＝1 V、C1＝0 V，R2、C2 浮接，三個未選單元均為線性的 $1\,\mu S$，只改變選中單元的狀態。兩狀態的旁路電流均為 $1/3\,\mu A$，因為選中元件直接接在兩個固定電位之間。

選中 HRS／LRS 的電導分別為 0.1／1 μS，故感測總電流為 $I_H \approx 0.433\,\mu A$、$I_L \approx 1.333\,\mu A$。若以「電流嚴格大於 T 判為 LRS」，取 $T = 0.8\,\mu A$，兩者距離閾值分別約 0.367／0.533 μA。

以上假設理想的 0 V 感測端、無雜訊與狀態變異；其他單元狀態或邊界改變時，須重新求解兩個網路，不能外推陣列擴大後的裕度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

假設固定背景時的閾值窗口

另取一個簡化模型：假設感測欄端維持 0 V，輸出以總電流判斷，且判定規則是「電流嚴格大於閾值 T 判為 LRS」。假定不論目標狀態如何，旁路貢獻都固定為 $0.3\,\mu A$，而目標 HRS／LRS 電流分別為 0.1／1.0 μA。這個 $0.3\,\mu A$ 是新假設，不是前例算出的 $1/3\,\mu A$。

故 $I_H = 0.4\,\mu A$、$I_L = 1.3\,\mu A$；要兩者都正確判別，閾值須滿足 $0.4 \le T < 1.3\,\mu A$。此例定義的電流窗為 $I_L - I_H = 0.9\,\mu A$；其他文獻的 read margin 正規化方式可能不同。

這是假設旁路不受目標狀態改變的示範；一般情況要分別解 HRS 與 LRS 的整個網路，不能把 0.3 μA 視為固定背景。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

加入變異與感測誤差

假設在某工作條件下量得 $I_H \in [0.35, 0.55]\,\mu A$、$I_L \in [1.10, 1.40]\,\mu A$，而感測誤差絕對值至多 $0.05\,\mu A$，則觀測範圍分別擴為 $[0.30, 0.60]$ 與 $[1.05, 1.45]$ μA。

依上一頁的判定規則，可用 $0.60 \le T < 1.05\,\mu A$；若範圍相交，便沒有能保證所有案例正確的單一閾值。這是有界誤差示例；真實分布、樣本數、相關性及失效率須另行評估。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

面積估算與其邊界


理想平面 crosspoint 的單元投影面積常寫成 $4F^2$，其中 F 是該設計採用的特徵尺寸。若 $F = 20$ nm，則 $4F^2 = 1600\,nm^2$。

假設三層完全相同、投影面積不變且每層每個位置放一 bit，理想每 bit 投影面積為 $1600/3 \approx 533\,nm^2$。這不是晶片實測面積：解碼器、感測器、接觸、冗餘、隔離、良率和有效容量都會影響實際密度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

水平堆疊與垂直柱

三維整合：選中路徑與層間漏電



層間漏電取決於隔離、材料與偏壓。

水平堆疊是在多層形成交叉陣列；垂直柱結構則讓柱體穿越多層，與各層電極形成可尋址交點。對具體設計須追蹤電極、選擇元件與接觸；不同架構的耦合、漏電、熱及製程成本未必相同。

3D 設計不能只數層數

層數增加可攤薄理想投影面積，但每層的字線及接觸仍須可選取；寄生電阻、電容、層間漏電及散熱會影響可用讀寫窗口。堆疊也可能提高製程步驟與缺陷累積。

比較兩種結構時，應列出相同的陣列尺寸、偏壓、資料圖樣、selector 模型和周邊假設，再比較 read margin、能耗和容量；特定模擬結果不能無條件推廣到所有層數及設計。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

由奈米圖樣到可尋址電路

AAO 孔洞模板以陽極氧化形成孔陣列，再用孔作沉積或成長模板；**nanosphere lithography** 利用球形顆粒排列形成遮罩；**block copolymer（BCP）／directed self-assembly（DSA）** 依聚合物相分離形成週期性圖樣，DSA 再用導引結構約束排列。

三者的共同流程是：形成局部圖樣 → 選擇性蝕刻、沉積或 lift-off 轉移 → 與電極及週邊電路對準 → 檢查缺陷和連通性。局部規律圖樣本身不等於晶片上每一個 cell 都可獨立尋址。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

統整：從單一元件到陣列

1. 先畫線路與電壓參考，標明固定與浮接節點；用 KCL 計算電流，而非預設每個未選元件電壓。
2. 選擇器必須在實際串聯工作點提供所需電流，且兼顧兩極性、保持特性、漏電、速度與製程。
3. 讀取裕度必須綁定電路、資料狀態、感測規則與變異；單一 NL 或理想 $4F^2$ 不足以描述整個系統。
4. 3D 結構與奈米圖樣還要解決可尋址、寄生、熱、缺陷與晶片週邊等問題。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study