電阻切換元件與記憶體運算

以元件狀態、讀寫操作和電路模型為起點，逐步理解 RRAM 的工作原理與限制。

本單元將區分量測到的電性與推測的材料機制，再以數值例連接元件電導和陣列電流。

學習目標

1. 區分電阻切換現象、元件內部狀態與實際可測的電流電壓曲線。
2. 說明 forming、SET、RESET、read、compliance 的角色及其相依條件。
3. 從近似線性讀取模型推導 crossbar 的向量矩陣乘法，辨認模型何時失效。
4. 以明確的測試條件解釋 retention、endurance、變異和讀取干擾。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

電阻狀態與讀取條件


RRAM cell 通常由上電極、切換層與下電極組成。外加脈衝可以改變元件狀態，移除脈衝後，以較低讀取偏壓量測其電流或電導。常見記號是 LRS（低阻態）及 HRS（高阻態）；是否分別對應邏輯 0 或 1 是系統的編碼約定，不是材料的必然性質。

在指定的讀取電壓及時間下，可定義表觀電導 $G_{read} = I_{read}/V_{read}$。一般元件可能非線性、存在極性不對稱或隨時間變化；這個比值因此必須附帶量測條件，不能直接等同所有偏壓下的常數電導。寫入與讀取的電壓也可能不同。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

單元結構與電壓參考

兩端電阻切換單元：先約定電壓方向



定義 $V = V_{TE} - V_{BE}$

操作與讀值

SET：切換至較高電導狀態

RESET：切換至較低電導狀態

Read：指定讀取電壓及脈衝時間

$G_{read} = I_{read} / V_{read}$

操作極性與限制電流依元件而定；此圖不假定特定導電機制。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

Forming、SET、RESET 與讀取

- **Forming**：部分元件初次使用前需要的啟始操作；是否需要取決於材料與製程。限制電流可降低過度損壞的風險，但限制值並非通用常數。
- **SET**：使元件轉入較高導電狀態的操作，通常稱轉入 LRS。
- **RESET**：使元件轉入較低導電狀態的操作，通常稱轉入 HRS。
- **Read**：採指定脈衝或電壓量測狀態；若讀取本身改變狀態，稱 read disturb，不能假設讀取一定無侵入。

切換極性：先約定參考端

對 bipolar switching，SET 與 RESET 通常使用相反極性的偏壓；對 unipolar switching，兩者可發生於相同極性，但脈衝條件或電流限制不同。正負號須同時交代哪一端是電壓參考與電流方向；極性不能由「bipolar」一詞單獨決定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝序列：先指定量測規則

以下為假設性 bipolar 範例：$V = V_{TE} - V_{BE}$；讀取均用 $+0.1$ V、10 µs，確認在本模型中不改變狀態；SET 為 $+1.0$ V、1 µs 且限流 100 µA；RESET 為 -1.0 V、1 µs。這些只是計算用條件，不是通用器件規格。

操作	脈衝後狀態	接續讀取電流
初始讀取	HRS	1 µA
SET 後讀取	LRS	20 µA
RESET 後讀取	HRS	1 µA

例如 SET 後表觀 $G = 20\,\mu A/0.1\,V = 200\,\mu S$。限流控制寫入過程；讀取是否造成 disturb 仍須另做重複讀取實驗。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝操作與狀態追蹤

脈衝操作與讀取：假設性範例

合成數值，並非實際元件規格；電壓 V = V上 − V下。



讀取電流；SET 標示限流，RESET 電流未指定。
示意順序，非時間比例；讀取不改變狀態是模型假設。


Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

切換現象與物理機制

常見模型包括金屬陽離子參與導電橋形成與溶解的 electrochemical metallization（ECM），以及與氧離子／氧空缺遷移及價態變化相關的 valence-change mechanism（VCM）。另有界面障壁調變等機制。這些是不同的物理模型，不能僅憑一條有遲滯的 I–V 曲線就判定材料中必然發生哪一種機制；材料、電極、溫度、時間尺度與局部量測共同提供證據。

導電路徑形成、縮窄或斷裂可以解釋許多元件的狀態變化，但不能把所有 RRAM 都視為單一圓柱導線。後續討論局部探針與原位顯微技術時，應分開測量解析度、可見結構與由觀測推得的機制。

ECM：金屬離子參與導電橋形成



此圖採指定極性與電極材料；導電橋生長方向及 RESET 過程依材料與界面動力學而異。

ECM：電荷與物質如何移動

假設活性上電極為 Ag，下電極相對惰性，且 $V = V_{TE} - V_{BE} > 0$。上電極氧化可寫成 $\mathrm{Ag} \rightarrow \mathrm{Ag}^{+} + e^{-}$：電子經外部電路移動，Ag 離子進入切換層並受電場及濃度梯度影響。離子在適當位置取得電子還原為 Ag，成核、長大後可能形成跨電極導電路徑。

這是指定電極與偏壓的示例，非所有元件的固定極性或生長方向。形成位置與方向依離子傳輸、局部還原速率及界面條件而變；觀察到低阻不能單獨證明完整金屬橋。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

VCM：缺陷、電荷與局部氧化還原

氧化物中的氧離子遷移和氧空缺分布改變，可伴隨局部金屬離子價態改變，進而調整導電性。具體缺陷的電荷態依材料與化學勢而定，不能把所有氧空缺都直接視為相同電荷的可動粒子。


細絲模型強調局部導電通路的改變；界面模型則強調界面附近的障壁或缺陷分布。兩者可能共存，單一 I–V 遲滯無法充分判定。原位影像、局部導電量測及化學態分析可提供互補證據，但須評估探針作用與解析度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

VCM 的兩種候選模型


VCM：比較兩種可能的模型

局部導電通道模型



局部通道改變

界面障壁調變模型



界面障壁改變

○：氧缺陷分布示意 ｜ 示意圖不構成機制證據；缺陷電荷態依材料與條件而定。

狀態模型與量測

一個通用的描述方式是 $i(t) = G(x(t), v(t), t)v(t)$、$\dot{x} = f(x, v, t)$，其中 x 表示模型選擇的內部狀態。這是建模框架，並不保證 G 線性、不變或可由單一物理變數完整描述；理想 memristor 亦不能與所有具有遲滯的兩端元件直接畫等號。

准靜態掃描所得的 I–V 迴線與脈衝寫入測試回答不同問題。比較結果應註明掃描範圍、速率、脈衝幅度與寬度、電流限制及讀取條件，避免把單次量測外推成跨元件或跨循環的分布。

Crossbar：從支路電壓到欄電流

設第 i 列輸入電壓為 V_i，第 i 列、第 j 欄元件的讀取電導為 G_{ij}，交點列端電位為 u_{ij}、欄端電位為 b_j。在讀取範圍近似線性的模型下，支路電流 $i_{ij} = G_{ij}(u_{ij} - b_j)$；依 Kirchhoff 電流定律，感測欄的總電流為 $I_j = \sum_i i_{ij}$。

若列導線無壓降（$u_{ij} = V_i$）且欄端為虛地（$b_j = 0$），才化為理想乘加：


$$I_j = \sum_i G_{ij} V_i.$$

電流正方向以列流向欄為正；放大器輸出電壓的正負號則由電路設定。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

兩列兩欄：逐欄加總電流

二乘二 crossbar：電導乘電壓，再依欄加總



假設：線性讀取、導線無電阻、欄端虛地；數值只用於示範。
$I_j = \Sigma_i G_{ij} V_i$；單位換算：μS × V = μA。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

實際陣列為何偏離理想式

導線電阻導致電壓沿線下降；周邊感測電路的有限輸入阻抗會改變欄電位；漏電與未選取路徑可能影響讀寫；元件非線性、狀態漂移及程式化誤差也會使結果偏離此式。若權重必須有正負號，需指定差動電導或其他編碼及相應的電路代價，不能直接把單一被動電導視為負數。

線阻如何改變數值

沿用 $G = \begin{bmatrix} 2 & 1 \\ 1 & 3 \end{bmatrix}\ \mu S$。假設第二列每個交點的實際電位均由 0.1 V 降至 0.08 V，第一列仍為 0.2 V、欄端仍為虛地。

$I_1 = 2(0.2) + 1(0.08) = 0.48\,\mu A$；$I_2 = 1(0.2) + 3(0.08) = 0.44\,\mu A$。支路求和依然成立，但不能再代入原始輸入電壓 0.1 V。各交點通常不必然有相同壓降；此處只是已指定節點電位的示例。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

可靠度與量測條件

- **Retention**：在指定溫度、時間、讀取條件與判定門檻下，狀態維持可區分的能力。外推到其他條件需要明確模型與證據。
- **Endurance**：在指定 SET／RESET 波形、驗證條件及失效判準下，可操作的循環數；不能只報數字而省略判準。
- **Variability**：區分同一元件跨循環（cycle-to-cycle）與不同元件之間（device-to-device）的變化，並交代樣本數和統計方式。
- **Read margin**：依電路與感測方案衡量 HRS、LRS 的可分辨性，不能只看兩個單點電阻的比值。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

可靠度比較：數字之外還有條件

假設 A、B 各測 100 個元件：A 在 85 °C 觀察 1 小時，95 個仍可區分；B 在 25 °C 觀察 1 小時，98 個仍可區分。這些是合成案例，還須記錄讀取電壓與時間、電流門檻、先前循環與是否排除失效元件；即使記錄完整，不同溫度也不能當作材料的受控比較。

比較 endurance 也須記錄 SET/RESET 的幅度、脈寬、限流、循環頻率、樣本數與失效定義。溫度加速外推需模型、資料與適用範圍；單一高溫時間點本身不足以證明室溫十年。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

應用與器件需求對照



流程為概念示意；實際操作與周邊代價依架構而異。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

儲存與選擇：記憶狀態需要可讀取

記憶陣列以設定的讀取條件區分 HRS 與 LRS；狀態保持、寫入循環、讀取誤差和周邊電路都影響系統。未選取元件可能形成旁路電流（sneak current），降低讀取餘裕並增加功耗。

Selector 是用來抑制不想要的電流路徑的元件或結構，例如 1T1R 中的電晶體。選擇器的洩漏、驅動能力、速度與所採偏壓共同決定效果，不能只憑非線性比值推得整個陣列的讀取裕度。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

狀態式邏輯：運算也可能消耗寫入壽命

Stateful logic 利用儲存在元件中的狀態參與邏輯運算，運算步驟可能包含對單元的寫入。不同電路與排程會改變每個單元承受的寫入次數；不能將演算法的運算次數直接當成所有單元的寫入次數。

若假設每秒完成 N 次運算、每次均對同一個單元寫入 k 次，持續 T 秒，該單元承受 NkT 次寫入。例如 $N = 10^3\,\mathrm{s}^{-1}$、$k = 2$、$T = 60\,\mathrm{s}$，共 1.2×10^5 次。若寫入分散在多個單元，須依實際分配計算；寫入次數與一次完整 SET／RESET 循環也不一定相同。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

類比推論與線上訓練有不同需求

離線訓練後的推論可把權重映射到導電狀態，讀取時利用陣列近似完成點積；精度仍受讀取誤差、漂移、線阻與 ADC／DAC 限制。這些代價必須和周邊電路一起評估。

線上訓練還需在器件上反覆更新權重，須評估更新非線性、增加與減少電導的不對稱、有限狀態數、變異及耐久性。某模型在特定實驗中容忍誤差，不代表所有網路與工作負載都能容忍相同誤差。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

時間隨機性與元件間差異

固定脈衝下的機率性切換，可作為真隨機數產生器（TRNG）的候選來源；評估須量測輸出偏差、時間相關性及持續寫入所需的耐久性。

物理不可複製函數（PUF）則可利用不同元件之間的個體差異產生裝置回應；重點包括不同裝置的區分度，以及同一裝置在溫度、時間和噪聲變化下的重現性。時間上的隨機切換與空間上的固定差異是不同的統計對象，不能混為一談。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

PCM：兩種脈衝，兩條熱路徑

相變記憶體（phase-change memory，PCM）利用材料在非晶態與晶態之間的轉換；許多器件中非晶區電阻較高，晶態電阻較低。以 GST（鍺銻碲合金）為例，RESET 通常先以較高短脈衝使局部材料熔融，再快速冷卻形成非晶區；SET 則以較低較長脈衝促進成核及晶體成長。局部加熱器、熱擴散與接觸會影響溫度分布。

ECM／VCM 常以離子遷移和氧化還原解釋，熱仍可能影響其輸運；PCM 以熱驅動相變為核心。兩者都可能出現電阻遲滯，不能單憑 I–V 外形判定機制。脈衝時間、溫度歷程及材料轉變速率都不可省略。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

PCM 溫度模型：先算熱，再判斷限制

以集總一階熱模型近似局部溫度，環境溫度 $T_0 = 300$ K、熱阻 $R_{th} = 10^5$ K/W、熱時間常數 $\tau = 10$ ns；假設電功率 P 在矩形脈衝期間固定，且每次初始溫度均為 T_0。由 $\tau \dot{T} = -(T - T_0) + R_{th} P$ 得

$$T(t) = T_0 + R_{th} P (1 - e^{-t/\tau}).$$

假定晶化與熔融溫度分別為 600 K、900 K，僅供算例；SET 的 4 mW、30 ns 脈衝末端 $T = 300 + 400(1 - e^{-3}) \approx 680.1$ K，超過假定晶化門檻、低於熔融門檻。是否真的晶化還取決於整段溫度歷程、成核與成長時間，不能只憑末端溫度下結論。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

PCM 脈衝結束後如何冷卻？


相同模型中，RESET 的 10 mW、10 ns 脈衝末端達 $T_p = 300 + 1000(1 - e^{-1}) \approx 932.1$ K，高於假設的熔融門檻。若脈衝停止後 $P = 0$，且 T_0, R_{th}, τ 均不變，降至 600 K 的時間滿足 $600 - 300 = (T_p - 300)e^{-t/\tau}$，得

$$t = 10\,\text{ns}\,\ln\left(\frac{932.1 - 300}{600 - 300}\right) \approx 7.45\,\text{ns}.$$

脈衝停止瞬間的降溫率為 $\dot{T}(0^+) = -(932.1 - 300)/(10\,\text{ns}) \approx -63.21$ K/ns。算出的時間與速率僅屬此熱模型；是否形成足夠非晶體積仍需材料的相變動力學。電阻、相態、溫度與熱參數在真實操作中也可能互相影響。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

PCM 的溫度歷程



虛線為假設門檻；溫度本身不保證材料相變。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從電導讀取到 OR：逐一核對真值

先考慮明確的混合訊號電路，而非假定兩顆記憶元件自行完成所有數位邏輯。輸入位元以兩個元件的電導表示：0 對應 $1\,\mu\mathrm{S}$、1 對應 $10\,\mu\mathrm{S}$；兩支路並聯，端電壓固定 $0.1\,\mathrm{V}$，讀取不改變輸入狀態。

A	B	兩支路總電流（μA）	$I > 0.6\,\mu\mathrm{A}$？
0	0	$0.1 + 0.1 = 0.2$	否，輸出 0
0	1	$0.1 + 1.0 = 1.1$	是，輸出 1
1	0	$1.0 + 0.1 = 1.1$	是，輸出 1
1	1	$1.0 + 1.0 = 2.0$	是，輸出 1

感測器輸出即 OR；名義最壞的 0 態距閾值 $0.6 - 0.2 = 0.4\,\mu\mathrm{A}$，最壞 1 態距閾值 $1.1 - 0.6 = 0.5\,\mu\mathrm{A}$。這只是理想模型的距離，實際要評估輸入電壓誤差、噪聲及狀態分布，不能把它直接當成錯誤率。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

將邏輯結果寫回：計算與壽命

若需要把 OR 結果存入第三顆元件，先將其初始化為 HRS（編碼 0），再由外圍控制器在比較器輸出為 1 時執行 SET，否則保持 HRS。此流程包含**感測、比較與條件寫入**；表格不等於宣稱兩個電阻本身是可直接寫回的原生 stateful gate。

輸出初始化也可能消耗寫入壽命，且寫入成功率和 disturb 需測試。相比僅在配置時寫入的可程式連線，每次計算都寫回的設計通常面臨不同 endurance 與延遲需求；具體開銷取決於排程及實現。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝與突觸：不同時間尺度

並聯讀取 OR 與突觸脈衝

1. 讀取、比較、再寫回

V = 0.1 V；0/1 = 1/10 μS




A	B	I (μA)	OR
0	0	0.2	0
0	1	1.1	1
1	0	1.1	1
1	1	2.0	1

假設模型；控制器寫入另外預置的輸出元件。

2. 兩次突觸脈衝

Δg = 2 μS；τ = 10 ms



理想脈衝；電導指數衰減。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

動態突觸：兩次輸入如何疊加

神經形態系統可經事件路由傳遞脈衝，再由突觸電導影響下一級；元件具有類突觸動態，不表示已實作完整神經網路。令 g 為附加於背景的突觸電導；假設脈衝之間 $\dot{g} = -g/\tau$，每個短脈衝瞬間增加 $2\,\mu\mathrm{S}$，$\tau = 10$ ms，初始 $g(0^-) = 0$，脈衝分別在 0 與 10 ms。此例忽略飽和、元件間變異與脈衝本身的有限寬度。

第一脈衝後 $g(0^+) = 2$；第二脈衝前 $g(10^-) = 2e^{-1} \approx 0.7358$。第二脈衝後 $g(10^+) = 0.7358 + 2 = 2.7358\,\mu\mathrm{S}$；再過 10 ms，$g(20) = 2.7358e^{-1} \approx 1.0064\,\mu\mathrm{S}$。

若在第二脈衝後以 0.1 V、在線性與非擾動讀取假設下量測，此**附加分量**電流為 $0.27358\,\mu\mathrm{A}$，總電流還要加上背景支路。暫態衰減不等同非揮發權重；實驗須分開驗證。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

脈衝事件怎麼到達不同核心？

一個可程式事件網路可先將神經元產生的 spike 傳給本地 router，再依路由表送往本地或其他核心；多播（multicast）可讓同一事件送達多個目標。核心內的突觸連線、跨核心路徑及權重更新是不同的設計問題，路由表的儲存與更新也有成本。

例如假設源核心至兩個目的核心分別經 2 與 3 個串接路由，每一跳固定 2 µs、無排隊和額外鏈路延遲，則兩個事件分別在 4 與 6 µs 到達。另一條路徑若對 0、10 ms 兩個 spike 都引入固定 2 ms 延遲，目的端在 2、12 ms 接收，間隔維持 10 ms。這是單純延遲加總，不是硬體實測；碰撞、緩衝、扇出與同步會改變實際結果。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

隨機位元：偏差、去偏與相關性

假設固定操作條件下輸出位元獨立且 $P(1) = 0.6$、$P(0) = 0.4$。單一位元的 min-entropy 為 $H_{\min} = -\log_2 \max(0.6, 0.4) \approx 0.737$ bit；這描述最容易猜中的結果，不代表連續位元在相關時仍各有相同條件熵。

使用 von Neumann 配對去偏：連續兩位是 01 時輸出 0、10 時輸出 1，00 與 11 捨棄。在獨立且相同機率的假設下，兩種輸出機率均為 $0.4 \times 0.6 = 0.24$，每組接受率 0.48，因此每原始位元的平均輸出率為 0.24。若相鄰位元相關或機率隨時間變動，01 與 10 未必等機率，不能保證無偏；仍需測試環境、序列相關、失效與吞吐成本。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

從切換等待時間產生位元

如果假設切換等待時間 T 服從固定 hazard rate λ 的指數分布，且每次試驗前都重設到相同初態，則在截止時間 t 前切換的機率為 $P(T \le t) = 1 - e^{-\lambda t}$。此模型的 λ、初始態與獨立性都要由實驗驗證；切換後重新初始化也可能消耗 endurance。

例如假設 $\lambda = 10^{6}\,\mathrm{s}^{-1}$、$t = 1\,\mu\mathrm{s}$，則 $\lambda t = 1$，切換機率 $1 - e^{-1} \approx 0.632$。將切換與否分別編成 1、0，得到的位元並非自然無偏；λ 隨溫度或元件狀態漂移時，還需要量測偏差與序列相關。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

原生狀態邏輯：條件式寫入 implication

與前述「感測、比較、外圍控制器寫回」的 OR 不同，實質蘊涵（material implication，IMPLY）可在指定的元件與電路操作窗下，利用條件電壓直接改寫儲存在元件 Q 的狀態。邏輯操作為 $Q \leftarrow P \Rightarrow Q = \neg P \vee Q$，$P$ 應維持不變；事先設置 P, Q 並完成操作後才能讀取結果。

以下採**假設器件模型**示範如何驗證一組操作窗：兩個兩端元件 P, Q 的上端分別接到 $V_{cond} = 0.5\,\mathrm{V}$、$V_{set} = 1\,\mathrm{V}$，兩個下端連至共同節點 x，x 再以 $G_L = 3\,\mu\mathrm{S}$ 接地。邏輯 0 代表 HRS，電導 $1\,\mu\mathrm{S}$；邏輯 1 代表 LRS，電導 $10\,\mu\mathrm{S}$。這不是原書中的實測規格。


Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

IMPLY 的四個初始狀態

IMPLY 與隨機位元 AND

1. 條件式切換

0 = 1 μS；1 = 10 μS



P Q	VQ (V)	Q 結果
0 0	0.700	1
0 1	0.250	1
1 0	0.571	0
1 1	0.348	1

VQ = 1 V − Vnode

Q 為 0 且 VQ ≥ 0.65 V 才切成 1

初態由外部設定；P 不受擾，Q 切換後假設可保持。

2. 位元串 AND

逐時刻：A ∧ B



輸入獨立：

0.6 × 0.5 = 0.30

若 A = B = X：

P(X=1)=0.5 → 0.5

不是 0.5 × 0.5 = 0.25

IMPLY：由節點電壓檢查寫入窗

忽略導線電阻及動態寄生，脈衝施加的瞬間以 G_P, G_Q 表示初始狀態電導。依節點電流守恆，

$$V_x = \frac{G_P V_{cond} + G_Q V_{set}}{G_P + G_Q + G_L}, \qquad V_Q = V_{set} - V_x, \quad V_P = V_{cond} - V_x.$$

假設 $Q = 0$ 且正向 $V_Q \geq 0.65\,\text{V}$ 時，在指定脈衝內切到 $Q = 1$；其他狀況 Q 保持，且 $|V_P| < 0.3\,\text{V}$ 時 P 不受擾。還需假設切換能在脈衝內完成並鎖存，而非由靜態閾值自動保證。設計時須檢查所有輸入組合，不可只檢查成功切換那一格。

IMPLY 逐格追蹤與模型限制

初始 P	初始 Q	V_x（V）	初始 V_Q（V）	操作後 Q
0	0	$1.5/5 = 0.3000$	0.7000	1
0	1	$10.5/14 = 0.7500$	0.2500	1
1	0	$6/14 \approx 0.4286$	0.5714	0
1	1	$15/23 \approx 0.6522$	0.3478	1

依序得到 1、1、0、1，正是 $\neg P \vee Q$。四格的 $|V_P|$ 分別為 0.2000、0.2500、0.0714、0.1522 V，均低於假設的 0.3 V 擾動界線。第一格中 Q 一旦變為 LRS，節點電壓也隨之改變；維持新狀態依賴所述鎖存假設，不能將初始電壓視為整個脈衝不變。實際操作窗須包含閾值分布、脈衝寬度、非線性與讀擾。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

隨機位元串：AND 何時近似乘法？

以 n 個時間步表示數值：$A_t, B_t \in \{0,1\}$，輸出 $Y_t = A_t \wedge B_t$。若每個時間步中 A_t 與 B_t 獨立，且 $P(A_t = 1) = p$、$P(B_t = 1) = q$，則

$$E[Y_t] = P(A_t = 1, B_t = 1) = pq.$$

例如 $p = 0.6$、$q = 0.5$，輸出 1 的機率為 0.3。若時間步亦彼此獨立且分布固定，$n = 100$ 時輸出 1 的數量 S 服從二項分布，$E[S] = 30$、$\mathrm{sd}(S) = \sqrt{100(0.3)(0.7)} = \sqrt{21} \approx 4.58$。有限序列的實際結果仍會波動；除以 100 後的標準差約 0.0458。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

相關性如何破壞隨機乘法

若兩條位元串直接使用同一序列，令每個時間步 $A_t = B_t$ 且 $P(A_t = 1) = 0.5$，則 $Y_t = A_t$，因此 $E[Y_t] = 0.5$；但 $p = q = 0.5$，$pq = 0.25$。單看兩串各自的 1 的比例，無法判斷它們之間是否足夠獨立。

一般情況下 $E[Y_t] = pq + \mathrm{Cov}(A_t, B_t)$；若不同時間步也相關，計數變異還包含跨時間的協方差項，不能直接套用二項分布。元件的隨機切換提供候選來源，但產生、重置、去偏、相關性與電路能耗均須依實際測試評估。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study

參考資料與署名

Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

Lin Cing 原創教學整理，原創內容以 CC BY 4.0 授權。

https://github.com/xinhi6716/resistive-memory-self-study

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study