陣列與選擇元件：獨立練習

> 參考用書: Jennifer Rupp, Daniele Ielmini, Ilia Valov (eds.), Resistive Switching: Oxide Materials, Mechanisms, Devices and Operations, Springer, 2022. DOI: 10.1007/978-3-030-42424-4.

E01　半選電位

2×2 陣列採固定 V/2 偏壓：選中字線 R1 為 1.2 V、選中位線 C1 為 0 V，其餘字線與位線各 0.6 V。求四個交點的字線減位線電壓，指出半選交點。0.6 V 是否必然安全？

E02　浮接旁路

2×2 陣列中選中字線 R1 為 1 V、選中位線 C1 為 0 V，其餘兩條線浮接。假設所有元件線性、無線阻；選中電導 0.1 μS，其餘皆 1 μS。求直接支路、三個未選元件的旁路及感測總電流，並算出兩個浮接節點電位。

E03　非線性比值

同一 selector 狀態、極性及測試時序下，定義 $NL = I(1.2V)/I(0.6V)$。假設 $NL = 10^3$、$I(1.2V) = 10\,\mu A$，求 $I(0.6V)$。為何此結果無法單獨決定陣列 read margin？

E04　串聯等效電路

在固定狀態的線性近似下，一個 selector 的電阻為 2 kΩ，記憶元件為 4 kΩ，外加 1.2 V。求電流及各元件電壓。若 selector 為非線性，這個分壓法還能直接套用嗎？

E05　選擇結構與極性

比較 1R、1T1R、1S1R 與 1D1R 的選取方法。對需要相反偏壓完成 SET／RESET 的單元，討論二極體方向及雙向操作窗口為何必須核實。

E06　3D 密度與製造

某理想平面單元 footprint 為 $4F^2$，設 $F = 20$ nm。若每個 cell 儲存 1 bit，三層的單元數相同、完美堆疊且 footprint 不變，求理想每 bit 投影面積；列出至少三項使實際晶片密度偏離該估算的因素。

陣列與選擇元件：獨立練習 （續）

E07　自選擇與陣列背景電流

某元件在指定 LRS、相同極性與讀取時序下，全偏壓 1.2 V 的電流為 10 μA、半偏壓 0.6 V 的電流為 10 nA。選中目標若為 HRS，在 1.2 V 時電流為 0.2 μA。假設感測端電位理想固定，另有 99 條半選漏電支路，且這些支路各固定流入 10 nA，不隨目標在 HRS／LRS 間切換而變化。求 LRS 單元的 NL、漏電總和、兩種目標狀態的感測總電流。為何實際陣列不能單憑 NL 或本題的漏電模型推算？

E08　局部接點成功率與整列良率

假設每列有 100 個接點，每個接點成功的機率皆為 0.99。求每列成功接點數的期望值；若再假設接點成功事件彼此獨立，且不使用冗餘或修復，求整列 100 個接點全部成功的機率。指出上述哪一個結果需要獨立假設，以及真實缺陷叢聚可能帶來的限制。

E09　圖樣形成不等於可尋址

分別以 AAO、nanosphere lithography、BCP／DSA 為例，列出圖樣形成、圖樣轉移與電極／線路對準的流程。若顯微圖顯示週期點陣列，但尚未接上可選擇的字線與位線，可以聲稱每一點都可被陣列電路獨立尋址嗎？提出至少兩項應檢查的製程或電性條件。

Lin Cing
https://github.com/xinhi6716/resistive-memory-self-study