两通道混合信号处理 SIP 电路

M2202 数据手册

Rev: 1.0.0

1 概述

M2202 两通道混合信号处理 SIP 电路采用封装集成技术实现大规模 FPGA、16Mb 配置 Flash、高速 ADC、高速 DAC、运放和 RS442 接口等功能的融合，为模拟信号采集、数字信号处理、逻辑控制等应用提供微型化的高性能混合信号处理通用硬件平台，可充分满足电子系统小型化、高精度、高可靠、智能化的需求。

M2202 支持如下关键特性：

可编程逻辑单元

- 20K 逻辑单元（LUT4）
- 16K 寄存器资源（FF）
- 高性能 DSP 模块
- 灵活的 PLL 资源
- 支持多种编程配置模式

Flash 配置存储器单元

- 数据存储容量 16M-bit
- 133MHz 标准 SPI 时钟
- 超过 100,000 次编程/擦除周期
- 数据保存至少 20 年

信号采集 ADC 单元

- 最高转换精度 14bit
- 模拟输入范围：1Vp-p~2Vp-p
- 支持偏移二进制或二进制补码
- 信噪比：72.2 dBc @Fin=2.4M
- 有效位数：11.7 bit
- 微分非线性误差：±0.5LSB
- 积分非线性误差：±1.5LSB
- 内置基准电压源和采样保持电路
- 最高转换频率 40MSPS

主 DAC 单元

- 最高转换精度 16bit
- 最高更新频率 50MSPS
- 最大差分电流输出：1mA~10mA
- 优秀的无杂散动态范围（SFDR）性能：81.5dB @Fout=1M
- 微分非线性误差：±2.3LSB
- 积分非线性误差：±2.2LSB

运放器单元

- 易于使用，单端至差分转换
- 可调输出共模电压
- 外部可调增益
- 供电电压 VP/VN：5V/0V 或 5V/-5V

RS422 接口单元

- 低功耗：接收模式 300uA(5V)
- 总线最大连接个数：128
- 数据速率：5Mbps
- 完全兼容于其他 422 芯片

兼容性

- 信号采集 ADC 兼容 ADI 公司 AD9245
- 主 DAC 兼容 ADI 公司 LTC1668
- FPAG 采用高云半导体 GW2A-LV18UG324
- 运放芯片兼容 ADI 公司 AD8138
- RS422 接口芯片兼容 ADI 公司 MAX3490

目录

1 概述 1
2 引脚配置和功能描述 3
3 工作条件 9
3.1 绝对最大额定值 9
3.2 推荐工作条件 10
3.3 热特性参数 11
4 产品功能 12
4.1 产品工作原理 12
4.2 单元模块结构与工作原理 12
4.2.1 FPGA 单元 12
4.2.2 配置和存储 Flash 单元 32
4.2.3 信号采集 ADC-A 单元 33
4.2.4 主 DAC-D 单元 39
4.2.5 运放单元 43
4.2.6 RS442 接口单元 43
5 产品电特性 44
5.1 可编程逻辑单元 44
5.2 配置和存储 Flash 单元 45
5.3 信号采集 ADC_A 单元 45
5.4 运放单元 46
5.5 主 DAC_D 单元 46
5.6 RS422 接口单元 48
6 应用注意事项 49
6.1 产品应用说明 49
6.2 对电源的要求和推荐使用电路 49
6.3 产品防护 49
6.3.1 电装及防护措施 49
6.3.2 包装 50
6.3.3 运输和存储 50
7 封装信息 51
8 订购信息 53

修订记录

修订日期	版本	修订内容
2026 年 3 月	V1.0.0	发布第一个版本。

2 引脚配置和功能描述




图 2-1 引脚排列示意图

表 2-1 引出端排列

引脚名称	引脚编号	管脚类别	功能描述	对应 GW2A-LV18UG324 引脚
D2_LADCOM	A1	IO	DAC2 内部架构的共地点	/
NC	A2	NC	保留端	/
IOT30A/GCLKT_1	A3	IO	通用管脚/全局输入时钟（True)	L15
IOT34A	A4	IO	通用管脚/LVDS	L17
IOT34B	A5	IO	通用管脚/LVDS	L18
IOT52A	A6	IO	通用管脚/LVDS	L14
IOT52B	A7	IO	通用管脚/LVDS	M13
READY	A8	IO	高电平表示当前可对器件进行编程配置；低电平表示无法对器件进行编程配置	U3
RS422_VCC	A9	P_D	RS422 通信电源供电	/
RS422_RX+	A10	IO	RS422 总线接收端口 A	/
RS422_RX-	A11	IO	RS422 总线接收端口 B	/
AGND	A12	G_A	模拟地	/
A2_VREF	A13	IO	ADC2 参考源输入/输出端，可输出 1V 基准电压	/
AGND	B1	G_A	模拟地	/
D_VDD	B2	P_A	DAC1 和 DAC2 和运放模拟电源正端	/
IOT30B/GCLKC_1	B3	IO	通用管脚/全局输入时钟（Comp)	L16
IOT38B	B4	IO	通用管脚/LVDS	N18
IOT42B	B5	IO	通用管脚/LVDS	U18
IOT48B	B6	IO	通用管脚/LVDS	N14
IOT54B	B7	IO	通用管脚/LVDS	P16

引脚名称	引脚编号	管脚类别	功能描述	对应 GW2A-LV18UG324 引脚
IOT44A	B8	IO	通用管脚/LVDS	T17
IOT44B	B9	IO	通用管脚/LVDS	T18
RS422_TX+	B10	IO	RS422 总线发送端口 Y	/
NC	B11	NC	保留端	/
AGND	B12	G_A	模拟地	/
A2_VINN	B13	I	ADC2 差分模拟输入负端	/
D2_IREFIN	C1	O	DAC2 参考源输入	/
D_VDD	C2	P_A	DAC1 和 DAC2 和运放模拟电源正端	/
D2_CLK	C3	I	DAC2 时钟输入端	K15
IOT38A	C4	IO	通用管脚/LVDS	N17
IOT42A	C5	IO	通用管脚/LVDS	U17
IOT48A	C6	IO	通用管脚/LVDS	M14
IOT54A	C7	IO	通用管脚/LVDS	P15
IOT36A	C8	IO	通用管脚/LVDS	M16
IOT36B	C9	IO	通用管脚/LVDS	M18
RS422_TX-	C10	IO	RS422 总线发送端口 Z	/
NC	C11	NC	保留端	/
AGND	C12	G_A	模拟地	/
A2_VINP	C13	I	ADC2 差分模拟输入正端	/
Amp2_Vocm	D1	I	运放 2 输出共模电压调节端，用于设定输出共模值	/
D2_REFOUT	D2	O	DAC2 参考源输出端	/
D2_COMP2	D3	I	DAC2 工作模式选择	/
VCCIO0	D4	P_D	FPGA I/O BANK0 的 I/O 电压供电管脚	/
VCCIO0	D5	P_D	FPGA I/O BANK0 的 I/O 电压供电管脚	/
VCCIO0	D6	P_D	FPGA I/O BANK0 的 I/O 电压供电管脚	/
DGND	D7	G_D	数字地	/
VCCIO1	D8	P_D	FPGA I/O BANK1 的 I/O 电压供电管脚	/
VCCIO1	D9	P_D	FPGA I/O BANK1 的 I/O 电压供电管脚	/
DGND	D10	G_D	数字地	/
A_DVDD	D11	P_D	ADC1 和 ADC2 数字电源	/
A_AVDD	D12	P_A	ADC1 和 ADC2 模拟电源	/
A2_REFT	D13	O	ADC2 差分参考源的正端	/
D2_VOUTP	E1	O	运放 2 输出正端	/
D2_IOUTB	E2	O	DAC2 差分电流输出负端	/
DGND	E3	G_D	数字地	/
DGND	E4	G_D	数字地	/
DGND	E5	G_D	数字地	/
DGND	E6	G_D	数字地	/
DGND	E7	G_D	数字地	/
DGND	E8	G_D	数字地	/
DGND	E9	G_D	数字地	/
VCCIO2	E10	P_D	FPGA I/O BANK2 的 I/O 电压供电管脚	/
DGND	E11	G_D	数字地	/
A_AVDD	E12	P_A	ADC1 和 ADC2 模拟电源	/
A2_REFB	E13	O	ADC2 差分参考源的负端	/
D2_VOUTN	F1	O	运放 2 输出负端	/
D2_IOUTA	F2	O	DAC2 差分电流输出正端	/

引脚名称	引脚编号	管脚类别	功能描述	对应 GW2A-LV18UG324 引脚
VCCIO7	F3	P_D	FPGA I/O BANK7 的 I/O 电压供电管脚	/
VCC	F4	P_D	FPGA 核电压供电	/
VCC	F5	P_D	FPGA 核电压供电	/
VCC	F6	P_D	FPGA 核电压供电	/
VCC	F7	P_D	FPGA 核电压供电	/
VCC	F8	P_D	FPGA 核电压供电	/
VCC	F9	P_D	FPGA 核电压供电	/
VCCIO2	F10	P_D	FPGA I/O BANK2 的 I/O 电压供电管脚	/
A2_CLK	F11	I	ADC2 时钟输入端	U10
AGND	F12	G_A	模拟地	/
AGND	F13	G_A	模拟地	/
D_VSS	G1	P_A	DAC1 和 DAC2 和运放模拟电源负端	/
D_VSS	G2	P_A	DAC1 和 DAC2 和运放模拟电源负端	/
DGND	G3	G_D	数字地	/
VCCPLL	G4	P_D	FPGA PLL 电压供电	/
VCCPLL	G5	P_D	FPGA PLL 电压供电	/
DGND	G6	G_D	数字地	/
DGND	G7	G_D	数字地	/
DGND	G8	G_D	数字地	/
DGND	G9	G_D	数字地	/
VCCIO2	G10	P_D	FPGA I/O BANK2 的 I/O 电压供电管脚	/
DGND	G11	G_D	数字地	/
MODE	G12	IO	ADC1 和 ADC2 数据模式选择端	/
SENSE	G13	IO	ADC1 和 ADC2 参考源模式选择端	/
D1_VOUTP	H1	O	运放 1 输出正端	/
D1_IOUTB	H2	O	DAC1 差分电流输出负端	/
DGND	H3	G_D	数字地	/
DGND	H4	G_D	数字地	/
DGND	H5	G_D	数字地	/
VCCX	H6	P_D	FPGA 辅助电压供电	/
VCCX	H7	P_D	FPGA 辅助电压供电	/
VCCX	H8	P_D	FPGA 辅助电压供电	/
VCCIO3	H9	P_D	FPGA I/O BANK3 的 I/O 电压供电管脚	/
DGND	H10	G_D	数字地	/
A1_CLK	H11	I	ADC1 时钟输入端	R8
AGND	H12	G_A	模拟地	/
AGND	H13	G_A	模拟地	/
D1_VOUTN	J1	O	运放 1 输出负端	/
D1_IOUTA	J2	O	DAC1 差分电流输出正端	/
VCCIO6	J3	P_D	FPGA I/O BANK6 的 I/O 电压供电管脚	/
VCCX	J4	P_D	FPGA 辅助电压供电	/
VCCX	J5	P_D	FPGA 辅助电压供电	/
VCCX	J6	P_D	FPGA 辅助电压供电	/
VCCX	J7	P_D	FPGA 辅助电压供电	/
VCCX	J8	P_D	FPGA 辅助电压供电	/
VCCIO3	J9	P_D	FPGA I/O BANK3 的 I/O 电压供电管脚	/
VCCIO3	J10	P_D	FPGA I/O BANK3 的 I/O 电压供电管脚	/
DGND	J11	G_D	数字地	/
A_AVDD	J12	P_A	ADC1 和 ADC2 模拟电源	/
A1_VINP	J13	I	ADC1 差分模拟输入正端	/
D_VSS	K1	P_A	DAC1 和 DAC2/运放模拟电源负端	/

引脚名称	引脚编号	管脚类别	功能描述	对应 GW2A-LV18UG324 引脚
D_VSS	K2	P_A	DAC1 和 DAC2 和运放模拟电源负端	/
DGND	K3	G_D	数字地	/
DGND	K4	G_D	数字地	/
DGND	K5	G_D	数字地	/
DGND	K6	G_D	数字地	/
DGND	K7	G_D	数字地	/
DGND	K8	G_D	数字地	/
DGND	K9	G_D	数字地	/
DGND	K10	G_D	数字地	/
A_DVDD	K11	P_D	ADC1 和 ADC2 数字电源	/
A_AVDD	K12	P_A	ADC1 和 ADC2 模拟电源	/
A1_VINN	K13	I	ADC1 差分模拟输入负端	/
D_VDD	L1	P_A	DAC1 和 DAC2 和运放模拟电源正端	/
Amp1_Vocm	L2	I	运放 1 输出共模电压调节端，用于设定输出共模值	/
D1_COMP2	L3	IO	DAC1 工作模式选择	/
DGND	L4	G_D	数字地	/
VCCIO5	L5	P_D	FPGA I/O BANK5 的 I/O 电压供电管脚	/
VCCIO5	L6	P_D	FPGA I/O BANK5 的 I/O 电压供电管脚	/
VCCIO5	L7	P_D	FPGA I/O BANK5 的 I/O 电压供电管脚	/
DGND	L8	G_D	数字地	/
VCCIO4	L9	P_D	FPGA I/O BANK4 的 I/O 电压供电管脚	/
VCCIO4	L10	P_D	FPGA I/O BANK4 的 I/O 电压供电管脚	/
NC	L11	NC	保留端	/
AGND	L12	G_A	模拟地	/
A1_REFT	L13	O	ADC1 差分参考源的正端	/
D_VDD	M1	P_A	DAC1 和 DAC2 和运放模拟电源正端	/
D1_IREFIN	M2	I	DAC1 参考源输入	/
NC	M3	NC	保留端	/
D1_CLK	M4	I	DAC1 时钟输入端	L5
JTAG_TDO	M5	O	JTAG 模式串行数据输出	D16
JTAG_TMS	M6	I/内部弱上拉	JTAG 模式串行模式输入	B18
JTAG_TDI	M7	I/内部弱上拉	JTAG 模式串行数据输入	D15
MODE2	M8	I	FPGA 配置模式选择信号端口	N12
MODE0	M9	I	FPGA 配置模式选择信号端口	T15
MODE1	M10	I	FPGA 配置模式选择信号端口	T15
NC	M11	NC	保留端	/
AGND	M12	G_A	模拟地	/
A1_REFB	M13	O	ADC1 差分参考源的负端	/
AGND	N1	G_A	模拟地	/
D1_LADCOM	N2	IO	DAC1 内部架构的共地点	/
D1_REFOUT	N3	O	DAC1 参考源输出端	/
RECONFIG_N	N4	I/内部弱上拉	全局复位 GowinCONFIG 逻辑信号，低电平有效	V2
JTAG_TCK	N5	I	JTAG 模式串行时钟输入	A17
IOB30A/GCLKT_4	N6	IO	通用管脚/全局输入时钟	L2
DONE	N7	IO	FPGA 配置标志信号。高电平：成功完成编程配置；低电平：	V17

引脚名称	引脚编号	管脚类别	功能描述	对应 GW2A-LV18UG324 引脚
			未完成变成配置或编程配置失败	
DGND	N8	G_D	数字地	/
VCC_Flash1	N9	P_D	Flash1 供电电源	/
DGND	N10	G_D	数字地	/
VCC_Flash2	N11	P_D	Flash2 供电电源	/
AGND	N12	G_D	模拟地	/
A1_VREF	N13	IO	ADC1 参考源输入/输出端，可输出 1V 基准电压	/

SIP 芯片内部模拟单元与 FPGA 引脚关系如表 2-2 所示。

表 2-2 DAC 数据总线与 FPGA 的引脚关系

DAC 数据总线	对应 GW2A-LV18UG324 引脚	DAC 数据总线	对应 GW2A-LV18UG324 引脚
D1_DB0	H5	D2_DB0	C18
D1_DB1	H6	D2_DB1	F14
D1_DB2	E1	D2_DB2	G14
D1_DB3	E3	D2_DB3	D17
D1_DB4	F3	D2_DB4	D18
D1_DB5	F4	D2_DB5	H12
D1_DB6	D1	D2_DB6	G13
D1_DB7	D2	D2_DB7	E16
D1_DB8	G6	D2_DB8	G16
D1_DB9	H7	D2_DB9	H14
D1_DB10	D3	D2_DB10	H13
D1_DB11	E4	D2_DB11	F18
D1_DB12	F5	D2_DB12	F17
D1_DB13	F6	D2_DB13	K13
D1_DB14	C1	D2_DB14	K12
D1_DB15	C2	D2_DB15	E18
D1_CLK	L5	D2_CLK	K15

表 2-3 ADC 数据总线与 FPGA 的引脚关系

ADC 数据总线	对应 GW2A-LV18UG324 引脚	ADC 数据总线	对应 GW2A-LV18UG324 引脚
A1_D0	T6	A2_D0	V15
A1_D1	R7	A2_D1	T14
A1_D2	T7	A2_D2	U13
A1_D3	U5	A2_D3	V14
A1_D4	V5	A2_D4	V13
A1_D5	R3	A2_D5	U11
A1_D6	T3	A2_D6	V11
A1_D7	N6	A2_D7	R11
A1_D8	P7	A2_D8	T11
A1_D9	R5	A2_D9	T12
A1_D10	N5	A2_D10	V12
A1_D11	T5	A2_D11	N10

ADC 数据总线	对应 GW2A-LV18UG324 引脚	ADC 数据总线	对应 GW2A-LV18UG324 引脚
A1_D12	P6	A2_D12	P11
A1_D13	T4	A2_D13	M10
A1_OTR	V4	A2_OTR	N9
A1_CLK	R8	A2_CLK	U10

SIP 芯片内部集成两个 Flash 芯片，一个用于配置烧录 FPGA 芯片的逻辑程序，另一个用于存储数据。存储数据用 Flash 的引脚对应关系如表 2-4 所示。

表 2-4 存储 Flash 与 FPGA 引脚对应关系

FLASH2 通信	对应 GW2A-LV18UG324 引脚
FLASH2_SPI_SCLK	K4
FLASH2_SPI_CS_N	H1
FLASH2_SPI_MISO	K3
FLASH2_SPI_MOSI	J1
FLASH2_SPI_WE#	M3
FLASH2_SPI_HOLD	M1

表 2-5 RS422 通信串口与 FPGA 引脚对应关系

RS422 通信	对应 GW2A-LV18UG324 引脚
RS422_DI（FPGA-output）	B16
RS422_RO（FPGA-input）	A16

3 工作条件

3.1 绝对最大额定值

表 3-1 FPGA 绝对最大额定值

参数	参数符号	最小值	最大值	单位
FPGA 内核电源电压	V_{CC}	-0.5	1.1	V
FPGA 锁相环电压	V_{CCPLL}	-0.5	1.1	V
FPGA 辅助电源电压	V_{CCX}	-0.5	3.75	V
FPGA IO BANK 供电电压	V_{CCIO}	-0.5	3.75	V
FPGA I/O 电压 [1]	-	-0.5	3.75	V

注：[1] 允许-2V 至（V_{IHMAX}+2）V 的过冲和下冲，持续时间＜20ns。

表 3-2 Flash 绝对最大额定值

参数	参数符号	最小值	最大值	单位
Flash 供电电源电压	VCC_Flash	-0.6	4.2	V
Flash 施加输入/输出电压	VIO_F	-0.6	VCC_FLASH+0.4	V
Flash 瞬态施加输入/输出电压	VO_F	-2.0	VCC_FLASH+2.0	V
数据存储时间	-		20	年
最大擦除编程/擦除次数	-		100000	次

表 3-3 ADC_A 绝对最大额定值

参数	参数符号	最小值	最大值	单位
ADC_A 模拟供电电压	A_AVDD	-0.3	3.9	V
ADC_A 数字供电电压	A_DVDD	-0.3	3.9	V
ADC_A 参考电压	A_VREF, A_VREFT, A_VREFB	-0.3	A_AVDD+0.3	V
ADC_A 模拟输入信号	A_VINP, A_VINN, SENSE, MODE, A_CLK	-0.3	A_AVDD+0.3	V
ADC_A 数字输出信号	A_D0~A_D13, A_OTR	-0.3	A_DVDD+0.3	V

表 3-4 运放单元绝对最大额定值

参数	参数符号	最小值	最大值	单位
运放单元正供电电压	VDD		5.5	V
运放单元负供电电压	VSS		-5.5	V

表 3-5 主 DAC_D 绝对最大额定值

参数	参数符号	最小值	最大值	单位
主 DAC_D 正电源	D_VDD		5.5	V
主 DAC_D 负电源	D_VSS		-5.5	V

参数	参数符号	最小值	最大值	单位
主 DAC_D 数字输入信号	D_D0~D_D15, D_CLK	-0.3	D_VDD +2.0	V
主 DAC_D 输出模拟信号	D_IOUTA, D_IOUTB	D_VSS-0.3	D_VDD +0.3	V

表 3-6 RS422 接口单元绝对最大额定值

参数	参数符号	最小值	最大值	单位
供电电压	RS422_VCC	-0.5	6	V
发送输入电压	$V_{DI, IN}$	-0.5	6	V
发送输出电压	V_Y, V_Z	-0.5	6	V
接收输入电压	V_A, V_B	-7	10	V
接收输出电压	V_{RO}	-0.5	6	V

3.2 推荐工作条件

推荐工作条件如表 3-7。

表 3-7 SIP 芯片推荐工作条件

参数名称	参数符号	最小值	典型值	最大值	单位
FPGA 内核电源电压	VCC	0.95	1.0	1.05	V
FPGA 锁相环供电电压	VCCPLL	0.95	1.0	1.05	V
FPGA 辅助电源电压 [1]	VCCX	2.7	3.3	3.6	V
FPGA IO 供电电源电压	VCCIO0-VCCIO7	1.14	1.2/1.5/1.8/2.5/3.3	3.6	V
FPGA IO 最小输入高电平电压 — LVCMOS33	VIH_FPGA	2.0		3.6	V
FPGA IO 最大输入低电平电压 — LVCMOS33	VIL_FPGA	-0.3		0.8	V
FPGA IO 最小输出高电平电压 — LVCMOS33	VOH_FPGA	V_{CCIO}-0.4			V
FPGA IO 最大输出低电平电压 — LVCMOS33	VOL_FPGA			0.4	V
Flash 供电电源电压	VCC_Flash	2.7	3.3	3.6	V
Flash 输入高电平电压	VIH_Flash	0.7VCC_Flash			V
Flash 输入低电平电压	VIL_Flash			0.3VCC_Flash	V
信号采集 ADC-A 模拟电源电压	A_AVDD	3.15	3.3	3.6	V
信号采集 ADC-A 数字电源电压	A_DVDD	3.15	3.3	3.6	V
信号采集 ADC-A 模拟输入电压	VADCIN			2	V p-p
信号采集 ADC-A 工作频率	A_CLK			40	MSPS
主 DAC-D 模拟电源正电压	D_VDD	4.75	5	5.25	V
主 DAC-D 模拟电源负电压	D_VSS	-4.75	-5	-5.25	V
主 DAC-D 满量程输出电流	IOUTFS	1		10	mA
主 DAC-A 工作频率	D_CLK			50	MSPS

RS422 电源电压	RS422_VCC	2.5		5.5	V
运放模拟正电压	VDD	3	5	5.5	V
运放模拟负电压	VSS	-3	-5	-5.5	V

[1] 注：针对 FPGA 电源，使用 True LVDS 的 Bank VCCIO 建议设置为 2.5V，VCCX 不能小于最大的 VCCIO。

3.3 热特性参数

SIP 芯片热特性参数如表 3-8。

表 3-8 SIP 芯片热特性参数

参数名称	参数符号	参数值
热阻，结到空气	θ_{JA}	25.2°C/W
结温	T_J	125°C
贮存温度	T_{STG}	-65°C~+125°C
工作环境温度	T_A	-40°C~+85°C

4 产品功能

4.1 产品工作原理

M2202 两通道混合信号处理 SIP 电路，可实现接收模拟信号，在电路内部完成模/数转换，又可实现接收数字信号，在电路内部完成数/模转换，实现对光纤陀螺闭环控制；同时，SIP 使用通用 I/O 或 RS422 接口可与外围模块或接口实现数据交互，可提供丰富的用户可编程资源。

整个 SIP 电路主要包含如下功能单元：FPGA、配置单元 Flash、存储单元 Flash2、两路信号采集 ADC-A、两路主 DAC-D、两路运放，系统结构图如图 4-1 所示。

SIP 内嵌的 FPGA 含有 20736 个 4 输入 LUT，支持移位寄存器和分布式存储器；信号采集 ADC-A 转换精度最高为 14bit，最高转换频率可达 40MSPS；主 DAC-D 转换精度最高为 16bit，最高更新频率可达 50MSPS；差分运放易于使用，支持单端至差分转换；RS422 接口单元在接收模式下典型功耗 300uA，完全兼容其他 422 芯片；产品封装形式为 BGA169。




图 4-1 SIP 系统结构图

4.2 单元模块结构与工作原理

4.2.1 FPGA 单元

SIP 芯片内部集成国产高云半导体晨曦家族 2 系列 GW2A FPGA，内部资源丰富，具有高性能的 DSP 资源，高速 LVDS 接口以及丰富的 BSRAM 存储器资源，具有低功耗，大容量，高

性能，高性价比的特点，采用 55nm SRAM 工艺，支持多种 I/O 电平标准，支持 MIPI D-PHY RX/TX 等接口传输，支持多种模式的静态随机存储器，集成了丰富的逻辑资源和灵活的 PLL 资源，可通过 JTAG 和串行模式现场配置，灵活实现各种用户设计功能，适用于数据采集、数据处理、逻辑控制等多种应用环境。可在高云半导体公司的 Gowin 开发环境中完成涵盖设计输入、仿真、综合、布局、布线、生成数据流文件及下载烧录等功能的全流程设计开发。

低功耗

- 55nm SRAM 工艺
- 核电压：1.0V
- 支持时钟动态打开/关闭

支持多种 I/O 电平标准

- LVCMOS33/25/18/15/12; LVTTL33\SSTL33/25/18 I II \SSTL15; HSTL18 I , II , HSTL15 I ;PCI, LVDS25, RSDS, LVDS25E, BLVDSE, MLVDSE, LVPECLE, RSDSE;
- 提供输入信号迟滞选项
- 提供输出信号驱动电流选项
- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项
- 支持热插拔

GPIO 支持 MIPI D-PHY RX/TX

- 支持 MIPI CSI-2 和 MIPI DSI，RX 和 TX 器件接口，传输速率单通道可达 1.2Gbps
- 可选 2 种 I/O 类型：TLVDS, ELVDS

高性能 DSP 模块

- 高性能数字信号处理能力
- 支持 9×9，18×18，36×36bit 乘法运算和 54bit 累加器
- 支持多个乘法器级联
- 支持寄存器流水线和旁路功能
- 预加运算实现滤波器功能
- 支持桶形移位寄存器

丰富的基本逻辑单元

- 4 输入 LUT（LUT4）
- 支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

- 支持双端口、单端口以及伪双端口模式

灵活的 PLL 资源

- 实现时钟的倍频、分频和相移
- 全局时钟网络资源

编程配置模式

- 支持 JTAG 配置模式
- 支持 4 种 GowinCONFIG 配置模式：SSPI, MSPI, CPU, SERIAL
- 支持 JTAG、SSPI 模式直接编程 SPI Flash，其他模式可以通过 IP 的方式编程 SPI Flash
- 支持数据流文件加密和安全位设置

FPGA 内部逻辑资源情况如表 4-1 所示。

表 4-1 FPGA 内部资源

器件	资源
逻辑单元（LUT4）	20736
寄存器（FF）	15552
分布式静态随机存储器 SSRAM (bits)	40K
块状静态随机存储器 BSRAM (bits)	828K
块状静态随机存储器数目 BSRAM (bits)	46
乘法器（18×18 Multiplier）	48
最多锁相环（PLLs）	4
I/O Bank 总数	8
最大 GPIO 数（不受封装限制前提下可以提供的最大 GPIO 数量）	384

4.2.1.1 内部资源

GW2A 系列 FPGA 产品结构示意图如图 4-2 所示。器件内部是由一个逻辑单元阵列，外围是输入输出模块（IOB），器件内嵌入静态随机存储器（BSRAM）模块、数字信号处理模块 DSP、PLL 资源和片内晶振。

GW2A 系列 FPGA 产品基本的组成部分为可编程功能单元（CFU：Function Logic Unit）和可配置逻辑单元（CLU：Configurable Logic Unit）。在器件内部按照行、列式矩阵排列，不同容量的器件行数和列数不同。

GW2A 系列 FPGA 产品的 I/O 资源分布在器件外围。以 Bank 为单位划分，共分为 8 个 Bank，标注为 Bank0~Bank7。I/O 资源支持多种电平标准，支持普通工作模式、SDR 工作模式、通用 DDR 模式和 DDR_MEM 模式。

GW2A 系列 FPGA 产品的块状静态随机存储器（BSRAM）在器件内部按照行排列。一个 BSRAM 的容量大小为 18Kbits，支持多种配置模式和操作模式。

GW2A 系列 FPGA 产品内嵌了数字信号处理模块 DSP。DSP 在器件内部按照行排列，每个 DSP 资源占用 9 个 CFU 的未知。每个 DSP 包含两个宏单元，每个宏单元包含两个预加器（pre-adders），两个 18 位的乘法器（multipliers）和一个三输入的算术/逻辑运算单元（ALU54）。

GW2A 系列 FPGA 产品内嵌了锁相环 PLL 资源，PLL 模块能够提供可以综合的时钟频率，通过配置不同的参数可以进行时钟的频率调整（倍频和分频）、相位调整、占空比调整等功能。同时产品内嵌可编程片内晶振。

GW2A 系列 FPGA 产品内置丰富的可编程布线单元（CRU：Configurable Routing Unit），为 FPGA 内部的所有资源提供连接关系。可配置功能单元（CFU）和 IOB 内部都分布着布线资源，连通了 CFU 内部资源和 IOB 内部的逻辑资源。布线资源可通过高云半导体 FPGA 软件自动生成。此外，GW2A 系列 FPGA 产品还提供了丰富的专用时钟网络资源，长线资源，全局置复位，以及编程选项等。




图 4-2 Gowin FPGA 结构概念示意图

4.2.1.1.1 可配置功能单元

可配置功能单元（CFU）和可配置逻辑单元（CLU）是构成高云半导体 FPGA 产品内核的两种基本单元，每个基本单元可由四个可配置逻辑块（CLS）以及相应的可配置布线单元（CRU）组成，其中三个可配置逻辑块各包含两个四输入查找表（LUT）和两个寄存器（REG），另外一个可配置逻辑块只包含两个四输出查找表，如图 4-3 所示。

CLU 中的可配置逻辑块不能配置为静态随机存储器，可配置为基本查找表、算术逻辑单元和只读存储器。CFU 中的可配置逻辑块可根据应用场景配置成基本查找表、算术逻辑单元、静态随机存储器和只读存储器四种工作模式。

关于可配置功能单元（CFU）的更多详细信息，请参考《UG288-Gowin 可配置功能单元（CFU）用户指南》。




图 4-3 可配置功能单元（CFU）结构示意图

4.2.1.1.2 块状静态随机存储器模块（BSRAM）

GW2A 系列 FPGA 产品提供了丰富的块状静态随机存储器资源，按照模块排列，以行的方式，分布在整个 FPGA 阵列中。在 FPGA 阵列中每个 BSRAM 模块占用 3 个 CFU 的位置。每个 BSRAM 可配置最高 18,432bits(18Kbits)。提供 5 种配置模式：单端口模式 Single Port，双端口模式 Dual Port，伪双端口模式 Semi Dual Port，ROM 模式，内置的 FIFO 缓存。

丰富的块状静态随机存储器资源为用户的高性能设计提供了保障。以下是 BSRAM 提供的各种功能：

- 1 个模块最大容量为 18,432bits；
- 时钟频率达到 380MHz (在 Read-before-write 模式下 230MHz)；
- 单端口模式（Single Port)；
- 双端口模式（Dual Port)；
- 伪双端口模式（Semi Dual Port)；
- 提供校验位（Parity Bits)；
- 提供只读存储器模式（ROM)；
- 数据宽度从 1 位到 36 位；
- 多时钟操作模式（Mixed Clock Mode)；
- 多数据宽度模式（Mixed Data Width Mode)；
- 正常读写（Normal Read and Write)；
- 先读后写（Read-before-write)；
- 通写（Write-through)；

存储器配置模式

GW2A 系列 FPGA 产品的块状静态随机存储器可支持多种的数据宽度，如表 4-2 所示。

表 4-2 存储器配置列表

单端口模式	双端口模式	伪双端口模式	只读模式
16K×1	16K×1	16K×1	16K×1
8K×2	8K×2	8K×2	8K×2
4K×4	4K×4	4K×4	4K×4
2K×8	2K×8	2K×8	2K×8
1K×16	1K×16	1K×16	1K×16
512×32	-	512×32	512×32
2K×9	2K×9	2K×9	2K×9
1K×18	1K×18	1K×18	1K×18
512×36	-	512×36	512×36

单端口模式

单端口模式可支持 2 种读模式（bypass 模式和 pipeline 模式）和 3 种写模式（normal 模式、write-through 模式和 read-before-write 模式）。在单端口模式下，BSRAM 可以在一个时钟沿对 BSRAM 进行读或写操作。在写操作中，被写入的数据会传到 BSRAM 的输出。当输出寄存器旁路（Bypass）时，新数据出现在同一个时钟的上升沿。

双端口模式

双端口模式可支持 2 种读模式（bypass 模式和 pipeline 模式）和 2 种写模式（normal 模式和 write-through 模式）。可对两个端口做如下操作：

- 两个端口同时读操作
- 两个端口同时写操作
- 任何一个端口的读和写

伪双端口模式

伪双端口模式可支持 2 种读模式（bypass 模式和 pipeline 模式）和 1 种写模式（normal 模式）。伪双端口可支持同时的读和写操作。但是对同一个端口不能做读写操作，只支持 A 端口写，B 端口读。

只读模式

每个 BSRAM 可配置成一个 16Kbits ROM。BSRAM 可配置成只读存储器模式。用户可通过存储器初始化文件，通过编程端口来初始化只读存储器。用户需要提供 ROM 中的内容，编入初始化文件中。在器件上电编程时来完成初始化操作。

存储器混合数据宽度配置

GW2A 系列 FPGA 产品的块状静态随机存储器模块可支持混合数据线宽度操作。在双端口模式和伪双端口模式下，读和写的数据宽度可以不同，但需要按照表 4-3 和表 4-4 的配置来应用。

表 4-3 双端口混合读写数据宽度配置列表

读端口	写端口						
	16K×1	8K×2	4K×4	2K×8	1K×16	2K×9	1K×18
16K×1	√	√	√	√	√		
8K×2	√	√	√	√	√		
4K×4	√	√	√	√	√		
2K×8	√	√	√	√	√		
1K×16	√	√	√	√	√		
2K×9						√	√
1K×18						√	√

表 4-4 伪双端口混合读写数据宽度配置列表

读端口	写端口								
	16K×1	8K×2	4K×4	2K×8	1K×16	512×32	2K×9	1K×18	512×36

16K×1	√	√	√	√	√	√			
8K×2	√	√	√	√	√	√			
4K×4	√	√	√	√	√	√			
2K×8	√	√	√	√	√	√			
1K×16	√	√	√	√	√	√			
512×32	√	√	√	√	√	√			
2K×9							√	√	√
1K×18							√	√	√

校验位功能配置

所有的块状静态随机存储器模块 BSRAM 内置了校验位的配置。每个字节的第 9 位可用来做校验位，也可以用来存储数据。

同步操作

所有的块状静态随机存储器模块的输入寄存器支持同步写入。输出寄存器可用作流水线寄存器提高用户的设计性能。输出寄存器可旁路。

BSRAM 操作模式

BSRAM 支持 5 种操作模式，包括 2 种读操作模式：旁路（Bypass）模式、流水线（Pipeline）模式；3 种写操作模式：正常写（Normal）模式、通写（Write-through）模式、先读后写（Read-before-write）模式。

读操作模式

可选择以通过输出寄存器的方式或不通过输出寄存器的方式从 BSRAM 读出数据。

流水线模式：在同步写入存储器时，使用输出寄存器。此模式可支持数据宽度最大 36 位。

旁路模式：不适用输出寄存器，数据保留在存储器（Memory Array）的输出。

使用单端口、伪双端口和双端口模式进行流水线模式读操作的框图如图 4-4 所示。

写操作模式

正常写模式：对一个端口进行正常写操作，此端口的输出数据不变。写入数据不会出现在读端口。

通写模式：在此模式下，对一个端口进行写操作时，写入数据会出现在此端口的输出。

先读后写模式：在此模式下，对一个端口进行写操作时，原来的数据会出现在此端口的输出，写入数据会存入相应单元。




图 4-4 单端口、 伪双端口及双端口模式下的流水线模式

时钟模式

不同 BSRAM 模式下可使用的时钟模式如表 4-5 所示。

表 4-5 时钟模式配置列表

时钟模式	BSRAM 模式		
	双端口模式	伪双端口模式	单端口模式
独立时钟模式	Yes	No	No
读/写时钟模式	Yes	Yes	No
单端口时钟模式	No	No	Yes

独立时钟模式

图 4-5 显示了在双端口模式下的独立时钟使用模式，每个端口各有一个独立时钟。CLKA 信号控制了端口 A 的所有寄存器，CLKB 信号控制了端口 B 的所有寄存器。




图 4-5 独立时钟模式

读写时钟模式

图 4-6 显示了在伪双端口模式下的读写时钟使用模式。每个端口各有一个时钟。写时钟（CLKA）信号控制了端口 A 的写入数据、写地址和读/写使能信号。读时钟（CLKB）信号控制了端口 B 的读出数据、读地址和读使能信号。




图 4-6 读写时钟模式

单端口时钟模式具体使用模式见图 4-7。




图 4-7 单端口时钟模式

4.2.1.1.3 时钟资源

GW2A 系列 FPGA 产品提供了专用全局时钟网络（GCLK)，直接连接到器件的所有资源。除了 GCLK 资源，还提供了锁相环（PLL)、 高速时钟（HCLK） 和 DDR 存储器接口数据脉冲时钟（DQS） 等时钟资源。




图 4-8 GW2A 系列 FPGA 产品的时钟资源

全局时钟

GCLK 在 GW2A 系列 FPGA 产品中按象限分布，每个象限提供 8 个 GCLK 网络。每个 GCLK 的可选时钟源包括专用时钟输入管脚和普通的布线资源，使用专用时钟输入管脚可以取得更好的时钟性能。

高速时钟

GW2A 系列 FPGA 产品的高速时钟 HCLK 可以支持 I/O 完成高性能数据传输，是专门针对源时钟同步的数据传输接口而设计的，如图 4-9 所示。高速时钟 HCLK 的中间有一个 8:1 的 HCLKMUX 模块，HCLKMUX 能将任何一个 Bank 中的 HCLK 时钟信号送到其他任何一个 Bank 中，这使得 HCLK 的使用更加灵活。

HCLK 提供如下可以使用的功能模块：

- DHCEN：动态的高速时钟使能模块，功能类似于 DQCE。可动态的打开/关闭高速时钟信号。
- CLKDIV/ CLKDIV2：高速时钟分频模块，每个 Bank 中有一个 CLKDIV。生成和输入时钟相位一致的分频时钟，用于 IO 逻辑工作模式中。
- DCS：动态的高速时钟选择器。
- DLLDLY：动态延迟调整模块，用于专用时钟管脚输入的时钟信号。




图 4-9 GW2A 系列 FPGA 产品的 HCLK 示意图

锁相环

锁相环路是一种反馈控制电路，简称锁相环（PLL，Phase-Locked Loop）。利用外部输入的参考时钟信号控制环路内部振荡信号的频率和相位。

GW2A 系列 FPGA 产品的 PLL 模块能够提供可以综合的时钟频率，通过配置不同的参数可以进行时钟的频率调整（倍频和分频)、相位调整、占空比调整等功能。

PLL 的参考时钟信号可以通过外部 PLL 时钟管脚输入，也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。PLL 的反馈信号可以是外部 PLL 反馈信号的管脚的输入，也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。




图 4-10 PLL 示意图

DDR 存储器接口时钟管理（DQS）

GW2A 系列 FPGA 产品的 DQS 模块提供了如下的功能来支持 DDR 存储器接口的时钟需求：

- 接收 DQS 输入，整理波形并移动 1/4 相位；
- 为输入缓存提供读/写指针；
- 为内部逻辑提供数据有效信号；
- 提供 DDR 输出时钟信号；
- 支持 DDR3 写电压控制。

DQS 等更多详细信息请参考《UG286-Gowin 时钟资源（Clock）用户指南》。

片内晶振

GW2A 系列 FPGA 产品内嵌了一个片内晶振，配置过程中为 MSPI 配置模式提供时钟源，输出频率数据如表 4-6 所示。片内晶振可以为用户设计提供时钟源，通过配置工作参数，可以获得多达 64 种时钟频率。输出时钟频率可以通过如下公式计算得到：

$$\mathrm{Fout} = 250\mathrm{MHz}/\mathrm{Param}$$

以上公式中，Param 为配置参数，范围为 2~128，只支持偶数。

表 4-6 片内晶振的输出频率选项（125MHz 不适用于 MSPI 配置模式）

模式	频率	模式	频率	模式	频率
0	2.5MHz（默认）	8	7.8MHz	16	15.6MHz
1	5.4MHz	9	8.3MHz	17	17.9MHz
2	5.7MHz	10	8.9MHz	18	21MHz
3	6.0MHz	11	9.6MHz	19	25MHz
4	6.3MHz	12	10.4MHz	20	31.3MHz
5	6.6MHz	13	11.4MHz	21	41.7MHz
6	6.9MHz	14	12.5MHz	22	62.5MHz
7	7.4MHz	15	13.9MHz	23	125MHz

4.2.1.1.4 数字信号处理（DSP）

高云半导体 FPGA 产品具有丰富的 DSP 资源，可满足用户对高性能数字信号的处理需求，如 FIR 和 FFT 的设计等。DSP 模块具有时序性能稳定、资源利用率高和功耗低等优点。DSP 支持下列功能：

- 3 种宽度乘法器（9-bit, 18-bit, 36-bit）；
- 54-bit 的算术/逻辑运算单元；
- 多个乘法器可级联以增加数据宽度；
- 桶形移位器（Barrel shifter）；

- 通过反馈信号做自适应滤波（Adaptive filtering through signal feedback）；
- 运算可以自动取正（Computing with options of rounding to positivenumber or prime number）；
- 支持寄存器输出和旁路输出。

高云半导体 FPGA 产品的 DSP 模块以行的形式分布在 FPGA 阵列中，DSP 模块由两个宏单元组成，宏单元包含两个预加器（Pre-adder）、两个 18-bit 的乘法器（MULT18X18）和三输入算术/逻辑运算单元（ALU54）。

预加器

DSP 宏单元包含两个预加器，实现预加、预减和移位功能。预加器位于宏单元的最前端，有两个输入端：并行 18-bit 输入 B 或 SBI；并行 18-bit 输入 A 或 SIA（每个输入端都支持寄存器模式和旁路模式）。高云半导体 FPGA 产品的预加器可以作为功能模块单独使用，支持 9-bit 位宽和 18-bit 位宽。

乘法器

乘法器（multipliers）位于预加器之后，用来实现乘法运算。乘法器可以配置为 9 x 9、 18 x 18、 36 x 18 或 36 x 36，输入端和输出端都支持寄存器模式和旁路模式。一个宏单元支持的配置模式包括：一个 18 x 36 乘法器，两个 18 x 18 乘法器和两个 18 x 18 乘法器（两个宏单元可以配置成一个 36 x 36 乘法器）。

算术运算单元

每个 DSP 宏单元包含一个 54 位 ALU54，是对乘法器功能的进一步加强，输入端和输出端均支持寄存器模式和旁路模式。支持的功能包括：

乘法器输出数据/0、数据 A 和数据 B 的加法/减法运算。

乘法器输出数据/0、数据 B 和进位 C 的加法/减法运算。

数据 A、数据 B 和进位 C 的加法/减法运算。

关于数字信号处理模块更多信息，请参考《UG287-Gowin 数字信号处理器（DSP）用户指南》。

4.2.1.1.5 输入输出逻辑（IOL）

GW2A 系列 FPGA 产品的 IOB 主要包括 I/O Buffer、I/O 逻辑以及相应的布线资源单元三个部分。如图 4-11 所示，每个 IOB 单元包括了两个 I/O 管脚（标记为 A 和 B），它们可以配置成一组差分信号对，也可以作为单端信号分别配置。输入输出缓存主要用于支持各种单端电平标准和差分电平标准，输入输出逻辑集成了串并转换、 并串转换、 延时控制以及字节对齐等功能，主要用于高速数据传输场合。可编程布线资源单元用于输入输出模块和其他片内资源之间的互联。

GW2A 系列 FPGA 产品中 IOB 的功能特点：

- 基于 Bank 的 V_{CCIO} 机制。
- 支持 LVCMOS, PCI, LVTTL, LVDS, SSTL 以及 HSTL 等多种电平标准。
- 提供输入信号迟滞选项。

- 提供输出信号驱动电流选项。
- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项。
- 支持热插拔。

I/O 逻辑支持普通模式、 SDR 模式以及 DDR 等多种模式.




图 4-11 IOB 结构示意图

高云半导体 FPGA 产品的输入输出逻辑支持 SDR、 DDR 等工作模式。每一种工作模式下，管脚控制（或管脚差分信号对）又可以配置成输出信号、输入信号、双向信号及三态输出信号（带三态控制的输出信号)。GW2A 系列 FPGA 产品的 I/O 逻辑的输入输出部分如图 4-12 所示，详细端口介绍见表 4-7。




图 4-12 I/O 逻辑输入输出示意图

表 4-7 端口介绍

端口号	I/O	描述
CI	Input	GCLK 输入信号
DI	Input	IO 口低速输入信号，直接输入到 Fabric
Q	Output	SDR 模块中的 IREG 输出信号
Q0-Qn-1	Output	DDR 模块中 IDES 输出信号

注：当 CI 作为 GCLK 输入使用时，DI、 Q 及 Q0-Qn-1 不能作为 IO 输入输出使用。

GW2A 系列 FPGA 产品的 I/O 逻辑的组成模块说明如下：

延迟模块

图 4-13 为延迟模块 IODELAY。GW2A 系列 FPGA 产品的每个 I/O 都包含 IODELAY 模块，用户可以通过该模块在 I/O 上增加额外的 delay 用于调整输入输出信号的延时，每一步的延迟时间为 $T_{dlyunit}$，总共可以提供的延迟步数为 DLYSTEP。IODELAY 总延迟时间为：$T_{totdly} = T_{dlyoffset} + T_{dlyunit} \times DLYSTEP$，总延迟参考时间如表 4-8 所示。

有两种控制延迟的方式：

- 静态控制；

■ 动态控制：可以 IEM 取样模块一起使用来调节动态取样窗口。需要注意 IODELAY 不能同时用于输入和输出。




图 4-13 IODELAY 示意图

表 4-8 IODELAY 总延迟参考

参数	最小值	典型值	最大值
$T_{dlyoffset}$	300ps	350ps	400ps
$T_{dlyunit}$	-	18ps	-
DLYSTEP	0	-	127

I/O 寄存器

GW2A 系列 FPGA 产品的 I/O 寄存器模块如图 4-14 所示，GW2A 系列 FPGA 产品的每个 I/O 都提供可编程输入寄存器 IREG、输出寄存器 OREG 和高阻控制寄存器 TRIREG。

其中，CE 可以编程为低电平有效（0: enable）或高电平有效（1: enable)。

CLK 可以编程为上升沿触发或下降沿触发。

SR 可以编程为同步/异步的 SET/RESET 或无效（disable)。

寄存器可以编程为寄存器（register）或锁存器（latch)。




图 4-14 I/O 寄存器示意图

IEM 取样模块

取样模块（IEM）是用来取样数据边沿，用于通用 DDR 模式，如图 4-15 所示。



图 4-15 IEM 示意图

解串器 DES 及跨时钟域转换模块

每个输入的 I/O 逻辑提供了简单的解串器 DES，丰富了 I/O 资源应用方式。DES 里面的输入时钟的跨时钟域转换（Clock domain transfer）模块提供了安全转换外部取样时钟（strobe）到内部的持续运转时钟的能力。有多个寄存器（registers）用来进行数据采样。

跨时钟域转换模块有如下功能：用内部连续时钟代替不连续的 DQS 来进行数据采样。此功能应用于 DDR 存储器接口；对于 DDR3 存储器接口标准，通过读平衡（read-leveling）对齐 DQS 信号和数据；在通用 DDR 模式，当 DQS.RCLK 用于采样时，跨时钟域转换模块也需要使用；每个 DQS 模块提供 WADDR 及 RADDR 信号给同一个群的跨时钟域转换模块。

串化器 SER 模块

每个输出的 I/O 逻辑提供了简单的串化器 SER 模块，丰富了 I/O 资源应用方式。

4.2.1.1.6 输入输出缓冲（IOB）

高云半导体 FPGA 产品同时支持单端电平标准和差分电平标准。单端电平标准可以采用内置的管脚电压作为参考电压，也可以使用任意一个管脚作为外部参考电压输入。高云半导体 FPGA 产品所有分区都支持差分输入。模拟 LVDS 差分输出使用外部电阻匹配和差分 LVCMOS 缓存输出实现。

I/O 电平标准

GW2A 系列 FPGA 产品的 I/O 包括 8 个 Bank，每个 Bank 有独立的 I/O 电源 VCCIO，为支持 SSTL，HSTL 等 I/O 输入标准，每个 Bank 还提供一个独立的参考电压（VREF），用户可以选择使用 IOB 内置的 VREF 源（等于 0.5 × VCCIO），也可选择外部的 VREF 输入（使用 Bank 中任意一个 I/O 管脚作为外部 VREF 输入）。由于每个分区只有一条参考电压总线，一个分区内部参考电压生成器和外部参考电压输入管脚不能同时有效。

GPIO 分区策略

所有分区支持模拟 LVDS 差分输出，但需要使用外部电阻网络。

所有分区支持上拉、下拉及总线保持设置。

每个分区支持一种管脚电压。

每个分区支持一个参考电压信号，无论它来自外部管脚或者来自内部参考电压生成器。

供电要求

核电压（V_{CC}）和管脚电压（VCCIO）达到特定阈值时，内部的上电复位信号（POR）会置位，高云半导体 FPGA 产品内核逻辑被激活。配置过程中，器件所有 GPIO 均为高阻态、内部弱上拉，配置完成后 I/O 状态由用户程序和约束控制，Config 相关 I/O 的状态根据配置模式的不同有所区别。高云半导体 FPGA 产品对内核电压和管脚电压无上下电顺序要求。

LVCMOS 缓存配置

所有 GPIO 都包含 LVCMOS 缓存，LVCMOS 缓存可根据不同应用场合配置成多种模式。每个 LVCMOS 缓存可以设置成弱上拉、弱下拉以及总线保持。弱上拉和弱下拉提供了一种固定特征，可以广泛应用于线与、线或等逻辑控制。总线保持以最小功耗锁存信号的上一个状态，关闭总线保持可以降低输入漏电流。

当 GPIO 缓存配置成差分模式时，输入迟滞和总线保持特性被禁用。GW2A-18 系列的分区 0 和 1 支持片内可编程的 100 欧姆输入差分匹配电阻。所有单端 GPIO 缓存对都可以配置成模拟 LVDS 差分输出电平标准，比如 LVPECL33E，MLVDS25E，BLVDS25E 等。同时芯片外部需要添加电阻匹配网络。

4.2.1.2 使用说明

4.2.1.2.1 器件类型

使用高云半导体公司的 Gowin 开发环境对 M2202 进行设计时，器件选型可选择 GW2A-18C，FPGA 芯片具体型号可选择为：GW2A-LV18UG324C7/I6。

4.2.1.2.2 配置说明

通过配置管脚下载配置数据到内部配置存储器完成配置。专用配置管脚，示意图如图 4-16 所示。

表 4-9 专用配置管脚定义说明

管脚名称	I/O 类型	说明
RECONGIF_N	I，内部弱上拉	低电平脉冲：启动 GowinCONFIG 配置
READY	I/O	1'b1：当前可以对器件进行编程配置 1'b0：禁止对器件进行编程配置
DONE	I/O	在非 JTAG 配置模式下， 1'b1：成功完成编程配置 1'b0：未完成编程配置
MODE[2:0]	I，内部弱上拉	MODE 选择信号（在 READY 上升沿采样）
SCLK	O	MSPI 模式下时钟输出，默认频率 2.5MHz
CS_N	O	MSPI 模式下的使能信号 CS_N，低电平有效
MOSI	O	MSPI 模式下 MO
MISO	I	MSPI 模式下 MI

管脚名称	I/O 类型	说明
FASTRD_N	I	访问 SPI FLASH 方式选择信号，低电平表示 Fast Read 模式；高电平表示 Read 模式。（注：内部拉高，运行在 Read 模式，SCLK 时钟频率需＜30MHz。）
TCK	I	JTAG 串行时钟输入
TMS	I，内部弱上拉	JTAG 串行模式输入
TDI	I，内部弱上拉	JTAG 串行数据输入
TDO	O	JTAG 串行数据输出
JTAGSEL_N	I，内部弱上拉	将 JTAG 管脚从 GPIO 恢复为配置管脚，低电平有效。（内部悬空，JTAG 管脚专用为配置引脚。）




图 4-16 配置管脚建议接法示意图

M2202 芯片支持两种配置模式：

- 集成了 16Mb SPI flash，采用 MSPI 配置模式，如图 4-17 所示。其配置时序如图 4-18 所示，其中各参数时序要求见表 4-10。
- JTAG 下载配置模式，如图 4-19 所示。其配置时序如图 4-20 所示，其中各参数时序要求见表 4-11。




图 4-17 MSPI 配置模式连接示意图




图 4-18 MSPI 配置模式时序图

表 4-10 MSPI 配置模式时序参数

参数名称	参数含义	最小值	最大值
Tmclkp	MCLK 时钟周期	15ns	-
Tmclkh	MCLK 时钟高电平时间	7.5ns	-
Tmclkl	MCLK 时钟低电平时间	7.5ns	-
Tmspis	MSPI PORT 建立时间	5ns	-
Tmspih	MSPI PORT 保持时间	1ns	-
Tmclkftco	MCLK 下降沿到数据输出时延	-	10ns
Treadymcsl	READY 上升沿到 MCS_N 低电平时间	100ns	200ns
Treadytmclk	READY 上升沿到第一个 MCLK 沿时间	2.8us	4.4us




图 4-19 JTAG 接口配置连接示意图




图 4-20 JTAG 配置模式时序图

表 4-11 JTAG 配置模式时序参数

参数名称	参数含义	最小值	最大值
$T_{tckftco}$	TCK 下降沿到输出数据时延	-	10ns
$T_{tckftcx}$	TCK 下降沿到输出高阻时延	-	10ns
T_{tckp}	TCK 时钟周期	40ns	-
T_{tckh}	TCK 时钟高电平时间	20ns	-
T_{tckl}	TCK 时钟低电平时间	20ns	-
T_{jps}	JTAG PORT 建立时间	10ns	-
T_{jph}	JTAG PORT 保持时间	8ns	-

其中，TCK 建议连接 4.7K 欧姆下拉电阻。

JTAG 配置使用高云半导体公司专用的 USB 下载器，配合 Gowin 软件进行，可以通过软件查看配置是否成功。

核电压（VCC）和管脚电压（VCCiO）达到特定阈值时，内部的上电复位信号（POR）会置位，高云半导体 FPGA 产品内核逻辑被激活。配置过程中，器件所有 GPIO 均为高阻态、内部弱上拉，配置完成后 I/O 状态由用户程序和约束控制，Config 相关 I/O 的状态根据配置模式的不同有所区别，未使用的管脚为弱上拉状态。

4.2.2 配置和存储 Flash 单元

配置烧录和存储数据选用的 Flash，是一种 16M 位串行闪存。支持标准串行外围接口（SPI），单 SPI 时钟频率最高支持 133MHz。

其中，配置烧录的 Flash1 在 SIP 芯片内部和 FPGA 芯片专用主 MSPI 模式的控制引脚相连。FPGA 作为主器件（Master），通过其 SPI 接口从外部 Flash1 存储器中读取比特流数据来配置 FPGA 的内部 SRAM。

存储数据的 Flash2 在 SIP 芯片内部和 FPGA 芯片通用 I/O 口相连，需要用户根据引出端排列的引脚约束编写 SPI 通信代码进行数据的写入、读出及擦除。

4.2.3 信号采集 ADC-A 单元

ADC_A 单元是一款单通道、14 位、40MSPS 的多级流水线型 ADC，各级均提供了充足的重叠来校正上一级的 Flash 误差。各级的量化输出组合在一起，在数字校正逻辑中最终组成了一个 14 位的转换结果。流水线架构允许第一级处理新的输入样本，而其它级继续处理之前的样本。采样在时钟的上升沿进行。除最后一级外，流水线的各级都由一个低分辨率 FlashADC、与之相连的开关电容 DAC 和一个级间余量放大器组成（MDAC)。余量放大器会放大重构 DAC 输出与 Flash 输入之间的差值，并提供给流水线的下一级。各级都有一位的冗余量用来进行 Flash 误差的数字校正。最后一级仅由一个 Flash ADC 组成。

输入级包含一个差分采样保持放大器，可采用交流耦合或直流耦合的差分模式。

输出级模块能够实现数据对准、错误校正，且能将数据传输到输出缓冲器。输出缓冲器由一个单独的电源供电，可以调整输出电压的摆幅。在芯片关断状态下，输出缓冲器会进入高阻状态。内置片内采样保持电路和电压基准，具有低成本、低功耗、小尺寸、高易用性等特征。

4.2.3.1 详细信息

4.2.3.1.1 差分参考源的正端/负端（A_REFT /A_REFB）

正基准电压（REFT）和负基准电压（REFB),由一个内部的差分基准缓冲器产生，定义了 ADC 的输入范围。基准缓冲器的输出共模设置为 1.55V, REFT 电压和 REFB 电压和 ADC 的输入范围由以下公式定义:

$$\mathrm{REFT} = 1.55\mathrm{V} + 1/2 \times \mathrm{VREF}$$

$$\mathrm{REFB} = 1.55\mathrm{V} - 1/2 \times \mathrm{VREF}$$

$$\text{输入范围} = 2 \times (\mathrm{REFT} - \mathrm{REFB}) = 2 \times \mathrm{VREF}$$

从上式可以看出，REFT 和 REFB 输入范围是 VREF 的两倍。VREF 可根据需要调整为 0.5V～1V。芯片的输入范围设置为 2Vp-p 的时候可以得到最优的 SNR 性能。在输入范围从 2Vp-p 模式换成 1Vp-p 时模式，SNR 会有 5dB 的下降。同时芯片推荐输入共模电压范围为 1V~2V。

4.2.3.1.2 电压基准端（SENSE 和 A_VREF）

如果 SENSE 引脚接地，基准电压放大器的开关连接到内部分压电阻，提供 1V 的基准电压，如图 4-21 所示。

如果 SENSE 引脚连接到 VREF 引脚，基准电压放大器的输出会连接到 SENSE 引脚，完成环路并且提供 0.5V 的基准电压。如果在 VREF 和 SENSE 引脚间连接分压电阻串，开关会连接到 SENSE 引脚，使基准电压放大器进入非反相模式，此时 VREF 引脚的输出为 $\mathrm{VREF} = 0.5 \times (1 + \mathrm{R2}/\mathrm{R1})$，其中（R1+R2)>10kΩ,如图 4-22 所示。




图 4-21 1.0V 内部基准电压配置




图 4-22 可编程内部基准电压配置

ADC_A 单元内置一个稳定且精确的基准电压源。VREF 可以配置为 1.0V 内部基准电压、0.5V 内部基准电压，或者外加分压电阻来得到用户想要的内部基准电压。

ADC_A 单元的内置比较器可检测 SENSE 引脚的电平，从而将基准电压配置成三种可能的模式之一，对于不同 VREF 模式，VREF 引脚的去耦电容配置不同。为了提高该单元转换的增益精确性和温漂特性，可以选用外部基准，详细配置见表 4-12。ADC_A 单元的内部基准电压不具备带载能力。

表 4-12 基准电压配置表

所选模式	SENSE 电压（V）	相应的 VREF（V）	相应差分范围（Vp-p）	VREF 引脚去耦电容
外部基准	AVDD	外部输入	2×外部基准	10uF+0.1uF 并联
内部 0.5V 基准电压	VREF	0.5	1.0	不可挂载电容
可编程内部基准电压	0.2V 至 VREF	0.5×(1+R2/R1)	2×VREF	不可挂载电容
内部 1.0V 基准电压	AGND	1.0	2.0	10uF+0.1uF 并联

4.2.3.1.3 数字信号输出格式选择端（MODE）

ADC_A 单元可以通过 MODE 引脚的电平来控制输出数据格式和 DCS 功能的开关。表 4-13 列出了输入电压阈值和相应的模式。

表 4-13 MODE 引脚配置

MODE 引脚电压	数据格式	DCS 功能
AVDD	二进制补码	关闭
2/3 AVDD	二进制补码	开启
1/3 AVDD	偏移二进制码	开启
AGND（默认）	偏移二进制码	关闭

4.2.3.1.4 超出范围指示端（A_OTR）

OTR 为超出范围指示端，如果输入信号超出范围，则 OTR 为高电平。

4.2.3.1.5 工作时钟（A_CLK）

为了充分发挥芯片的性能，应利用一个 40MHz 的 3.3VCMOS 电平信号作为 ADC_A 单元采样时钟输入端的时钟信号。典型的高速 ADC 利用两个时钟边沿产生一系列内部定时信号，因此它对时钟占空比非常敏感。为保持 ADC 的动态性能，通常时钟占空比容差应在±5%。

ADC_A 单元内置一个占空比稳定器（DCS),可对非采样边沿（下降沿）进行重新定时，并提供标称占空比 50%的内部时钟信号。当时钟输入占空比偏离额定 50%的的幅度大于±5%时，该特性可最大程度减少性能的下降。当 DCS 开启时，在很宽的占空比范围内，噪声声和失真性能几乎是平坦的。

高速、高分辨率 ADC 对时钟输入信号的质量非常敏感。孔径抖动（Jitter）包括时钟输入信号、模拟输入信号和 ADC 孔径抖动。在孔径抖动可能影响 ADC_A 的动态范围时，应将时钟输入信号视为模拟信号。为避免在时钟信号内混入数字噪声，时钟驱动器电源应与 DRVDD 电源分离。低抖动的晶振可提供最佳时钟源。推荐使用 Jitter 小于 100fs 的时钟源。

CLK 可以由外部时钟源提供，也可采用 SIP 芯片通用 IO 驱动。




图 4-23 ADC_A 单元时钟引脚接法

4.2.3.2 信号输入输出

4.2.3.2.1 模拟信号输入（VINP/VINN）




图 4-24 等效模拟输入电路

ADC_A 单元的模拟输入端是一个差分开关电容电路，用于处理差分输入信号。该电路支持宽共模范围（VCM），同时能保持出色的性能。如图 4-25 所示，当输入共模电压为 1.55V 时，信号相关误差最小，并且能实现最佳性能。




图 4-25 ADC_A 单元开关电容采样电路

输入电路根据时钟信号，在采样模式和保持模式之间切换。当输入电路切换到采样模式时，信号源会对采样电容充电，并且在半个时钟周期内完成建立。每个输入端可以串联一个小电阻，可以降低来自驱动源输出级的峰值瞬态电流。在芯片输入端可以并联一个小电容，以此提供动态充电电流。这个无源网络在输入端形成一个低通滤波器，用来限制无用的宽带噪声，器件的选取取决于具体应用。

有多种有源或无源方法可以驱动 ADC_A 单元，通过差分方式驱动模拟输入可实现最佳性能。在基带应用中，使用差分变压器输入配置来驱动，可以使 ADC_A 单元发挥最好的性能。推荐输入网络配置图 4-26 所示。




图 4-26 差分变压器耦合配置

无论使用何种配置，并联电容 C 的值均取决于输入信号频率，可能需要降低该电容的值，甚至去掉该电电容。不建议使用单端输入驱动 ADC_A 单元。

4.2.3.2.2 数字信号输出




图 4-27 等效数字输出电路

如表 4-13 所示，数据格式可以选择为偏移二进制码或二进制补码。

4.2.3.2.3 时序

ADC_A 单元提供具有 7 个时钟周期流水线延迟的锁存数据输出。数据输出在时钟上升沿经过一个传播延迟（t_{PD}）后可用。详细时序图见图 4-28。应尽量减少输出数据走线的长度和负载，以降低 ADC_A 单元的瞬态。这些瞬态会降低 ADC 的动态性能。ADC_A 单元的典型最低转换速率是 1MSPS。当时钟速率低于 1M 时，动态性能会受到影响。




图 4-28 ADC_A 单元时序

4.2.3.2.4 ADC_A 单元应用说明

建议使用两个独立的 3.3V 电源为 ADC_A 单元供电:一个为模拟部分供电（A_AVDD),一个为数字部分供电（A_DVDD)。对于 AVDD 和 DVDD，应使用多个不同的去耦电容以覆盖低频和高频。去耦电容应放置在接近器件引脚的位置，并尽可能缩短走线长度。对 PCB 的模拟、数字和时钟模块进行合适的去耦和分隔，可以获得最佳性能。

当使用 1.0V 内部基准电压模式和外部基准电压模式时，VREF 引脚可通过外部一个低 ESR 0.1uF 电容旁路到地。当使用其它基准电压模式时，不可挂载电容。

4.2.4 主 DAC-D 单元

DAC_D 单元是一款 16 位 50MSPS 差分电流输出 DAC，新颖的电流型架构和高性能工艺的结合产生了具有卓越 AC 交流和 DC 直流性能的 DAC。输出电流最大 10mA，差分电流的 DAC 允许单端或真差分操作;在-1V 到 1V 输出范围，允许输出直接连接到外部电阻以产生差分输出电压，而不会降低转换器的线性度，也可以把输出连接至一个高速运算放大器或变压器。

4.2.4.1 详细信息

4.2.4.1.1 全量程电流 I_{OUTFS}

DAC_D 单元的全量程 DAC 输出电流 I_{OUTFS} 名义上为 10mA，可以调整至 1mA。通过在 D_REFOUT 引脚和 IREFIN_D 引脚之间放置一个电阻 R_{SET} 来设置 I_{OUTFS}。内部参考控制环路放大器通过伺服内部电流源 I_{INT} 以使 I_{REFIN} 引脚上的电流精确控制，从而维持 IREFIN_D 引脚上处于一个虚拟的零电位。I_{INT} 是 DAC 电流源的缩放，因此 I_{OUTFS}=8×I_{INT}，因此：

$$\mathrm{IOUTFS} = 8 \times \mathrm{IREFIN} = 8 \times (\mathrm{VREF}/\mathrm{RSET})$$

例如，如果 R_{SET}=2KΩ且参考电压为 2.5V，则 I_{REFIN}=2.5/2kΩ=1.25mA，因此 $\mathrm{IOUTFS} = 8 \times 1.25\mathrm{mA} = 10\mathrm{mA}$。参考控制环路需要在 COMP1_D 引脚上放置一个补偿电容。为了获得最佳的交流性能，COMP1_D 连接到 VSS，并且非常靠近封装。对于固定参考电压应用，补偿电容为 0.1uF。

4.2.4.1.2 电压基准（D_REFOUT）

片内 2.5V 基准电压驱动 D_REFOUT 引脚。它经过校准并指定为驱动连接到 D_REFOUT 和 IREFIN_D 的 2kΩ电阻，对应于 1.25mA 的负载（I_{OUTFS}=10mA)。D_REFOUT 引脚上需要一个 0.1uF 的电容进行补偿。请注意，即使不使用内部参考，也需要此电容以确保稳定性。

4.2.4.1.3 DAC 传输函数

DAC_D 单元采用直接二进制数字编码形式。互补电流输出 IOUTA 和 IOUTB 从 0mA 到 I_{OUTFS} 摆动。对于 I_{OUTFS}=10mA，当所有位为低电平时, lOUTA 从 0mA 摆动到 10mA。当所有位为高电平时，lOUTA 和 lOUTB 互补。IOUTA 和 IOUTB 由以下公式给出：

$$\mathrm{IOUTA} = \mathrm{IOUTFS} \times (\mathrm{DAC\ Code}/65536)$$

$$\mathrm{IOUTB} = \mathrm{IOUTFS} \times (65535 - \mathrm{DAC\ Code})/65536$$

在典型应用中, DAC_D 单元的差分输出电流直接驱动电阻负载，或者通过变压器驱动等效电阻负载，或者作为 IV 转换器的反馈电阻。IOUTA 和 IOUTB 输出电流生成的电压输出为

$$\mathrm{VOUTA} = \mathrm{IOUTA} \times \mathrm{RLOAD}$$

$$\mathrm{VOUTB} = \mathrm{IOUTB} \times \mathrm{RLOAD}$$

差分电压为：

$$\mathrm{VDIFF} = \mathrm{VOUTA} - \mathrm{VOUTB} = (\mathrm{IOUTA} - \mathrm{IOUTB}) \times (\mathrm{RLOAD})$$

代入之前找到的 lOUTA 和 lOUTB 和 IOUTFS 的值：

$$\mathrm{VDIFF} = \{2 \times \mathrm{DAC\ Code} - 65535)/65536\} \times 8 \times (\mathrm{RLOAD}/\mathrm{RSET}) \times (\mathrm{VREF})$$

从这些方程中可以看到差分模式操作的一些优势:

1. IOUTA 和 IOUTB 上的任何共模噪声或误差被抵消补偿。
2. 信号功率是单端输出的两倍。
3. 任何会将 IOUTA 和 IOUTB 差值进行放大的误差和噪声，比如 VREP 噪声或 IOUTFS 噪声，在接近中间量程的区域会相互抵消，因为在这个区域交流信号波形所处的时间最长。
4. 此传输函数是双极性的，例如，在中量程输入时，输出在零输出周围摆动，这更适用于 AC 应用。

注意术语（R_{LOAD}/R_{SET}）出现在差分和单端传输函数中。这意味着 DAC 的增益误差取决于 R_{LOAD} 与 R_{SET} 的比值，而增益误差的温度系数则受到 R_{LOAD} 与 R_{SET} 温度跟踪的影响。此外, R_{LOAD} 的绝对温度系数对直流非线性至关重要。当 DAC 输出从 0mA 变化到 10mA 时, R_{LOAD} 电阻会稍微加热，即使是非常低的温度系数也可能在 16 位级别上产生足够的 INL 弯曲，这在实际应用中是显著的。这种效应在中频到高频 AC 信号中消失，因为负载电阻的热时间常数较慢。

4.2.4.1.4 D_LADCOM

D_LADCOM 引脚是内部 DAC 衰减器梯形的公共连接点。通常它连接到模拟地，它应该连接到 IOUTA 和 IOUTB 负载电阻相同的电位。D_LADCOM 引脚承载到 D_VSS 的恒定电流，约为 0.32×(IOUTFS) ,加上 IOUTA 和 IOUTB 通过 R_{IOUTA} 和 R_{IOUTB} 电险流过的任何电流。

4.2.4.1.5 配置引脚（D_COPM2）

D_COPM2 为芯片状态配置引脚。芯片正常工作时，引脚可以接地或-5V(VSS)。

4.2.4.2 信号输入输出

4.2.4.2.1 数字信号输入

DAC_D 单元支持数据并行输入，这些输入在时钟输入上升沿被锁存。来自 5V 或 3.3V 逻辑的 CMOS 电平，并可接受高达 50MHz 的时钟速率。数据输入连接到时钟上升沿更新的主从锁存器。输入逻辑阈值 VIH 最小为 2.2V，V_{IL} 最大为 0.8V，适用于 3.3V 或 5VCMOS 电平。建立时间 t_{DS} 最小为 8ns，最小保持时间 t_{DH} 为 4ns。时钟高电平和低电平的量最小保证时间分别为 6ns 和 8ns。这些规格允许 DAC_D 单元以至少 50MSPS 的时钟速率正常运行。

为了获得最佳的 AC 性能，数据和时钟波形需要干净且无欠冲和过冲。时钟和数据互联线应为扭绞对、同轴或微带线，适当的阻抗匹配非常重要。如果将 DAC 的数字输入信号视为模拟 AC 电压信号，它们通常在宽频范围内富含频谱成分。因此，任何将数字信号直接耦合到模拟输出的行为，都会产生随着数字输入模式变化的杂散信号。为了防止在交流应用中（尤其是在生成高输出频率时）降低设备的噪声底，应尽量减小时钟抖动。任何从数字输入耦合到时钟输入的噪声，都会导致时钟信号和数模转换器波形的相位调制，从而产生杂散信号。通常最好将数字数据转换沿放置在时钟下降沿附近，远离活跃的时钟上升沿。由于时钟信号仅在采样频率及其倍数处包含频谱分量，因此通常不会成为带内杂散信号的来源。

总体而言，最好将时钟当作模拟信号来处理，并使其与数字数据输入信号分开布线。时钟走线应布置在模拟地平面或其自己部分的地平面上。

4.2.4.2.2 模拟信号输出（IOUTA&IOUTB）

根据具体应用需求，DAC_D 单元允许选择几种最佳的输出配置。电压输出可以通过外部负载电阻、变压器耦合或使用运算放大器的 I/V 转换器来生成。单端 DAC 输出配置仅使用一个输出，优选 IOUTA 以生成单端电压输出。差分模式配置使用 IOUTA 和 IOUTB 之间的差值来生成输出电压 V_{DIFF}。

差分模式在大多数交流应用中提供了更好的精度。由于 DAC 芯片是数字输入信号与模拟输出之间的接口，不可避免地会有一部分噪声耦合到 IOUTA 和 IOUTB。大部分数字噪声是共模噪声，并且可以通过差分模式电路相互抵消。其他重要的数字噪声成分可以建模为 V_{REF} 或 I_{OUTFS} 噪声。在单端模下，I_{OUTFS} 噪声在零量程时消失，在全量程时完全存在。在差分模式下，I_{OUTFS} 噪声在中间 code 输入时相互抵消，对应于零模拟输出。许多交流信号，包括宽带和多音通信信号，其峰值与平均值之比很高，主要保持在中量程附近。

运放转换输出

DAC_D 芯片经 SIP 芯片内运放实现差分到差分转换电路如图 4-29 所示。运放的共模电压输入端接地，输出端 OUTN 和 OUTP 经反馈电阻连接 DAC_D 的 IOUTA 和 IOUTB 输出端。运算放大器可以在几 MHz 到直

流的信号频率范围内提供良好的 AC 失真性能。可选的电容增加了一个实际的极点滤波，有助于通过限制运放输入处的高频信号幅度来减少失真。




图 4-29 DAC_D 单元经运放输出电路的配置框图

4.2.4.2.3 时序

表 4-14 DAC_D 单元时序

参数	最小值	典型值	最大值	单位
同步时序要求				
数字引脚输入高电平（V_{IH}）	2.2			V
数字引脚输入低电平（V_{IL}）			1.1	V
数字引脚输入电流（I_{IN}）			±10	uA
数字引脚输入电容（C_{IN}）		5		pF
输入信号建立时间（t_{DS}）	8			ns
输入信号保持时间（t_{DH}）	4			ns
时钟高电平时间（t_{CLKH}）	5			ns
时钟低电平时间（t_{CLKL}）	8			ns




图 4-30 DAC_D 单元时序图

4.2.5 运放单元

运放器型号选用的是一款采用高压双极互补工艺制造的差分驱动器，可用作单端至差分放大器或差分至差分放大器。支持调整输出共模电压和外部增益；-3dB 带宽为 300MHz；压摆率大于等于 880V/us；单电源 5V 输入和双电源±5V 供电；典型功耗为 16mA。

4.2.6 RS442 接口单元

RS442 接口芯片的是一款低功耗、5Mbps、高 ESD 能力的 RS442 通讯接口电路。在接收状态下，其功耗为 0.3mA 左右；A/B 输入端 ESD 耐压可达±15kV，且无自激现象。当输出短路发生大电流导致电路温度过高时，开启内部过温保护电路，且关断输出，进入高阻态。

该芯片的典型应用连接如图 4-31 所示，其中电阻 R 的阻值范围为 1KΩ到 10KΩ之间，Rt 用于减小信号反射，阻值范围为 100Ω到 1KΩ之间。




图 4-31 XR3490/XR3490M 基本连接示意图

5 产品电特性

5.1 可编程逻辑单元

表 5-1 静态电源电流

标准	测试条件	最小值	典型值	最大值	单位
内核供电电压（I_{VCC} ）	VCC=1.0V		70		mA
I/O 组电源（I_{CCIO}）	VCCIO=2.5V		＜2		mA
辅助电源（I_{CCX} ）	VCCAUX=3.3V		15		mA

表 5-2 FPGA 单端 I/O 直流电特性

标准	V_{IL}(V)		V_{IH}(V)		V_{OL} 最大	V_{OH} 最小	I_{OL}	I_{OH}
	最小值	最大值	最小值	最大值	(V)	(V)	(mA)	(mA)
LVTTL33 LVCOMS33	-0.3	0.8	2.0	3.6	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
							24	-24
					0.2	VCCIO -0.2	0.1	-0.1
LVCOMS25	-0.3	0.7	1.7	3.6	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
					0.2	VCCIO-0.2	0.1	-0.1
LVCOMS18	-0.3	0.35*VCCIO	0.65*VCCIO	3.6	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
					0.2	VCCIO-0.2	0.1	-0.1
LVCOMS15	-0.3	0.35*VCCIO	0.65*VCCIO	3.6	0.4	VCCIO-0.4	4	-4
							8	-8
					0.2	VCCIO-0.2	0.1	-0.1
LVCOMS12	-0.3	0.3*VCCIO	0.65*VCCIO	3.6	0.4	VCCIO-0.4	2	-2
							4	-4

表 5-3 FPGA 差分 I/O 直流电特性（LVDS）

名称	描述	测试条件	最小值	典型值	最大值	单位
V_{INA}, V_{INB}	输入电压	-	0	-	2.4	V
V_{CM}	共模输入电压	-	0.05	-	2.35	V
V_{THD}	差分输入门限	输入最小幅度	±100	-	±600	mV
I_{IN}	输入电流	Power On or Power Off	-	-	±10	uA
V_{OH}	输出高电平	R_T=100Ω	-	-	1.6	V
V_{OL}	输出低电平	R_T=100Ω	-0.9	-	-	V
V_{OD}	差模输出电压	(V_{OP}-V_{OM})，R_T=100Ω	250	350	450	mV
ΔVOD	差模输出电压的变化	-	-	-	5	mV
V_{OS}	共模输出电压	($V_{OP+}$$V_{OM}$)/2，$R_T$=100Ω	1.125	1.2	1.375	V

名称	描述	测试条件	最小值	典型值	最大值	单位
ΔVos	共模输出电压的变化	-	-	-	50	mV
I_S	短路电流	V_{OD}=0V 两路输出短接	-	-	15	mA

5.2 配置和存储 Flash 单元

表 5-4 Flash 电特性

参数	描述	最小值	典型值	最大值	单位
I_{LI}	Input Leakage Current	-	-	±2	μA
I_{LO}	Output Leakage Current	-	-	±2	μA
I_{CC1}	Standby Current	-	11	40	μA
I_{CC3}	Operating Current (Read) @133MHz	-	12	20	mA
	Operating Current (Read) @80MHz	-	8	13	mA
I_{CC4}	Operating Current (PP)		15	25	mA
I_{CC5}	Operating Current (WRSR)		15	25	mA
I_{CC6}	Operating Current (SE)		15	25	mA
I_{CC7}	Operating Current (BE)		15	25	mA
I_{CC8}	Operating Current (CE)		15	25	mA
V_{IH}	Input High Voltage	0.7VCC_FLASH	-		V
V_{IL}	Input Low Voltage		-	0.3VCC_FLASH	V
V_{OH}	Output High Voltage	V_{CC}-0.2	-		V
V_{OL}	Output Low Voltage	-	-	0.2	V

5.3 信号采集 ADC_A 单元

测试条件：除非另有规定，AVDD=3.3V、DVDD=3.3V、2.0Vp-p 满量程差分输入、1V 内部基准电压、DCS 关闭，T_A=25℃。*表示适用于整个工作温度范围的规格。

表 5-5 ADC 直流特性

参数	最小值	典型值	最大值	单位
分辨率*	14			Bits
无失码		保证		
失调误差			±0.1	%FSR
增益误差		±0.6	±1.3	%FSR
微分非线性（DNL）		±0.5	±0.7	LSB
积分非线性（INL）		±1.5	±2.0	LSB
AVDD	3.15	3.3	3.6	V
DRVDD	3.15	3.3	3.6	V
IAVDD（单颗 ADC 芯片结果）		47.5		mA
IDRVDD（单颗 ADC 芯片结果）		6.2		mA
PSRR		0.43		%FSR
正弦波输入（单颗 ADC 芯片结果）		177		mW

测试条件：除非另有规定，AVDD=3.3V、DRVDD=3.3V、2.0Vp-p 满量程差分输入，AIN=0.5dBFS、1V 内部基准电压、DCS 关闭，T_A=25°C。*表示适用于整个工作温度范围的规格。

表 5-6 ADC 交流特性

参数	条件	最小值	典型值	最大值	单位
SNR	f_{IN} = 2.4MHz		72.2		dBc
SINAD	f_{IN} = 2.4MHz		72.3		dBFS
ENOB	f_{IN} = 2.4MHz		11.7		Bits
SFDR	f_{IN} = 2.4MHz		86.4		dBc
THD	f_{IN} = 2.4MHz		-84.4		dBc

5.4 运放单元

测试条件：双电源供电。除另有规定外，V_P=5V，V_N=-5V，V_{OCM}=0V，$R_{L,dm}$ = 500Ω，T_A=25°C。

表 5-7 电气特性

符号	参数	测试条件	最小值	典型值	最大值	单位
差分输入特性						
V_{OS}	输入失调电压	IN_P=IN_N=V_{OCM}=0V	-2.5	-	2.5	mV
I_B	输入偏置电流	IN_P=IN_N=V_{OCM}=0V	-7	-	7	uA
CMMR	共模抑制比	ΔV_{ICM} =±1V	70	-	-	dB
差分输出特性						
V_{OL}	输出低电平	单端输出	-	-	-3.6	V
V_{OH}	输出高电平	单端输出	3.4	-	-	V
动态特性						
BW	-3dB 带宽	V_{OUT}=0.5Vp-p, C_F=0pF	-	300	-	MHz
SR	压摆率	V_{OUT}=2Vp-p, C_F=0pF	880	-	-	V/us
V_{OCM} 到输出共模特性						
$V_{OS,CM}$	共模失调电压	$V_{OS,CM}$ = V_{OCMD} - VCOM IN_P=IN_N=V_{OCM}=0V	-35	-	35	mV
$I_{B,CM}$	V_{OCM} 输入偏置电流	IN_P=IN_N=V_{OCM}=0V	-6	-	6	uA
$CMRR_{CM}$	V_{OCM} 共模抑制比	ΔV_{OCM} =±1V	70	-	-	dB
$Gain_{CM}$	V_{OCM} 增益		0.985	-	1.015	V/V
电源特性						
I_{CC}	VP 静态电流		-	-	22	mA
I_{EE}	VN 静态电流		-22	-	-	mA
PSRR	电源抑制比	ΔVS =±1V	70	-	-	dB

5.5 主 DAC_D 单元

测试条件：除非另有规定，VDD=5V、VSS=-5V、LADCOM=AGND=DGND=0，I_{OUTFS}=10mA，Internal reference=2.5V，R_{IREFIN}=2K，T_A=25°C。*表示适用于整个工作温度范围的规格。

表 5-8 DAC 直流特性

参数	测试条件	最小值	典型值	最大值	单位
分辨率*			16		Bits
微分非线性（DNL）			±2.3		LSB
积分非线性（INL）			±2.2		LSB
满量程输出电流（I_{OUTFS}）		1		10	mA

下述参数均为 DAC_D 经运放输出的测试结果。

测试条件：除非另有规定，VDD=5V、VSS=-5V、LADCOM=AGND=DGND=0，I_{OUTFS}=10mA，Internal reference=2.5V，R_{IREFIN}=2K，T_A=25°C。*表示适用于整个工作温度范围的规格。

表 5-9 DAC 直流特性

参数	测试条件	最小值	典型值	最大值	单位
分辨率*			16		Bits
失调误差（Offset error）	运放输出		±0.24	±0.6	%FSR
失调误差偏移系数（dirft) *	运放输出		20.37	27.5	PPM/°C
增益误差（Gain error)	运放输出		±0.23	±0.35	%FSR
增益误差偏移系数（dirft) *	运放输出		19.9	29.7	PPM/°C
Reference Output					
输出基准电压*(V_{REF})	R_{EFOUT} 接 2KΩ到 I_{REF} 引脚	2.475	2.5	2.525	V
V_{REF} load regulation	R_{EFOUT} 接 2KΩ到 I_{REF} 引脚		4.64		mV/mA
VREF 偏移系数（dirft) *	R_{EFOUT} 接 2KΩ到 I_{REF} 引脚		16.82		PPM /°C
单颗 DAC_D 和单颗运放总功耗					
VDD		4.75	5	5.25	V
VSS		-4.75	5	-5.25	V
IDD	I_{FS}=10mA,f_{CLK}=40MSPS,f_{out}=0.8MHz		28.7		mA
ISS	I_{FS}=10mA,f_{CLK}=40MSPS,f_{out}=0.8MHz		42		mA
功耗	I_{FS}=10mA,f_{CLK}=40MSPS,f_{out}=0.8MHz		352.5		mW
电源抑制比（PSRR）	VDD=5V±5%		±0.05		%FSR/V
	VSS=-5V±5%		±0.06		%FSR/V

测试条件：除非另有说明，VDD=5V、VSS=-5V、LADCOM=AGND=DGND=0，I_{OUTFS}=10mA，Internal reference=2.5V，R_{IREFIN}=2K，T_A=25°C。*表示适用于整个工作温度范围的规格。

表 5-10 交流规格

参数	测试条件	最小值	典型值	最大值	单位
输出建立时间（t_s）	运放输出		20		ns
输出脉冲毛刺 (Glitch)	单端，运放输出		10		pV-s
	差分，运放输出		15		pV-s
无杂散动态范围（SFDR）	f_{CLK}=50MSPS,f_{out}=1MHz，运放输出		81.5		dB
	f_{CLK}=40MSPS,f_{out}=0.8MHz，运放输出		84.05		dB
总谐波失真（THD）	f_{CLK}=50MSPS,f_{out}=1MHz，运放输出		-75.23		dB
	f_{CLK}=40MSPS,f_{out}=0.8MHz，运放输出		-77.85		dB
输出上升时间（t_r）	运放输出		5.5		ns
输出下降时间（t_f）	运放输出		5.1		ns

5.6 RS422 接口单元

测试条件：除非特别说明，V_{CC}=3.3V，T_A=25°C。

表 5-11 开关特性

参数	符号	测试条件	最小值	典型值	最大值	单位
发送输入到输出延时	t_{PLH}	R_{DIFF} = 54Ω C_{LA} = C_{LB} =100pF		30		ns
	t_{PHL}			22		ns
发送输出电平变化时间差	t_{SKEW}	R_{DIFF} = 54Ω C_{LA} = C_{LB} =100pF		8		ns
发送输出上升沿和下降沿	t_R, t_F	R_{DIFF} = 54Ω C_{LA} = C_{LB} =100pF		12		ns
接收输入到输出延时	t_{PLH}	R_{DIFF} = 54Ω C_{LA} = C_{LB} =100pF		52		ns
	t_{PHL}			44		ns
接收输入延时偏差	t_{SKD}	R_{DIFF} = 54Ω C_{LA} = C_{LB} =100pF		8		ns
最大数据速率	f_{MAX}	t_{PLH}，t_{PHL}＜50%数据周期		4		Mbps

6 应用注意事项

6.1 产品应用说明

M2202 在采用系统集成技术实现了六类器件在微小封装内的融合，涉及多种数字/模拟信号的处理。应用过程中除应具体了解各功能单元电路功能性能指标外，还应充分保证系统应用应遵循的各种设计规则，例如信号完整性设计、电源完整性设计、ESD 防护设计、电磁兼容性设计等。

6.2 对电源的要求和推荐使用电路

M2202 两通道混合信号处理 SIP 电路上电要求如下:

1. 可编程逻辑单元:无上电顺序要求，使用 True LVDS 的 Bank VCCIO 建议设置为 2.5V，VCCX 不能小于最大的 VCCIO。
2. 配置存储器单元：无特殊上电要求。
3. ADC_A 单元：无特殊上电要求。
4. 差分运放单元：无特殊上电要求。
5. RS422 接口单元：无特殊上电要求。
6. DAC_D 单元：无特殊上电要求。
7. 模/数转换单元、数/模转换单元：模拟电源和数字电源供电需分开。

6.3 产品防护

6.3.1 电装及防护措施

器件应采取防静电措施进行操作。推荐下列操作措施：

1. 器件应在防静电的工作台上操作；
2. 试验设备和器具应接地；
3. 不能直接用手触摸器件引线，应佩戴防静电指套和腕带；
4. 器件应存放在防静电材料制成的容器中；
5. 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或丝织物；
6. 相对湿度应尽可能保持在 30%~60%。

6.3.2 包装

器件包装应至少满足以下要求：

1. 由无腐蚀的材料制成；
2. 具有足够的强度，能够经得起搬运过程中的震动和冲击；
3. 用抗静电材料涂敷过或浸渍过，具备足够的抗静电能力；
4. 能够牢固的把所装器件支撑在一定的位置；
5. 能保持器件引线不发生变形；
6. 没有锋利的棱角；
7. 能安全容易的移动、检查和替换器件；
8. 一般不使用聚氯乙稀、氯丁橡胶、乙烯树脂和聚硫化物等材料，也不允许使用有硫、盐、酸、碱等腐蚀成分的材料，使用具有低放气指数、低尘粒脱落的材料制造为宜。

6.3.3 运输和存储

器件在运输和贮存过程中，至少应满足以下要求：

■ 运输：在避免雨、雪直接影响的条件下，装有产品的包装箱可以用任何运输工具运输。但不能和带有酸性、碱性和其它腐蚀性物体堆放在一起。

■ 贮存：包装好的产品应贮存在环境温度为 20°C~26°C，相对湿度不大于 30%~60%，周围没有酸、碱或其它腐蚀性气体且通风良好的库房里。

7 封装信息

M2202 芯片采用 BGA169 塑封封装，封装尺寸为 14mm×14mm。




图 7-1 顶视图




图 7-2 底视图




图 7-3 侧视图




图 7-4 Detail A (2:1)




图 7-5 Detail B (2:1)

表 7-1 M2202 外形尺寸

标尺	最小值	典型值	最大值	单位
A	1.796	1.866	1.936	mm
A1	0.320	0.370	0.420	mm
A2	1.446	1.496	1.556	mm

标尺	最小值	典型值	最大值	单位
A3		1.000 BASIC		mm
C	0.446	0.496	0.546	mm
D	13.900	14.000	14.100	mm
D1		12.000 BASIC		mm
E	13.900	14.000	14.100	mm
E1		12.000 BASIC		mm
e		1.000 BASIC		mm
b	0.450	0.500	0.550	mm
L1		0.75 REF		mm
L2		0.75 REF		mm
aaa		0.150		mm
ccc		0.200		mm
ddd		0.200		mm
eee		0.150		mm
fff		0.080		mm

8 订购信息

订购型号	封装类型	包装类型	包装数量	温度范围
M2202-ECT	BGA169	Tray	119 PCS	-40°C~+85°C
M2202-ECT-T	BGA169	Tray	119 PCS	-40°C~+85°C




图 8-1 M2202 产品命名规则