

分类号:TN78

单位代码: 10110

学 号: S1905094



中北大学

NORTH UNIVERSITY OF CHINA

# 硕士学位论文

(专 硕)

## 取样示波器精密延时及窄脉冲触发 技术的研究与实现

硕士研究生\_\_\_\_\_刘震

指导教师\_\_\_\_\_张敏娟

校外导师\_\_\_\_\_张跃国

学科领域\_\_\_\_\_电子与通信工程

2022年6月1日



图书分类号 TN78 密级 非密

UDC <sup>注1</sup>

## 硕 士 学 位 论 文

### 取样示波器精密延时及窄脉冲触发 技术的研究与实现

刘震

校内指导教师（姓名、职称） 张敏娟 副教授

校外指导教师（姓名、职称） 张跃国 工程师

申请学位级别 工程硕士

学科领域（研究方向） 电子与通信工程

论文提交日期 2022 年 5 月 21 日

论文答辩日期 2022 年 5 月 27 日

学位授予日期  年  月  日

论文评阅人 李玉山 教授 黎海涛 副教授

答辩委员会主席 侯文 教授

2022 年 6 月 1 日



# 取样示波器精密延时及窄脉冲触发技术的研究与实现

## 摘要

信号测试与分析仪器是电子通信、航天航空、国防科技中的一项重要的设备,基于顺序等效采样技术的取样示波器可以使用较低的采样率实现对微波、雷达等高频周期信号进行等效采集以供分析,取样示波器的发展对我国通信、电子、国防等领域具有重要意义。取样示波器在取样时需要一个与被测信号同步的时钟或分频时钟做触发,为实现对高速数字通信信号进行等效时间采样,本文研究设计了一种高速时钟恢复电路,从高速数据流中得到与被测信号同步的时钟信号,用于触发取样示波器工作。另一方面,为实现高带宽瞬态等效时间取样,该触发信号还需进一步压缩和序列延迟,为此设计了一种基于阶跃恢复二极管的脉冲压缩电路和级联延时电路。结合相关项目,本文的研究内容有以下几点:

1、为了获取被测高速通信信号的同步时钟,本文首先对高速时钟恢复电路进行研究和设计,实现了全速率时钟和半速率时钟两种工作模式下的 6.5 Mbps 至 6.25 Gbps 的串行输入数据的时钟恢复,经实验测试,所恢复的时钟可用于取样示波器中触发起样。

2、本文基于顺序等效采样的原理设计了一种粗延时与细延时相结合的级联延时电路。粗延时部分通过对粗延时同步时钟计数,可实现微秒级的延时时间。细延时部分使用延时芯片实现,延时范围为 0~10.2ns,延时精度可以达到 10ps。

3、为了实现取样器的触发取样,在研究超窄脉冲产生信号的基础上,设计了一种基于阶跃恢复二极管的超宽带窄脉冲产生电路,该窄脉冲产生电路对取样脉冲进行压缩实现皮秒量级的电压跳变,实测值为 95ps,跳变幅度可以达到 7V 以上。利用该跳变脉冲触发取样器工作,实现了对 30GHz 被测信号的等效时间取样。

4、基于所设计的电路与样机中其他模块搭建了整体系统,并进行了测试,验证了本文设计的电路可触发起样器对被测信号进行取样。

**关键词:** 取样示波器, 顺序等效采样, 时钟恢复, 级联延时, 超宽带窄脉冲



# Research and implementation of precise delay and narrow pulse trigger technology for sampling oscilloscope

## Abstract

Signal test and analysis instrument is an important equipment in electronic communication, aerospace and national defense science and technology. The sampling oscilloscope based on sequential equivalent sampling technology can realize the equivalent acquisition of high-frequency periodic repetitive signals such as microwave and radar with low real-time sampling rate for analysis. The development of sampling oscilloscope is of great significance to the fields of communication, electronics and national defense in our country. The sampling oscilloscope needs a synchronous clock or frequency division clock of the measured signal to trigger during sampling. In order to realize the equivalent time sampling of high-speed digital communication signals, this thesis studies and designs a high-speed clock recovery circuit, which is used to obtain the clock signal synchronized with the measured signal from the high-speed data stream and this clock signal is used to trigger the sampling oscilloscope. On the other hand, in order to achieve high bandwidth transient equivalent time sampling, the trigger signal needs further compression and sequence delay. Therefore a pulse compression circuit and cascade delay circuit based on step recovery diode are designed and developed. Combined with the project, the research contents of this thesis are as follows:

(1) In order to obtain the synchronization clock of the measured high-speed communication signal, this thesis first studies and designs the high-speed clock recovery circuit, and realizes the clock recovery of serial input data from 6.5 Mbps to 6.25 Gbps in full rate clock mode and half rate clock mode. The experimental test shows that the recovered clock can be used to trigger sampling in sampling oscilloscope.

(2) Based on the principle of sequential equivalent sampling, this thesis designs a cascade delay circuit which combines coarse delay and fine delay, a cascade delay

circuit combining coarse delay and fine delay is designed in this thesis. Coarse delay part by coarse delay synchronization clock count, which can realize the delay time of microsecond level. The fine delay is realized by the delay chip. The delay range is 0 ~ 10.2ns, the delay resolution can reach 10ps.

(3) In order to realize the trigger sampling of the sampler, based on the study of the trigger signal of ultra narrow pulse. An ultra wide band (UWB) narrow pulse generation circuit based on step recovery diode (SRD) is designed, the narrow pulse trigger circuit compresses the sampling pulse to achieve picosecond voltage jump. The measured value is 95ps, and the jump amplitude can reach more than 7V. The equivalent time sampling of 30GHz signal is realized by using the jump pulse delay sequence to drive the sampler.

(4) Based on the designed circuit and other modules in the prototype, the whole system is built and tested, which verifies that the circuit designed in this thesis can trigger the sampler to sample the measured signal.

**Keywords:** Sampling oscilloscope, Sequential equivalent sampling, Clock recovery, Cascade delay, UWB narrow pulse

# 目 录

## 1 绪论

|                          |   |
|--------------------------|---|
| 1.1 选题背景及研究意义 .....      | 1 |
| 1.2 国内外研究现状 .....        | 2 |
| 1.2.1 取样示波器研究现状 .....    | 2 |
| 1.2.2 等效采样技术研究现状 .....   | 3 |
| 1.2.3 超宽带窄脉冲技术研究现状 ..... | 4 |
| 1.3 课题来源、主要工作及结构安排 ..... | 5 |

## 2 等效采样和窄脉冲产生技术研究

|                            |    |
|----------------------------|----|
| 2.1 等效采样技术研究 .....         | 7  |
| 2.2 延时单元设计方法研究 .....       | 9  |
| 2.2.1 斜坡比较法 .....          | 9  |
| 2.2.2 集成芯片延迟线法 .....       | 11 |
| 2.2.3 时钟相位延迟线法 .....       | 12 |
| 2.2.4 级联延时法 .....          | 13 |
| 2.3 超宽带窄脉冲产生技术研究 .....     | 14 |
| 2.3.1 阶跃恢复二极管窄脉冲产生技术 ..... | 14 |
| 2.3.2 隧道二极管窄脉冲产生技术 .....   | 17 |
| 2.3.3 雪崩三极管窄脉冲产生技术 .....   | 18 |
| 2.4 本章小结 .....             | 21 |

## 3 硬件系统设计与分析

|                        |    |
|------------------------|----|
| 3.1 取样示波器样机整体结构 .....  | 22 |
| 3.2 高速时钟恢复电路设计 .....   | 23 |
| 3.3 低抖动时钟发生电路设计 .....  | 27 |
| 3.4 级联延时电路设计 .....     | 30 |
| 3.5 超宽带窄脉冲产生电路设计 ..... | 34 |
| 3.6 本章小结 .....         | 38 |



## 4 软件设计与仿真分析

|                           |    |
|---------------------------|----|
| 4.1 高速时钟恢复模块程序设计 .....    | 39 |
| 4.2 低抖动时钟发生模块程序设计 .....   | 40 |
| 4.2.1 低抖动时钟发生电路程序设计 ..... | 40 |
| 4.2.2 时钟分频电路程序设计 .....    | 42 |
| 4.3 级联延时电路软件设计 .....      | 43 |
| 4.4 超宽带窄脉冲产生电路仿真验证 .....  | 46 |
| 4.5 本章小结 .....            | 49 |

## 5 电路测试与分析

|                              |    |
|------------------------------|----|
| 5.1 高速时钟恢复电路测试 .....         | 50 |
| 5.2 低抖动时钟发生电路和时钟分频电路测试 ..... | 53 |
| 5.3 级联延时电路测试 .....           | 55 |
| 5.4 超宽带窄脉冲产生电路测试 .....       | 58 |
| 5.5 整体测试验证 .....             | 60 |
| 5.6 本章小结 .....               | 62 |

## 6 总结与展望

### 参考文献

### 攻读硕士学位期间所取得的研究成果

### 致谢

# 1 绪论

## 1.1 选题背景及研究意义

随着通信技术的不断发展,高频信号的应用越来越得到人们的重视,电子通信、航天航空、雷达以及国防等重要领域对高频信号的分析尤为重要。随着云计算、物联网、大数据等相关产业的快速发展,无线和有线传输网络的带宽在大数据传输的需求下不断地提升,接口的速率很快突破了 100Gbps<sup>[1]</sup>,并很快应用在各种核心网络以及高端服务器上,5G 无线通信的信号速率也将达到 1Gbps,高速串行总线如 PCI-Express 4.0<sup>[2]</sup>、USB3.1 等传输速率也突破了 10Gbps<sup>[3]</sup>。随着信号的频率及传输速率的不断提高,对信号分析的仪器要求也越来越高,高带宽的信号测量及分析仪器在市场和工业领域的需求越来越大。因此,发展高速采集、波形分析、多功能的测试仪器非常有意义。

电子工程师进行产品设计与验证离不开测试测量仪器,示波器是波形测量和分析的重要仪器。示波器分为实时示波器<sup>[4]</sup>和取样示波器<sup>[5]</sup>,实时示波器采用实时采样的方式,使用高速模数转换器(Analog to Digital Converter, ADC)对被测信号进行连续采样并显示波形,实时采样的采样率受限于 ADC 的采样速率<sup>[6]</sup>。由于我国高速集成芯片发展缓慢,并且长期以来,美国限制对我国出口包括 ADC 在内的高速芯片,甚至禁售,造成我国对实时示波器的研究很难有重大突破。

取样示波器与实时示波器的采样方式不同,取样示波器采用等效采样技术<sup>[7]</sup>,可以使用较低采样速率的 ADC 对被测信号进行采样。得益于对等效采样技术的应用,取样示波器在带宽、频率、成本、精度等重要参数上有了新的突破,并且克服了因 ADC 所带来的成本较高、精度低等一系列问题。在超带宽脉冲信号的测量、高速信号抖动测量及分析和对高速信号的完整性分析等领域被广泛应用<sup>[8]</sup>。取样示波器不仅具有对信号进行测量及显示功能<sup>[9]</sup>,还具有眼图分析、眼图模板测试、波形分析以及幅度分析等功能。因此,取样示波器可以有效的完成时域测试任务,是一种不可或缺的测试工具。

国内对取样示波器的研究起步较晚,其主要成果大多体现在学术论文中。目前,国内取样示波器还没有成熟的产品,电子科技大学基于随机等效采样技术研制的取样示波器样机带宽为 4GHz,但与国外取样示波器性能对比,仍然有很大的差距。因此,研究

带宽更高、性能更好的取样示波器迫在眉睫。取样示波器的关键技术包括顺序等效采样技术和超宽带窄脉冲产生技术，基于顺序等效采样的原理设计一种高精度延时电路能获得更高的等效采样率。超宽带窄脉冲产生技术可以对取样脉冲信号进行压缩，使取样脉冲信号的边沿极窄，触发取样电路（取样器）对高频信号进行采样。超宽带窄脉冲产生电路和取样器决定了取样示波器的带宽。因此，顺序等效采样技术和超宽带窄脉冲产生技术的研究对取样示波器的发展有重要意义。本文结合参与的取样示波器项目，对相关技术进行了研究。

## 1.2 国内外研究现状

### 1.2.1 取样示波器研究现状

世界上最早的取样示波器研制于 1950 年左右<sup>[10]</sup>，该取样示波器的带宽只有 50MHz。1957 年研制的取样示波器性能有了较大提高，带宽达到了 2GHz。泰克公司在 1987 年推出了一款 TEK11400 系列的取样示波器，输入带宽为 1GHz。目前，世界上的高性能取样示波器还是被国外仪器公司例如 Tektronix（泰克）、Agilent（安捷伦）以及英国的 Pico technology（比克）公司垄断。泰克公司研发的型号为 DSA8300 系列的数字取样示波器<sup>[11]</sup>可以同时 8 个通道工作，输入的电信号带宽可以达到 70GHz，其典型抖动值小于 100 飞秒。英国的 Pico technology 公司生产的 9300 系列取样示波器<sup>[12]</sup>，其输入带宽达到了 15GHz~25GHz。日本 Anritsu 公司生产的 MP2100B 系列取样示波器电接口带宽达到了 25GHz，其光接口带宽也达到了 9GHz，是一款多功能的测试仪器。目前日本 Anritsu 已经推出了 MP2100B 系列的替代产品，型号为 MP2110A，该取样示波器支持电信号输入带宽为 40GHz，光信号通道最高支持输入带宽为 35GHz，MP2110A 支持双通道取样示波器，并且最多可以同时测量 4 通道 BERT。如图 1-1 所示为 MP2110A 型号示波器。



图 1-1 Anritsu 公司的 MP2110A 示波器

Fig. 1-1 Anritsu MP2110A oscilloscope

国内对取样示波器的研究还处在起步阶段，电子科技大学对该仪器的研究在国内处于领先地位。邱渡裕等人在 2015 年研制出了输入带宽为 4GHz，等效采样率为 1TSPS 的取样示波器样机<sup>[13]</sup>。国内示波器研发单位还有优利德、北京普源精电公司、中电 41 所等，但推出的产品性能与国外是德科技、泰克等公司还有很大的差距，因此对高带宽、高采样率的取样示波器进行研究对我国仪器的发展至关重要。

### 1.2.2 等效采样技术研究现状

取样示波器的发展得益于对等效采样技术的应用，可以对周期信号或重复信号进行测试和分析。国外对等效采样技术的研究比较成熟，上世纪七十年代左右，国外研制的取样示波器中已经出现了顺序等效采样和随机等效采样，但其采样率比较低。1987 年，泰克公司的 TEK11400 实现了等效采样率 100GSPS。目前，对等效采样技术的研究和应用在国外取得了很大的进展，Tektronix 公司推出的高性能取样示波器等效采样率达到了几个 TSPS，例如：DPO70000 和 DPO7000 系列，等效采样率达到了 5TSPS；是德科技（原安捷伦科技）推出的取样示波器其采样率可以达到 10TSPS；国外还有力科公司研发的取样示波器，采样率也达到了 4TSPS。

国内很多高校和企业对等效采样技术的研究同样取得了不错的成果。2014 年张君禹<sup>[14]</sup>等人对于顺序等效采样技术的研究实现了等效采样率为 100GSPS，SNR 达到了 64.68dB。邱渡裕等人在 2015 年研发的取样示波器样机实现了 1TSPS 的等效采样率。马凯等人在 2014 年设计了一种精密延时电路，该电路基于斜坡式发生器原理设计<sup>[15]</sup>，其延时精度为 2ps，理论上的等效采样率为 500GSPS。中国科学院电子研究所沈绍祥等人



研究实现了精度为 8.69ps 的步进延时，等效采样率理论上达到了 115GSPS<sup>[16]</sup>。国内企业优利德公司研发的示波器也取得了不错的成果，实现了等效采样率为 100GSPS 的产品。普源精电公司推出的产品实现了 50GSPS 等效采样率。

### 1.2.3 超宽带窄脉冲技术研究现状

对于超宽带窄脉冲技术的研究，国外相对国内具有更成熟的技术，2003 年，Meng M 等人基于阶跃恢复二极管设计了一种脉冲发生器，可以产生幅度为 2.3V<sub>pp</sub>，脉冲宽度为 115ps 的窄脉冲信号。2009 年，Protiva P 等人设计的脉冲发生器，可以产生脉宽为 110ps 的脉冲信号。81133A 是 KeySight 研制的脉冲发生器，可以产生超快上升时间的脉冲信号，其中脉冲上升时间小于 60ps（测量时间为 20%-80%），最小脉宽达到了 100ps，如图 1-2 所示为 81133A 型号脉冲发生器。泰克公司推出的 4000 系列产品可以产生固定频率及脉宽的脉冲信号，其中型号为 4005 的产品可以产生上升时间为 5ps 的脉冲信号。10000 系列可以产生连续可控脉冲信号，型号为 10050A 的产品可以产生上升时间为 45ps 的脉冲信号。



图 1-2 KeySight 公司的 81133A 型脉冲/码型发生器

Fig. 1-2 Keysight's type 81133A pulse/code generator

国内对超宽带窄脉冲技术的研究也取得了一系列的进展，南锋电子研发的 NF1516A 脉冲信号发生器，脉冲的脉宽为 0.2 $\mu$ s 至 10 $\mu$ s，脉冲的上升沿实现了小于等于 0.1 $\mu$ s。2011 年彭亚红等人利用双极型射频晶体管设计了具有双管并联结构的超宽带窄脉冲发生器<sup>[17]</sup>，可以产生宽度为 983.1ps、幅度约为 3V 的脉冲信号。2018 年，王肖隆等人提出了一种超带宽亚周期脉冲电路设计方案<sup>[18]</sup>，该电路可以输出脉宽为 150ps，最大幅度为 3.7V 的脉冲信号。2019 年电子科技大学刘军<sup>[19]</sup>等人研制了极窄脉冲产生电路，该电路可以产生幅度可控的脉冲信号，并且脉冲信号的最大幅度为 3.0V<sub>pp</sub>、上升时间为 150ps。

尽管国内对超宽带窄脉冲技术的研究取得了不错的成果，现有技术能产生 150ps 以内的快沿脉冲信号，但是针对本课题取样示波器项目，要求取样脉冲下降时间在 150ps 以内，同时脉冲的幅度也需要达到 5V 及以上，且装入样机中的超宽带窄脉冲电路板尺寸尽可能要小，为满足上述要求，需结合现有的技术对其进一步研究。

### 1.3 课题来源、主要工作及结构安排

本课题主要来源：中北大学承担的测试仪器项目《\*\*\*\*分析仪》和《高速\*\*\*\*特性分析仪》。

本论文主要工作是基于取样示波器相关仪器项目，结合当前相关理论研究，对取样示波器的高速时钟恢复电路进行了设计，其次对取样示波器的精密延时和窄脉冲产生技术进行了研究，最后完成高速时钟恢复电路、级联延时电路和超宽带窄脉冲产生电路的功能和技术指标。其相关内容的主要指标如表 1-1 所示。

表 1-1 本论文设计内容主要指标

Tab. 1-1 Main indicators of the design of this thesis

| 名称            | 主要参数               |
|---------------|--------------------|
| 输入信号的类型       | 数据流或正弦波            |
| 时钟恢复电路数据输入速率  | 6.25Gbps           |
| 延时精度          | 10ps               |
| 超宽带窄脉冲产生电路通道数 | 2                  |
| 取样脉冲信号        | 下降时间：<150ps 幅度：>5V |

本论文的章节结构安排如下：

第一章：绪论。主要对本课题的研究背景与研究意义进行了分析，对取样示波器、等效采样技术和超宽带窄脉冲技术的国内外研究现状进行了讨论，最后说明了本课题的来源，明确了本论文的研究目的和主要工作。

第二章：等效采样和超宽带窄脉冲产生技术研究。分析了随机等效采样技术和顺序等效采样技术的原理，针对项目指标和需求，本课题取样示波器使用顺序等效采样的方法，为实现高等效采样率，对延时单元的设计方法进行了研究。本章最后，对三种产生

窄脉冲的高速器件及典型电路进行了分析。

第三章：系统硬件电路设计。对本课题的相关硬件模块进行了设计，包括：高速时钟恢复电路、低抖动时钟发生电路、级联延时电路、超宽带窄脉冲产生电路等主要硬件电路，给出了各模块电路的功能和具体设计方案。

第四章：软件设计及仿真。对相关模块的控制程序进行了设计、调用了 FPGA 内部的资源倍频 IP 核对时钟频率进行了倍频设置。本章最后使用 Cadence 软件中的 Pspice 仿真工具对高带宽窄脉冲产生电路进行了仿真验证，对仿真结果进行了分析。

第五章：电路测试及分析。对所设计的电路进行了测试，对测试结果进行了分析。

第六章：总结与展望。

## 2 等效采样和窄脉冲产生技术研究

取样示波器的发展得益于顺序等效采样技术和超宽带窄脉冲产生技术的应用, 取样示波器使用顺序等效采样技术可以通过对被测信号多次重复采样实现更高的采样率。超宽带窄脉冲产生技术可以将取样脉冲信号进行压缩, 使取样脉冲信号的边沿极窄, 触发取样装置(取样器)对被测信号进行采样。顺序等效采样技术和超宽带窄脉冲产生技术是取样示波器的两个关键技术。因此, 在进行取样示波器的精密延时和窄脉冲触发电路设计前, 首先对相关理论和设计方法进行研究。

### 2.1 等效采样技术研究

等效采样技术<sup>[20-22]</sup>分随机等效采样技术<sup>[23-25]</sup>和顺序等效采样技术<sup>[26,27]</sup>, 随机等效采样的原理是对输入被测信号进行多次触发和采集, 然后将每次采集得到的采样点按照一定的规则对被测信号进行波形重构。若将触发时刻与触发后的第一个采样时钟上升沿的时间间隔定义为 $\Delta t$ , 采样点根据 $\Delta t$ 的大小进行排序实现波形重构。随机等效采样的采样过程如图 2-1 所示, 因为 $\Delta t$ 是随机的, 且被测信号和采样时钟相互独立, 因此被称为随机等效采样。可以通过高分辨率的时间数字转换(TDC)技术<sup>[28-30]</sup>对时间间隔 $\Delta t$ 进行测量。




图 2-1 随机等效采样的原理图

Fig. 2-1 Schematic diagram of random equivalent sampling

由上图所示的随机等效采样技术的原理图， $t_0 \sim t_9$  时间是重构波形时对应取样点的位置，为了准确获得取样点的位置，对于时间  $t_0 \sim t_9$  的准确测量非常重要。因此，实现随机等效采样技术的关键是实现对  $\Delta t$  的高精度测量。目前比较常用的时间间隔测量方法包括：数字游标法、脉冲展宽法<sup>[31]</sup>、延迟线法<sup>[32]</sup>、时间幅度转换法<sup>[33]</sup>和双斜率电容充放电测量法等。

顺序等效采样技术是以一个与被测信号的同步触发信号为基准，对被测信号进行重复采样。其采样过程是：当第 1 个触发边沿到来时，取样示波器会对被测信号进行一个样点的采样；当第 2 个触发边沿到来时，先对触发信号延时  $\Delta t$ ，然后对信号采样；当第 3 个触发边沿到来时，先对触发信号延时  $2\Delta t$ ，再对信号进行采样；类似地，当每一次触发到来时，都会对触发信号多延时  $\Delta t$  后再进行采样。顺序等效采样的原理图如图 2-2 所示，由于在相邻的两次采样间的时间间隔可以很长，因此实际的采样率比较低。但触发点和采样点之间的延时调整分辨率很小，可以是皮秒级别甚至几十个飞秒，这样在波形重构的时候采样点之间的时间间隔很小，因此会等效出非常高的采样率。




图 2-2 顺序等效采样的原理图

Fig. 2-2 Schematic diagram of sequential equivalent sampling

实现顺序等效采样技术的难点是实现微小的时间间隔，时间间隔的精度要求比较高，时间间隔越小，顺序等效采样的最高采样率越高。因此设计一种高精度的延时电路

是实现顺序等效采样技术的关键。

随机等效采样通过不断内插来提高等效采样率，假设实时采样率为 $f_s$ 且相对较低，进行 $M$ 次内插后的采样率提高了 $M$ 倍，波形重构后实现的等效采样率为 $Mf_s$ 。因此，提高 $M$ 可以提高等效采样率，但是 $M$ 不能无限增大，当内插倍数过大，会使波形的重构时间变长，造成波形不能被完整的重构。顺序等效采样对比随机等效采样而言，原理相对简单，重构波形的时间更短，且可以通过实现高延时调整分辨率 $\Delta t$ 实现较高采样率。针对随机等效采样技术的缺陷，结合相关项目，本课题取样示波器使用顺序等效采样的方法，通过设计精密延时电路获得更高的等效采样率。

## 2.2 延时单元设计方法研究

上文对顺序等效采样的原理进行了分析，为实现等效采样系统的高等效采样率，需要设计一种高精度的延时电路。延时电路的设计有很多方法，例如：光纤延时法<sup>[34]</sup>、模拟电路延时法<sup>[35]</sup>、数字电路延时法<sup>[36]</sup>等。光纤延时法是通过物理介质（同轴线、波导、微带线）等对信号进行延时，具有成本低、重量轻、高带宽等优势。模拟电路延时法通过对电容的充放电来实现延时，还可以通过模拟延时芯片实现可编程模拟延时。随着数字电路的发展，数字电路延时方法得到了广泛的应用，使用 FPGA 的内部逻辑可以实现数字延时，通过对 FPGA 的时钟进行计数同样可以实现数字延时<sup>[37]</sup>。下文将对传统的延时单元设计方法进行研究。

### 2.2.1 斜坡比较法

基于斜坡比较法设计的精密延时电路，可以实现皮秒级的步进延时<sup>[38]</sup>。该延时电路主要由三部分构成，分别为快斜坡发生器、慢斜坡发生器和比较器。斜坡比较法的原理如图 2-3 所示，其工作原理是快斜坡信号发生器输入与被测信号同步的脉冲信号，产生信号 B，该信号为快斜坡信号，信号 B 的周期为  $T$ 。同时，慢斜坡信号（信号 C）由慢斜坡信号发生器产生，信号 C 的周期为  $T_1=nT$ ，该信号可等效为阶梯波。将信号 B 和信号 C 输入到比较器中，当信号 B 的幅度等于信号 C 的幅度时，比较器产生延时脉冲信号。






图 2-3 斜坡比较法的原理图

Fig. 2-3 Schematic diagram of slope comparison method

如图 2-4 所示的斜坡比较法波形图，当每一个快斜坡信号结束后，阶梯波（慢斜坡）信号的电压都会相应增加，因此，当下一个快斜坡信号输入到比较器进行比较时，输出的脉冲信号相对触发信号产生一个步进值为 $\Delta T$ 的步进延时时间，通过对步进脉冲信号整形可获得步进延时的取样脉冲。其中信号 A 为系统的时钟信号；信号 B 为快斜坡信号，与信号 A 同频；信号 C 为慢斜坡信号，可等效为阶梯波信号；信号 D 为步进延时信号；信号 E 为窄脉冲信号。




图 2-4 斜坡比较法波形图

Fig. 2-4 Waveform of slope comparison method

## 2.2.2 集成芯片延迟线法

目前,很多半导体公司相继推出了高精度的可编程延时芯片,延时芯片可以实现纳秒和皮秒量级的延时输出。其原理是通过对不同传输通路进行选择,实现对目标信号的不同传输时间。如图 2-5 所示的集成延时芯片的结构图,通过数字控制模块对延时芯片进行控制,实现对输入信号通路的控制,进而可以选择输出不同的延时时间。




图 2-5 集成延时芯片的结构图

Fig. 2-5 Structure of the integrated delay chip

上图是一个延时芯片的结构图,具有 8 位控制字,其中 UD 表示延时单元,D0 控制 1 个单元的延时时间,D1 控制 2 个单元的延时时间,Dn 控制  $2^n$  个单元的延时时间。通过数字控制模块控制延时芯片,可以通过编程实现  $0 \sim 2^{n-1}$  任意个单位的延时时间,输出步长为 1 个单位的延时时间。

常见的延时芯片有 MC100EP196B,该芯片由安森美公司研发,可通过编程实现  $0 \sim 10.2\text{ns}$  的延时输出,其延时精度为  $10\text{ps}$ ;HMC911 是 Analog Device 公司推出的高精度延时芯片,延时精度可以达到  $0.1\text{ps}$ ;Maxim 公司推出的 DS1123-200 的延时芯片,最大延时可以实现  $510\text{ns}$ ,延时精度为  $2\text{ns}$ 。集成芯片延迟线法通常使用模拟电路技术,实现输出高精度延时。以 DS1123L 系列的延迟芯片为例,对集成芯片的延时系统进行一个详细说明。DS1123L 的内部结构图如图 2-6 所示,它是一个 8 位可编程的延迟线,芯片内部集成了 255 个延迟单元,可以使用 8 位并行接口来完成编程。




图 2-6 DS1123L 的内部结构图

Fig. 2-6 Internal structure diagram of DS1123L

基于可编程延迟芯片设计的延时电路可以实现高精度的延时输出，且操作简单、稳定性好。但是可编程延迟芯片的延时范围一般比较小，通过使用单个芯片很难实现大延时步进系统。

### 2.2.3 时钟相位延迟线法

时钟相位延迟线法是基于 FPGA 实现的延时技术，该技术需要在系统的同步时钟控制下进行，可以通过对时钟进行分频，提高延时精度，通常使用锁相环（PLL）产生时钟。PLL 的基本结构如图 2-7 所示，组成结构包括：鉴相器、环路滤波器和压控振荡器<sup>[39]</sup>。其基本思路是通过对输入信号频率的自动跟踪，进而完成对前后两个信号的自动跟踪和相位同步的任务。




图 2-7 PLL 的基本结构

Fig. 2-7 PLL structure

时钟相位延迟线技术可以使用 FPGA 实现，Altera 公司的 FPGA 芯片集成了高性能的锁相环，通过调用内部 ALTPLL 的 IP 核，配置参数能输出不同频率和不同相位的时

钟信号，Quartus 软件的 ALTPLL 的 IP 核调用界面如图 2-8 所示。通过使用延时后的时钟信号去采样目标信号，就达到了对目标信号精确延时。




图 2-8 ALTPLL 的 IP 核调用界面

Fig. 2-8 IP core call interface of ALTPLL

## 2.2.4 级联延时法

上文介绍了斜坡比较法、集成芯片延迟法等可以实现高精度延时，但是延时范围一般比较小。级联延时法一般由粗延时和细延时两部分组成，其中粗延时部分可以实现大范围延时输出，决定了延时系统的输出最大延时时间。细延时部分可以实现高精度延时输出，决定了延时系统输出的最高延时分辨率。级联延时原理图如图 2-9 所示。




图 2-9 级联延时原理图

Fig. 2-9 Cascading delay schematic diagram

级联延时法中的粗延时可由延时芯片实现，对于实现纳秒或微秒级别的延时输出可

以选用 Maxim 公司推出的系列延时芯片，其最大输出可以实现 1275ns。对于实现几十个微秒或毫秒以上的延时输出，使用集成延时芯片很难实现，通常需要利用 FPGA 实现。

级联延时的细延时部分通常使用高精度的延时芯片实现，一般可以实现皮秒级别的延时输出。但是级联延时要求粗延时和细延时的延时范围需要搭接，即细延时的最大延时时间需要覆盖或达到粗延时部分的延时分辨率。级联延时电路的关键是延时的动态范围要大，延时的精度要高，常用于雷达、取样示波器和一些电子设备的通信领域中。

本课题取样示波器采用顺序等效采样的方法，为了实现不同数据采集系统的要求，不仅需要延时范围大，而且延时的精度要高，基于上述对几种延时单元的设计方法的分析，本文使用级联延时方法实现大范围高精度的延时。

## 2.3 超宽带窄脉冲产生技术研究

本课题取样电路（取样器）需要在延时电路的控制下实现对被测信号精密取样，且延时后的取样脉冲信号下降时间需要达到皮秒级别。因此，需要对取样脉冲信号进一步压缩，用于满足取样器的高带宽输入要求。针对上述需求，对超宽带窄脉冲技术进行了研究。

超宽带脉冲发生器<sup>[40-42]</sup>是所有超宽带系统中相当重要的一部分，对超宽带系统的性能和质量起决定性作用。为了实现高性能的超宽带系统，对超宽带脉冲产生电路的研究尤为重要。高速器件是超宽带窄脉冲产生电路中的核心器件，其中基于阶跃恢复二极管和隧道二极管设计的电路可以产生皮秒或纳秒级别脉冲，基于雪崩三极管设计的电路可以产生纳秒级别的脉冲<sup>[43]</sup>。

上述三种高速器件都有各自的特点，阶跃恢复二极管的特点是具有非常短的反向恢复时间，可以达到几十个皮秒；隧道二极管的开关特性好，且速度比较快；雪崩三极管可以输出相对较大的电流。本节将对三种高速器件的特性和产生窄脉冲技术的原理进行分析。

### 2.3.1 阶跃恢复二极管窄脉冲产生技术

阶跃恢复二极管（Step Recovery Diode, SRD）具有快速转换的特性，且暂态时间

很短，可以达到几十个皮秒<sup>[44,45]</sup>。阶跃恢复二极管有三个层，分别是 P+区、N 区与 N+区的特殊结构，其中 N 区的浓度最低，两侧 P+区和 N+区的浓度比较大，其中 P+区中较多的载流子是空穴，较少的载流子是自由电子。而 N+区相反，自由电子是主要的载流子，空穴是较少的载流子。因此，当阶跃恢复二极管正偏时，P+区接入正电压，造成了内外电场的不平衡，当内电场小于外电场时，自由电子会加速移动，此过程为正向导通过程。正向导通时阶跃恢复二极管功能与普通的二极管相似，类似于一个阻值比较小的电阻。

当阶跃恢复二极管加入反向电压时，三个区中 P+区接入负电压，N+区接入正电压，此时 P+区具有更多的自由电子，而 N 区具有更多的空穴。在加入外电场后，N 区的空穴会流入 P+区，会形成一个反向电流  $I$ ，该状态下的阶跃恢复二极管类似于一个很小的电阻，随着 N 区空穴的不断驱散，促使中间耗尽层的厚度不断增加，造成阶跃恢复二极管的阻值增加。当 N 区的空穴都流向 P+区后，此时的阶跃恢复二极管呈现出高阻态状态，反向电流  $I$  变为最小。由此可以看出反向恢复的时间  $t$  是由 N 区的厚度决定的，N 区的厚度越薄，阶跃恢复二极管的暂态时间越短，其性能越好。阶跃恢复二极管内部结构图如图 2-10 所示。




图 2-10 阶跃恢复二极管内部结构图

Fig. 2-10 Internal structure of step recovery diode

阶跃恢复二极管在受到突变电压的激励下会正向导通并储存比较多的电荷。当施加的电压突然反向时，存储的电荷会回到原来位置并瞬间产生最大反向电流  $I_1$  且持续一段时间  $t_s$ 。当储存的电荷将要耗尽时，反向电流减小，二极管快速的回到截止状态。其反



向恢复瞬态波形图如图 2-11 所示。




图 2-11 阶跃恢复二极管反向恢复瞬态波形图

Fig. 2-11 Reverse recovery transient waveform of step recovery diode

如图 2-12 所示为一种典型的基于阶跃恢复二极管设计的窄脉冲发生电路<sup>[46]</sup>。电路的前面一级为改善脉冲后沿的电路，电路原理是当输入端未加入脉冲信号时，二极管处于导通状态，输出端没有电压输出。当输入端加入脉冲信号时，二极管会一直导通，直到幅度达到最大值时，二极管变为截止状态，得到一个后沿突变的波形。可以通过控制短路传输线的长短改变传输阻抗的大小，选择传输阻抗与负载阻抗相等，窄脉冲由负载上的入射波和反射波叠加而成，通过调整传输线的长短可以得到最佳窄脉冲。




图 2-12 一种典型的基于阶跃恢复二极管设计的窄脉冲发生电路原理图

Fig. 2-12 Schematic diagram of a typical narrow pulse generator circuit based on step recovery diode design

### 2.3.2 隧道二极管窄脉冲产生技术

隧道二极管是一种半导体二极管，其 PN 结两端的参杂浓度很高，其势垒区比较薄，未加偏置电压时，不会产生隧道电流。只有加入正向或者反向电压时，载流子发生运动产生隧道电流。由于电子空穴穿透了结区使得隧道二极管具有负阻特性。该二极管具有开关速度较快的特点，开关速度也能达到皮秒级别。

隧道二极管的 PN 结两侧的电子在没有外部电场的作用时不会发生隧穿现象，当给隧道二极管加入外部电场作用时，若施加反向偏置电压，就会在电场的作用下发生量子隧道效应，p 型半导体中的电子会隧穿到 n 型半导体中，随着反向电压的不断增大，发生隧穿的电子也会不断增加。若施加正向偏置电压，价带中的空穴和导带中的电子相对应，会产生正向电流，随着正向电压的不断增大，产生的电流也会不断增加，直到达到最大电流，增加电压会造成电流开始减小直到减小为最小值，电流减小到最小值后再增加电压，电流就会剧增，不断增加电压，就会重复发生这种效应。隧道二极管的伏安特性曲线如图 2-13 所示。




图 2-13 隧道二极管的伏安特性曲线图

Fig. 2-13 Volt ampere characteristic curve of tunnel diode

常见的一种基于隧道二极管设计的脉冲产生电路<sup>[47]</sup>如图 2-14 所示，该电路中电容 C2 的数值决定了产生窄脉冲边沿的情况，C2 越小脉冲信号的边沿越陡。二极管 TD 有单稳触发、双稳触发和自激振荡三种状态，并且二极管的状态由 VCC、R1 和 R2 决定。

分布电容 C2 对输出脉冲的前沿起到了一定的作用, C2 的值越小, 脉冲的前沿越陡。该电路可以产生瞬时窄脉冲信号, 且脉冲信号的边沿上升时间达到了上百甚至几十皮秒, 但是输出脉冲的幅度较低。




图 2-14 一种基于隧道二极管设计的脉冲产生电路原理图

Fig. 2-14 Schematic diagram of pulse generation circuit based on tunnel diode design

### 2.3.3 雪崩三极管窄脉冲产生技术

雪崩三极管是一种可以产生纳秒级别脉冲的高速器件<sup>[48-50]</sup>, 与阶跃恢复二极管和隧道二极管相比, 雪崩三极管可以输出更大的电流, 且价格便宜种类繁多。雪崩三极管有四个工作区, 分别为雪崩区、截止区、线性区和饱和区。工作在雪崩区时, 此时基极电流  $I_B < 0$ , 基射结反偏, 基极电流  $I_B$  和集电极电压  $U_{CE}$  发生变化, 使集电极电流  $I_C$  发生较大的变化。截止区是  $I_B = 0$  曲线以下的区域。工作在线性区时, 基射结正偏, 当  $I_B$  变化时  $I_C$  跟着成比例变化。工作在饱和区时, 当  $I_B$  变化时  $I_C$  变化不显著。雪崩三极管特性曲线如图 2-15 所示。




图 2-15 雪崩三极管特性曲线图

Fig. 2-15 Characteristic curve of avalanche crystal triode

雪崩三极管工作在雪崩区时具有负阻特性，可以认为内部存在比较强的正反馈，通过对能量进行储存和释放，产生窄脉冲。当给雪崩三极管加入直流偏置电压时，在晶体管内部发射极和集电极之间形成强电场，促使载流子获得高电荷，通过碰撞电离，电子获得热量，形成电子-空穴对；在电场的作用下，电子和空穴反方向加速运动，不断积累能量并发生碰撞，形成新的电子-空穴对，使载流子大量增加，这是载流子的“倍增效应”。当反向电压增大到一数值时，由于载流子的急剧增加，反向电流瞬间增大，造成集电结被击穿。在强电场没有发生变化的情况下，集电极电流不断增大，会产生二次击穿。随着电流的不断增加，容易造成雪崩三极管的永久性损坏。在电路的设计中，需要考虑让雪崩三极管稳定工作在雪崩区域且充分考虑雪崩三极管的反向电流的大小。

基于雪崩三极管设计的典型脉冲电路<sup>[51]</sup>如图 2-16 所示，该电路中雪崩三极管集电极通过电阻  $R_2$  与  $V_{CC}$  相连，不同型号的雪崩三极管  $V_{CC}$  的值不同， $V_{CC}$  的值要大于集电极与射极之间的电压  $V_{CE0}$  但是两者数值很接近。当输入端未加脉冲时，输出端为高阻状态，三极管处于截止状态，此时  $V_{CC}$  通过负载电阻  $R_L$  和  $R_2$  给雪崩电容  $C_1$  充电，电压  $U_{CE}$  接近雪崩电压， $R_2$  起到保护电路的作用。雪崩三极管在电压作用下集电结反向偏置，在基区会出现极小的电流，该电流是从集电极穿透过来的，其中一部分电

流通过发射结到地，另一部分通过  $R1$  到地。此时电流  $I_C$  很小，电流  $I_B < 0$ ，电流  $I_E > 0$ ，晶体管处于稳定状态。




图 2-16 基于雪崩三极管设计的典型脉冲电路图

Fig. 2-16 Typical pulse circuit based on avalanche triode design

当输入端加入脉冲时，三极管  $Q1$  快速导通，电压  $U_{CE}$  增高，发射结导通，基极处的电流发生变化，由负电流转化为正电流， $Q1$  的工作点向上移动，当达到某个临界状态时，集电极电流瞬间增大， $Q1$  被击穿，电容  $C1$  通过  $Q1$  快速放电， $RL$  上有较大的瞬态电流流过，此电流由  $RL$  的下端流向上端， $Q1$  上的电流从上端流向下端，因此会产生一个窄脉冲。当电容  $C1$  放电结束，电路输出端的脉冲信号消失后， $Q1$  恢复到开始时的截止状态，电容  $C1$  被充电，为下一次输入脉冲信号的到来做准备，不断重复此过程。

综上所述，基于三种高速器件设计的电路都能产生窄脉冲信号，其中基于阶跃恢复二极管和隧道二极管设计的窄脉冲电路产生的脉冲信号可以达到皮秒级别，基于雪崩三极管的窄脉冲电路可以产生纳秒级别的窄脉冲，但是能输出更大的电流。基于阶跃恢复二极管设计的超宽带窄脉冲电路，可以产生边沿极窄、幅度大、带负载能力强的脉冲信号<sup>[52]</sup>。

## 2.4 本章小结

本章对等效采样技术的原理进行了研究，分析了随机等效采样和顺序等效采样的原理。本课题采用顺序等效采样的方法，实现顺序等效采样的关键是实现微小延时  $\Delta t$ ，接下来对延时单元的设计方法进行了研究。延时后的取样脉冲信号需要进一步压缩才能触发取样器对被测信号进行取样，本章最后对晶体管产生窄脉冲的技术进行了研究。

### 3 硬件系统设计与分析

本章主要分析了取样示波器的整体硬件系统，其次对本课题中主要硬件电路的设计进行了说明，包括：高速时钟恢复电路、低抖动时钟产生电路、级联延时电路和超宽带窄脉冲产生电路。对各模块的主要功能、器件选型和电路设计方案进行了详细说明。

#### 3.1 取样示波器样机整体结构

本课题取样示波器样机的整体结构主要包括时钟恢复模块、精密时基模块、超宽带窄脉冲产生模块、取样器模块、中频信号处理模块、可控增益放大模块、高精度数据采集模块、光电转换模块、总控模块以及 X86 架构主机模块。取样示波器的硬件系统整体框架如图 3-1 所示，其中本文相关硬件电路设计包括：时钟恢复模块、精密时基模块以及超宽带窄脉冲产生模块，并给出了相关模块的设计方案。




图 3-1 取样示波器的硬件系统整体框架

Fig. 3-1 Hardware system framework of sampling oscilloscope

取样示波器的硬件整体框架如上图所示，下面对各模块的相关功能进行说明：

（1）时钟恢复模块：可以在数据流中恢复出时钟信号，在一些高速通信信号的测试场合，对于无法给取样示波器提供与被测信号同步的时钟或分频时钟做触发时，需要用到时钟恢复模块。



(2) 精密时基模块：产生一个取样脉冲并进行延时处理。

(3) 超宽带窄脉冲产生模块：可以将取样脉冲信号进行压缩，使取样脉冲信号的下降沿非常窄，用于满足取样器高带宽的要求。

(4) 取样器模块：将窄脉冲信号转换为差分信号，在取样门管电路中与输入信号相乘<sup>[53]</sup>。

(5) 中频信号处理模块：对中频信号进行整形。

(6) 可控增益放大模块：功能是实现垂直通道量程选择。该模块的原理是通过对电路的放大倍数控制实现不同的量程选择。

(7) 高精度数据采集模块：主要是由高精度 ADC 组成，功能是将中频信号数字化<sup>[54]</sup>。

(8) 光电转换模块：将光信号转化为电信号后接入到取样示波器的射频输入接口。

(9) 总控模块：由高端 FPGA 为主要控制，接收上位机的指令，对其他模块进行处理。

(10) X86 架构主机：实现系统的逻辑控制和调节、波形信号的处理、分析和显示，以及人际交互等功能。

上述为取样示波器的整体结构及各模块功能，下面对本文中主要的硬件电路设计进行详细说明。

### 3.2 高速时钟恢复电路设计

本课题取样示波器具有时钟恢复功能。取样示波器在采样时需要一个与被测信号同步的时钟做触发。在高速通信信号的测试领域，当被测件不能提供一个与被测信号同步的时钟或分频时钟信号做触发时，需要输入到时钟恢复模块，在高速数据流中恢复出同步时钟信号用作取样示波器的触发信号。基于上述需求结合项目指标，设计了一种高速时钟恢复电路。

为实现高速时钟恢复电路的输入数据的速率达到 6.25Gbps，根据要求选用了 ADI 公司的时钟恢复芯片 ADN2915 对电路进行设计，该芯片支持串行数据输入从 6.5Mbps 到 11.3Gbps，在无需参考时钟的情况下，可以自动锁定 6.5Mbps 到 11.3Gbps 范围内的

任意速率，满足本课题指标要求。芯片 ADN2915 的功能框图如图 3-2 所示。




图 3-2 ADN2915 的功能框图

Fig. 3-2 Block diagram of the ADN2915

基于 ADN2915 设计的高速时钟恢复电路支持两种模式，一种模式为全速率时钟模式（支持输入数据小于等于 5.6 Gbps），全速率时钟模式下所恢复的时钟信号的频率与输入数据的速率具有数值相等的关系，即恢复后的时钟频率是 1GHz，则输入的数据流的速率为 1Gbps。另一种模式为半速率时钟模式，若高速时钟恢复电路工作在半速率时钟模式下，其恢复出来的时钟信号的频率在数值上是输入的数据流速率的一半，即恢复后的时钟频率是 1GHz，则输入的数据流的速率为 2Gbps。

高速时钟恢复电路除了支持对数据流进行时钟恢复功能外，还可以对相位进行调整，具有自动和手动调整两种模式。高速时钟恢复电路的原理图如图 3-3 所示，ADN2915 的电源有 +3.3V、+1.8V 和 +1.2V，可通过 I<sup>2</sup>C 寄存器读取输入信号强度。高速时钟恢复电路的设计中还加入了接收器前端信号丢失（LOS）检测电路，当输入信号的电平小于用户可编程阈值时，该电路会给出提示。




图 3-3 高速时钟恢复电路的原理图

高速时钟恢复电路的工作原理是将 NRZ 编码数据输入到高速时钟恢复电路的数据输入端口，然后将输入的数据传输到时钟恢复（CDR）部分，通过一个高速时钟采样，可以从数据流中恢复出时钟并重定时数据。高速时钟恢复电路对于数据的处理可以选择三个输入级，分别是旁路缓冲器、高增益限幅放大器和一个无源均衡器。




图 3-4 数字隔离器电路原理图

Fig. 3-4 Schematic diagram of digital isolator circuit

为了实现高速时钟恢复电路输入数据的速率能达到 6.25Gbps，且恢复出的时钟频率也满足高频信号的输出要求。对高速时钟恢复电路的设计需要遵循高速电路设计的基本准则<sup>[55]</sup>。高速时钟恢复电路的高速、高频信号线主要包括输入串行数据差分信号线 PIN 和 NIN、从数据中恢复出的时钟输出差分信号线 CLKOUTP 和 CLKOUTN、重定时数据差分输出信号线 DATOUTP 和 DATOUTN 等。

高速时钟恢复电路的 PCB 板材选用了 RO4350B 高频板材，对于高速、高频信号走线层，使用 RO4350B 高频板材。根据选用的板材，使用软件 SI9000 计算了线宽，对高频差分信号线进行了阻抗 100 欧姆的设计。对于高速时钟恢复电路接口的选择，选用了型号为 02K243-40ME3 的高速连接器，支持 DC~18GHz 的频率，完全满足实验要求。其次，为了尽可能减小信号之间的干扰，对高频、高速信号进行了包地处理。最后，给高速信号走线层提供了完整的“GND”参考平面，电路设计为 6 层电路板，在提供完整的“GND”参考平面的同时，中间电源层对电源网络的设计也遵循了电源完整性相关理论。高速时钟恢复电路的 PCB 设计和实物图如图 3-5（a）和（b）所示。




图 3-5 高速时钟恢复电路的 PCB 和实物图

Fig. 3-5 PCB and physical drawing of high speed clock recovery circuit

### 3.3 低抖动时钟发生电路设计

时钟信号质量的重要衡量指标是抖动，低抖动的时钟信号在高速数据采集系统中尤为重要<sup>[56,57]</sup>。低抖动时钟发生电路，可以给 FPGA 提供一个低抖动高质量的时钟信号。由于时钟信号是时序逻辑的基础，低抖动的时钟信号可以使时序更准确，使系统的抖动性能更优异。为了减小时钟抖动造成的影响，设计了一种低抖动时钟发生电路。

根据低抖动时钟的要求，选用了ADI公司的低抖动时钟发生芯片HMC1035，该芯片可以输出低抖动时钟频率范围是 25MHz~2500MHz，在整个频率工作范围内具有优异的噪声和抖动性能，其抖动指标理论上可以达到 97fsRMS。由于芯片HMC1035 具有优异的抖动性能，可用于改善眼图、误码率和链路级抖动性能等指标，也常被用于给FPGA 提供参考时钟、高速数据转换器和为高速数据采集系统提供低抖动高质量的时钟信号等。

基于 HMC1035 设计的低抖动时钟发生电路，支持 LVDS 和 LVPEL 差分输出，芯片的内部集成了压控振荡器（VCO），具有小数 N 分频锁相环（PLL）低噪声时钟发生电路。低抖动时钟发生电路原理图如图 3-6 所示，芯片 HMC1035 的供电电压为+3.3V，低抖动时钟信号由差分引脚 OUT\_P 和 OUT\_N 输出。






图 3-6 低抖动时钟发生电路原理图

Fig. 3-6 Schematic diagram of the circuit in low jitter mode

低抖动时钟发生电路需要一个外部参考时钟，外部参考时钟可能是具有高抖动的噪声源，为了尽可能的衰减外部输入的抖动，电路中加入了外部环路滤波器、电压控制晶体振荡器和HMC1031 形成的一个针对低频抖动衰减和参考时钟产生应用的完整时钟产生电路，原理图如图 3-7 所示。该电路减小抖动的原理是输入的参考时钟被锁相环带宽锁住，这样它的输入噪声就被锁相环和晶体振荡器的组合滤掉了。




图 3-7 基于HMC1031 时钟抖动衰减电路原理图

Fig. 3-7 Schematic diagram of clock jitter attenuation circuit based on HMC1031

由HMC1035 芯片手册可知输出频率越高对应的时钟信号的抖动越低，因此需要尽可能的提高时钟输出的频率。本课题需要给FPGA提供一个 50MHz外部时钟，因此需要将时钟频率进行分频。时钟分频电路要求分频倍数能够达到本实验要求，且时钟分频电路的抖动性能也要优异。

根据上述要求，选用了ADI公司的HMC988 芯片设计了一种时钟分频电路，电路可以满足 1/2/4/8/16/32 分频，能满足本实验分频要求。并且HMC988 的抖动性能和噪声同样很优异，其中抖动小于 35fsRMS，同时，HMC988 支持最高 4GHz的频率输入，符合设计需求。

HMC988 是一款高速分频器，通过SPI通信可以配置实现不同的分频要求，其中三个物理地址CHIP0、CHIP1 和CHIP2 需要在电路焊接与程序设置中相匹配，本文实验中设置为 001，在SPI总线上，支持最多 8 个可寻址的HMC988 设备可以一起使用。HMC988 除了具有分频功能外，还具有可调延时功能。时钟分频电路原理图如图 3-8 所示。




图 3-8 时钟分频电路原理图

Fig. 3-8 Schematic diagram of frequency division circuit

HMC988 的输入支持 LVPECL、LVDS、CML 和 COMS 等接口，芯片 HMC1035 支持 LVDS 和 LVPEL 差分输出，因此在设计电路时可以将 HMC1035 的差分输出直接接到 HMC988 的差分输入引脚，而不需要电平转换。但给 FPGA 提供的时钟信号是单端

信号, 由于 HMC988 输出的是差分信号, 使用了电平转换芯片将差分信号转换为单端信号。

### 3.4 级联延时电路设计

本课题取样示波器采用顺序等效采样的方法, 顺序等效采样方案原理简单, 通过实现微小的延时  $\Delta t$  可以获得更高的等效采样率。为了满足不同数据采集系统要求, 本文根据顺序等效采样的原理设计了一种大动态、高精度的级联延时电路。本课题要求对 40KHz 的取样脉冲信号进行步进延时, 40KHz 的取样脉冲信号由 FPGA 分频产生, 该脉冲信号与触发输入信号一起送到同步触发器进行同步, 同步后的信号输入到级联延时电路进行延时处理。

级联延时电路的整体系统框图如图 3-9 所示, 级联延时电路分为粗延时和细延时两部分。本课题粗延时的最大延时需达到  $\mu\text{s}$ , 延时分辨率为 5ns, 主要是通过对粗延时时钟计数实现。采用专用延时芯片 MC100EP196B 作为细延时电路的延时部分, 该芯片是通过控制延时步进值来控制输出的延时时间, 其中一个步进的延时时间为 10ps, 可编程的延时范围为 0~10.2ns。




图 3-9 级联延时电路的结构图

Fig. 3-9 Structure of the cascaded delay circuit

本文采用 FPGA 实现计数器延时, 通过对延时同步时钟进行计数实现粗延时部分, FPGA 的时钟的频率为 50MHz, 通过调用 FPGA 内部倍频 (PLL) IP 核将时钟频率倍频到 200MHz, 周期为 5ns。根据延时需求, 通过控制计数器实现对 5ns 计数, 实现所需要的延时时间。其中粗延时部分的延时时间等于延时时钟周期与周期个数的乘积, 粗延时原理示意图如图 3-10 所示。






图 3-10 粗延时原理示意图

Fig. 3-10 Schematic diagram of coarse delay principle

粗延时部分的工作原理是当检测到触发信号的上升沿时，计数器开始计数，当计数器的值与预设的计数值相等时结束计数，并且计数器回到初始状态。通过此方法可以实现粗延时部分，对于延时时间小于粗延时精度 5ns 的那部分延时，则通过细延时部分进行补偿实现。FPGA 选用了芯片 EP3C16Q240C8N，具有 240 个引脚，160 个 I/O 口，资源非常丰富，满足本文设计需求。

细延时电路基于可编程芯片 MC100EP196B 设计实现，可实现 10ps 的延时增量，通过控制步进值可以实现 0~10.2ns 的可编程延时，由 MC100EP196B 的芯片手册可知，该芯片存在 2.2ns 的固定延时，延时范围为 2.2ns~12.4ns。逻辑框图如图 3-11 所示，芯片的延时结构由多路复用器矩阵和一个可编程门构成。




图 3-11 芯片 MC100EP196B 的逻辑框图

Fig. 3-11 Logical block diagram of the MC100EP196B chip

MC100EP196B除了可以输出 10ps 延时增量的延时外，还可以通过控制引脚 FTUNE 的模拟电压值，输出 0~60ps 的任意延时时间。FTUNE 的模拟电压值对应的 MC100EP196B 输出延时时间关系如图 3-12 所示<sup>[58]</sup>，MC100EP196B 在不同温度下 FTUNE 的模拟电压值对应的输出延时时间不同。




图 3-12 FTUNE 的模拟电压值对应的 MC100EP196B 输出延时时间图

Fig. 3-12 Output delay time of MC100EP196B corresponding to the analog voltage of FTUNE

细延时电路的延时时间可由芯片引脚 D0~D9 控制，通过设置 D0~D9 的值设置步进值，实现细延时部分的延时时间，因此延时时间  $T$ 、步进值  $K$  以及延时精度  $\Delta t$  存在以下关系：

$$T = K \times \Delta t \quad (3-1)$$

细延时电路设计原理图如图 3-13 所示，细延时的输入 D\_IN+ 和 D\_IN- 是粗延时的输出经过电平转换芯片后的差分信号，细延时电路的供电为 +3.3V，细延时的输出 QP 和 QN 需要接到差动放大电路进行幅度调理，延时时间控制引脚 D0~D9 接到 FPGA 的 I/O 引脚。




图 3-13 细延时模块电路设计原理图

Fig. 3-13 Schematic diagram of fine delay module circuit design

本课题要求级联延时电路输出两路取样脉冲，且为负脉冲信号，因此需要对延时后的取样脉冲信号进行幅度调理。级联延时电路最后输出信号的逻辑电平是ECL，需要对脉冲信号进行放大后，再转化为单端负脉冲信号。针对上述要求，基于微波三极管设计了差动放大电路，原理图如图 3-14 所示。




图 3-14 差动放大电路原理图

Fig. 3-14 Schematic diagram of differential amplifier circuit

### 3.5 超宽带窄脉冲产生电路设计

取样示波器的输入带宽比实时示波器更高，是因为取样示波器与实时示波器的取样前端不同，如图 3-15 所示为取样示波器和实时示波器的取样前端的区别，与实时示波器相比，取样示波器改变了取样电路和衰减/放大电路的位置，先对信号进行采样，然后对信号进行处理，避免了由信号放大和衰减电路的问题造成对示波器带宽的制约。取样示波器的输入带宽由超宽带窄脉冲产生电路和取样器电路决定，超宽带窄脉冲产生电路将取样脉冲信号进行幅度调理和边沿压缩，用于满足取样器的高带宽输入要求。为实现取样示波器的高带宽输入，研制一种超宽带窄脉冲产生电路至关重要。




图 3-15 实时示波器和取样示波器取样前端对比

Fig. 3-15 Comparison of sampling front end of real-time oscilloscope and sampling oscilloscope

取样窄脉冲信号的稳定性、窄脉冲的跳变电压以及脉冲下降沿宽度将影响取样器对被测信号取样的准确度。取样器的原理图如图 3-16 所示，其主要由微波二极管、取样保持电容构成，其原理<sup>[59-62]</sup>是：微波二极管在反偏电压的作用下处于反偏状态，当超宽带窄脉冲产生电路输出的信号进入取样器时，在高电平时微波二极管瞬间导通，导通时间很短暂。输入的 RF 信号在微波二极管导通的短暂时间内给电容充电，这个过程是取样器的取样过程。




图 3-16 取样器的原理图

Fig. 3-16 Simplified schematic diagram of the sampler

本系统现有取样器（带宽 50GHz）实物图如图 3-17 所示，有两个输入接口，一个接口输入取样窄脉冲信号，另一个接口输入 RF 信号。取样器有三个输出口：中频输出管脚 IF+和 IF-，取样后的中频差分信号由这两个管脚输出，第三个输出口用于输出直流偏移电压，其输出接口的位置在取样门电路的两个二极管之间。取样器的功能是完成取样窄脉冲信号与输入的被测信号在时域上相乘。为了满足上述系统现有取样器的高带宽输入要求，设计了一种超宽带窄脉冲产生电路。



(a) 取样器正面

(b) 取样器反面

图 3-17 取样器实物图

Fig. 3-17 Sampler diagram

本课题取样器要求取样脉冲信号的下降沿需要达到皮秒级别，且取样脉冲信号的幅值也要大于 5V，因此根据上述条件，设计了一种超宽带窄脉冲产生电路。超宽带窄脉冲产生电路的前级为三极管组成的放大电路，对取样脉冲信号进行幅度调理，后级为阶跃恢复二极管组成的压缩电路，用于对取样脉冲信号进行压缩，压缩后的取样脉冲信号的下降时间非常快。超宽带窄脉冲产生电路的原理图如图 3-18 所示，其电路主要是由微波三极管和阶跃恢复二极管组成，主要利用了微波三极管的放大特性和阶跃恢复二极管的快速转换特性。




图 3-18 超宽带窄脉冲产生电路原理图

Fig. 3-18 Schematic diagram of ultra-narrow pulse signal generation circuit

超宽带窄脉冲产生电路的供电电压分别为-15V，+0.9V，+15V，电路中采用了一个 MC79L00A 系列的线性稳压芯片将-15V 转化为-5V。超宽带窄脉冲产生电路的前级电路由三极管及外围电路构成，三极管 T1、T2 和 T3 作为前级电路主要是对取样脉冲信号的幅度进行调理，后级阶跃恢复二极管通过加入 0.9V 左右的电压完成对取样脉冲信号的压缩。

对于微波三极管的选型，选用了恩智浦半导体（NXP）公司的高频三极管。三极管 T1 为 PNP 型三极管，T1 三极管选用了 NXP 公司的 BFT93，该三极管支持最高 5GHz 的带宽，具有高功率增益、低失真、高带宽以及低噪声等优点。三极管 T2 和 T3 为 NPN 型三极管，选用了三极管 BFG135，支持最高 7GHz 带宽，具有高输出电压能力低失真

水平。

超宽带窄脉冲产生电路的单通道电路板实物图如图 3-19 所示，其对主要器件的布局采用了一字型布局方式。除了三极管及阶跃恢复二极管以外，还加入了电源滤波电容等。电源噪声对输出的窄脉冲信号有很大影响，因此在靠近有源器件的供电引脚处加入了滤波电容，有效的减小了电源噪声，加入滤波电容在本电路中非常有必要。




图 3-19 超宽带窄脉冲产生电路的单通道电路板实物图

Fig. 3-19 Physical diagram of single channel circuit board for high band width and narrow pulse generation circuit

本课题取样示波器输入通道数要求为 2 通道，因此需要两路超宽带窄脉冲产生电路的输出分别接到两路取样器上。为了满足取样器的高带宽输入要求且减小采用两块超宽带窄脉冲产生电路的电路板带来电源供电复杂和占用样机空间的问题，需要将两路超宽带窄脉冲产生电路设计到一块电路板上，共用电源且在 PCB 布局中尽可能的使器件摆放紧凑，减小电路板的尺寸。双通道超宽带窄脉冲产生电路的电路板实物图如图 3-20 所示。






图 3-20 双通道超宽带窄脉冲产生电路的电路板实物图

Fig. 3-20 Actual circuit board diagram of dual-channel high band width pulse generating circuit

### 3.6 本章小结

本章首先对取样示波器的整体结构和取样示波器硬件模块的功能进行了说明，其次根据本课题取样示波器指标需求，设计了硬件电路，主要包括：高速时钟恢复电路、低抖动时钟发生电路、级联延时电路以及超宽带窄脉冲信号产生电路，对电路的设计方案进行了详细说明。

## 4 软件设计与仿真分析

本章基于 FPGA 对相关电路的控制程序进行了设计、调用了 FPGA 内部的资源倍频 IP 核对时钟频率进行了倍频设置。使用 Pspice 仿真工具对超宽带窄脉冲产生电路进行了仿真验证。

### 4.1 高速时钟恢复模块程序设计

根据时钟恢复模块主要芯片 ADN2915 的 I<sup>2</sup>C 接口时序和内部寄存器描述，使用 Quartus II 13.0 (64-bit) 软件编写程序对内部寄存器进行了配置。ADN2915 支持 I<sup>2</sup>C 串行总线驱动多个外设，串行时钟（SCK）和串行数据（SDA）是器件之间传输的两路重要连接。

I<sup>2</sup>C 接口时序设计时要注意 I<sup>2</sup>C 接口的起始位和结束位，I<sup>2</sup>C 接口时序图如图 4-1 所示，其中当 SCK 为高电平时，SDA 由高电平变为低电平，即在 SCK 为高电平时 SDA 产生一个下降沿为起始位。当 SCK 为高电平时，SDA 由低电平变为高电平，即 SCK 为高电平时 SDA 产生一个上升沿为结束位。




图 4-1 I<sup>2</sup>C 接口时序图

Fig. 4-1 I<sup>2</sup>C interface sequence diagram

ADN2915 的 I<sup>2</sup>C 数据传输时序包括从机地址配置位、寄存器地址位以及寄存器数据位。ADN2915 的从机地址配置数据如表 4-1 所示，其中固定地址为 100000，从机地址配置数据的最后一位为读写控制位，其中当从机地址配置的最后一位为 0 时是写数据，为 1 时是读数据。

表 4-1 从机地址配置数据表

Tab. 4-1 Slave IP address configuration data table

| 从机地址配置数据表 |   |   |   |   |   |   |       |
|-----------|---|---|---|---|---|---|-------|
| 1         | 0 | 0 | 0 | 0 | 0 | x | x=0 W |
|           |   |   |   |   |   |   | x=1 R |

ADN2915 的 I<sup>2</sup>C 数据传输时序的中间 8 位是寄存器地址位,最后 8 位是寄存器数据位,可以根据设置寄存器地址以及寄存器数据来实现 ADN2915 的某一个功能。

本文使用 Modelsim 仿真软件对 ADN2915 的 I<sup>2</sup>C 数据传输时序进行了仿真验证,其仿真结果如图 4-2 所示,图中第一个红线标记处当 SCK 保持高电平的时候,同时 SDA 发生了高低电平转换,由高电平转为低电平,满足了起始条件后开始传输数据。图中第二个红线标记处当 SCK 保持高电平的时候,同时 SDA 发生了高低电平转换,由低电平转为高电平时,满足了结束条件后停止传输数据。




图 4-2 ADN2915 的 I<sup>2</sup>C 数据传输时序仿真图

Fig. 4-2 I<sup>2</sup>C data transmission time sequence simulation diagram of ADN2915

4.2 低抖动时钟发生模块程序设计

4.2.1 低抖动时钟发生电路程序设计

低抖动时钟发生电路的设计主要以 ADI 公司的芯片 HMC1035 及其外围电路构成, HMC1035 串行接口可以在两种不同的模式下运行,一种模式是 HMCSPi 的 HMC 模式,另一种模式是 HMCSPi 的 OPEN 模式。两种模式都支持 5 位寄存器地址, HMC 模式可以支持 6 位寄存器地址。

HMC1035 主要通过 FPGA 选用 SPI 协议实现对数据的传输, 根据 ADI 公司提供的

HMC1035 手册，HMC 模式串口时序的寄存器配置数据包括 1 位读/写位[/WR]、6 位寄存器地址位[a5:a0]以及 24 位的寄存器数据位[d23:d0]，HMC 模式的串口时序图如图 4-3 所示。




图 4-3 HMC 模式串口时序图

Fig. 4-3 Serial port sequence diagram in HMC mode

HMC1035 的 OPEN 模式与 HMC 模式串口时序有较大区别，HMC1035 的 OPEN 模式的寄存器配置数据包括：24 位的寄存器数据位、5 位的寄存器地址位以及 3 位地址片选位。HMC1035 的 OPEN 模式的串口时序图如图 4-4 所示。




图 4-4 HMC1035 的 OPEN 模式的串口时序图

Fig. 4-4 Serial port sequence in OPEN mode of HMC1035

由上图 HMC1035 的 OPEN 模式的串口时序图可知，每个寄存器配置的数据包括 24 位数据位[d23:d0]，数据位的后 5 位是寄存器的地址位[r4:r0]，可以根据 HMC1035 手册通过配置寄存器地址[r4:r0]和数据位[d23:d0]来实现功能需求。最后 3 位是芯片地址片选位[a2:a0]，可以寻址多达 8 个设备连接到串行总线。

本文使用 Modelsim 仿真软件对 HMC1035 的时序进行了仿真，时序仿真结果如图 4-5 所示。




图 4-5 HMC1035 的时序仿真图

Fig. 4-5 Time sequence simulation of HMC1035

#### 4.2.2 时钟分频电路程序设计

时钟分频电路选用了 ADI 公司的 HMC988 芯片，HMC988 芯片支持 SPI 串口通信，每个 SPI 总线最多支持 8 个可寻址一起使用。HMC988 支持 1、2、4、8、16、最高 32 分频，支持最高 4GHz 的输入频率，HMC988 除了具有分频功能外，还具有延时功能，其延时分辨率为 20ps，延时步进最高为 60。HMC988 具有非常低的抖动和高性能的噪声参数，由 HMC988 芯片手册可知，芯片 HMC988 的抖动可以达到 35fsRMS，属于非常优异的抖动性能。

HMC988 芯片的时序配置是基于 SPI 协议进行的。图 4-6 为 HMC988 芯片的 SPI 时序图，其中寄存器配置的数据由 d0~d8 九位寄存器数据位、r0~r3 四位寄存器地址位和 a0~a2 三位芯片地址位组成，a0~a2 三位芯片地址的程序设计与硬件电路焊接相对应，如果程序设计中 a0~a2 三位芯片地址配置为 001，对应分频电路板上的焊接必须与芯片地址 001 相匹配，否则电路不能正常工作。




图 4-6 HMC988 芯片的 SPI 时序图

Fig. 4-6 SPI sequence diagram of the HMC988 chip

使用 Modelsim 对 HMC988 的时序进行了仿真，仿真图中包括时钟 `clk`、复位 `rst_n`、SPI 串行时钟 `SCLK`、串行数据输入信号 `SDI`、仿真写入的数据 `num_988` 和数据锁存使能 `SLE`。HMC988 时序仿真结如图 4-7 所示。




图 4-7 HMC988 的时序仿真图

Fig. 4-7 Timing simulation diagram of HMC988

### 4.3 级联延时电路软件设计

粗延时的设计采用 FPGA 实现计数器延时法，本设计中 FPGA 的时钟频率为 50MHz，首先通过调用 FPGA 的内部资源倍频（PLL）IP 核将 50MHz 的时钟经过 4 倍频后达到 200MHz 的频率，200MHz 频率的时钟为粗延时的时钟，周期为 5ns，也是粗延时电路的延时精度。调用 FPGA 的倍频 IP 核的设置界面如图 4-8 所示，首先设置输入频率为 50MHz，然后设置时钟倍频系数为 4 倍，得到 200MHz 的时钟频率。倍频系数的软件设置界面如图 4-9 所示。




图 4-8 PLL 的 IP 核频率输入设置界面

Fig. 4-8 SETTING the IP core frequency of the PLL




图 4-9 PLL 输出时钟设置界面

Fig. 4-9 PLL output clock setting screen



调用 PLL 模块的逻辑图如图 4-10 所示,其中 FPGA 的时钟是 inclk0,频率为 50MHz, c0 是倍频后的 200MHz 的时钟输出。




图 4-10 PLL 模块的电路逻辑图

Fig. 4-10 Logical circuit diagram of the PLL module

细延时电路选用了可编程延时芯片 MC100EP196B 设计,延时精度为 10ps,延时时间由 10 位数据选择输入 D[9:0]值决定,最大输出延时量可以达到 10.24ns,其中 D[9:0]值决定的延时时间如表 4-2 所示,当 D[9:0]的值为 0000000000 时,其延时输出时间最小为 0ps,当 D[9:0]的值为 1111111111 时,延时输出时间为 10230ps,即为 10.23ns,输出延时时间设置为最大延时时间时,需要将引脚 SETMIN 设置为低,将引脚 SETMAX 设置为高,此时,细延时电路可以输出最大延时时间为 10240ps。

表 4-2 D[9:0]值与理论延时值对应关系表

Tab. 4-2 Corresponding relation between D[9:0] value and theoretical delay value

| D[9:0]     | SETMIN | SETMAX | 延时时间  |
|------------|--------|--------|-------|
| XXXXXXXXXX | H      | L      | 0 ps  |
| 0000000000 | L      | L      | 0 ps  |
| 0000000001 | L      | L      | 10 ps |
| 0000000010 | L      | L      | 20 ps |
| 0000000011 | L      | L      | 30 ps |
| 0000000100 | L      | L      | 40 ps |
| 0000000101 | L      | L      | 50 ps |

|            |       |       |          |
|------------|-------|-------|----------|
| 0000000110 | L     | L     | 60 ps    |
| .....      | ..... | ..... | .....    |
| 1000000000 | L     | L     | 5120 ps  |
| .....      | ..... | ..... | .....    |
| .....      | ..... | ..... | .....    |
| 1111111111 | L     | L     | 10230 ps |
| XXXXXXXXXX | L     | H     | 10240 ps |

4.4 超宽带窄脉冲产生电路仿真验证

本文选用了 Cadence 软件中的 Pspice 仿真<sup>[63]</sup>工具对超宽带窄脉冲产生电路进行仿真验证。使用 Pspice 仿真工具对原理图进行仿真,首先需要在 NXP 官网上将三极管 BFT93、BFG135 的 SPICE 模型下载并转化为 Cadence 中的原理图器件库,导入后的 BFT93 和 BFG135 都是带有参数的器件,按照原理图将器件连接好后,对电路进行仿真。超宽带窄脉冲产生电路仿真原理图如图 4-11 所示。




图 4-11 超宽带窄脉冲产生电路仿真原理图

Fig. 4-11 Schematic diagram of ultra-narrow pulse compression circuit simulation

除了对超宽带窄脉冲产生电路的整体电路进行仿真外,还对电路中的某些电容参数

进行了更改,更改电容值后,对比仿真结果来确定最终的电路参数进而确定最优电路。通过仿真对比最终确定了电容 C1 的值为 470pF,电容 C9 的值为 120pF,经过仿真对比发现,电容 C1 的值太大会造成输出波形的后面产生一个较大的振荡,影响输出结果。对最后输出接口处的电容值进行更换后对比仿真结果,结果表明,电容 C6 的值越小,输出结果的脉宽越窄且脉冲的下降沿越陡,但是相应的脉冲信号的幅度会有所减小,经过多次仿真结果对比,当电容 C6 的值为 5pF 时,脉冲信号的幅度满足本课题要求,且脉冲宽度相对较大电容值更窄。

超宽带窄脉冲产生电路的前级放大电路将输入的取样脉冲信号进行放大,放大后的信号幅度可以达到 15V,仿真结果如图 4-12 所示,其中,图中的 A 波形为输入信号,输入信号为幅度 3.3V 的一个负脉冲,输出信号为图中上方的 B 波形,可以看出幅度为 15V。




图 4-12 放大后的仿真波形图

Fig. 4-12 Enlarged simulation waveform

由于阶跃恢复二极管没有 SPICE 模型,因此根据阶跃恢复二极管的原理,采用与阶跃恢复二极管等价的电路替代阶跃恢复二极管模型,对后级压缩电路进行仿真,仿真结果如图 4-13 所示,其中 A 波形为超宽带窄脉冲产生电路的输入信号, B 波形为压缩后的输出信号,由图 4-13 可以看出,与输入脉冲相比压缩后的脉冲宽度明显变窄。




图 4-13 压缩后脉冲仿真图

Fig. 4-13 Pulse simulation after compression

超宽带窄脉冲产生电路除了将脉宽进行压缩外，其波形的下降时间也被压缩到了皮秒级别，压缩后的脉冲信号与输入脉冲信号的下降沿仿真对比如图 4-14 所示，其中图中 A 波形是超宽带窄脉冲产生电路的输入脉冲信号的下降沿，B 波形是压缩后输出的脉冲信号的下降沿，由仿真结果可知，压缩后的脉冲信号的下降沿相比输入脉冲信号明显变陡。



图 4-14 压缩后的脉冲信号与输入脉冲信号的下降沿仿真对比

Figure 4-14 Simulation comparison between the falling edge of the compressed pulse signal and the input pulse signal

使用 Pspice 的测量工具对压缩后的脉冲信号的下降时间进行了测量，测量结果如图 4-15 所示，由仿真结果可知，压缩后的脉冲信号的下降时间达到了皮秒量级，仿真结果为 252.097ps，由于仿真电路对阶跃恢复二极管采用搭建等效电路的方式，其实际测试结果与选用阶跃恢复二极管的性能有关。




图 4-15 脉冲信号下降时间仿真结果

Figure 4-15 Simulation results of pulse signal descent time

经过搭建相关电路和器件模型，通过使用 Pspice 仿真工具对超宽带窄脉冲产生电路的前级放大电路和后级压缩电路进行了仿真，由仿真结果可知，经过超宽带窄脉冲产生电路后的取样脉冲信号的下降沿明显变陡达到了皮秒级别，并且取样脉冲信号的幅度也超过了 7V。

4.5 本章小结

本章对程序设计、时序仿真和电路仿真进行了详细说明，主要对时钟恢复模块、低抖动时钟发生模块、时钟分频模块的相关程序进行了设计。其次对级联延时电路的粗延时时钟进行了 IP 核配置软件设置，对细延时部分的延时步进值的配置进行了说明。本章最后使用 Cadence 中的 Pspice 仿真工具对超宽带窄脉冲产生电路进行了仿真，对仿真结果进行了分析。



## 5 电路测试与分析

本章对所设计的电路进行了测试，对测试结果进行了分析，最后与样机中其他模块进行了整体测试，给出了测试结果。测试实验前，对实验平台进行了搭建。如图 5-1 所示，实验平台包括：误码仪一台、直流电源四台、信号发生器一台、40 GHz 信号源一台和示波器一台。




图 5-1 实验平台

Fig. 5-1 Experimental platform


### 5.1 高速时钟恢复电路测试

高速时钟恢复电路可以在数据流中恢复出时钟信号用于触发取样示波器。对高速时钟恢复电路的测试需要使用示波器测量出恢复后的时钟信号，并且根据选用的模式，对比输入数据的速率与恢复后的时钟信号的频率。本文设计的高速时钟恢复电路理论上支持串行数据输入为 6.5 Mbps~11.3 Gbps，支持两种模式，高速时钟恢复电路的默认输出模式是半速率时钟模式，即输出时钟的频率是输入串行数据速率的一半，并且全速率时钟模式支持输入数据小于等于 5.6 Gbps，本实验使用半速率时钟模式对高速时钟恢复电路进行测试。

实验中使用误码仪产生 NRZ 数据流作为高速时钟恢复电路的串行数据输入，其支持 112.5 Mbps~11.3 Gbps 速率串行数据输出。选用直流电源对高速时钟恢复电路板供电，高速时钟恢复电路的供电电压分别是+3.3V、+1.8V 和+1.2V。由于本实验示波器带宽的


限制,对高速时钟恢复电路的输出频率最高测试到 3.13GHz 左右,即输入串行数据的速率是 6.25 Gbps,对芯片寄存器的配置都设置为默认值。

本文通过示波器测量高速时钟恢复电路板输出时钟信号的频率,调节误码仪输出不同的数据速率。测试结果图如图 5-2 所示,图(a)中误码仪给高速时钟恢复电路输入端的数据速率为 200 Mbps,半速率时钟模式下恢复出来的时钟频率为 100 MHz,示波器左下角测量的结果为 100 MHz。图(b)中高速时钟恢复电路的输入数据速率为 1.25 Gbps,示波器测量输出时钟频率为 626.29 MHz。图(c)中高速时钟恢复电路的输入数据速率为 5Gbps,示波器测量输出时钟频率为 2.5037 GHz,图(d)中高速时钟恢复电路的输入数据速率为 6.25 Gbps,示波器测量输出时钟频率为 3.1291 GHz。



(a) 半速率时钟模式下恢复出 100MHz 频率的波形图


(a) In half-rate clock mode, the 100MHz frequency waveform is recovered



(b) 半速率时钟模式下恢复出 626.29MHz 频率的波形图


(b) In half-rate clock mode, the 626.29 MHz frequency waveform is recovered





(c) 半速率时钟模式下恢复出 2.5037GHz 频率的波形图

(c) In half-rate clock mode, the 2.5037 GHz frequency waveform is recovered



(d) 半速率时钟模式下恢复出 3.1291GHz 频率的波形图

(d) In half-rate clock mode, the 3.1291 GHz frequency waveform is recovered

图 5-2 高速时钟恢复电路测试结果图

Fig. 5-2 Test results of high-speed clock recovery circuit

高速时钟恢复电路的测试结果如图 5-2 所示，采用半速率时钟模式从数据流中恢复出时钟信号。由上述结果得出，恢复出的时钟频率基本上是输入数据速率的一半，部分输出频率存在微小误差，误差均在允许的误差范围之内。对高速时钟恢复电路的测试误差分析如表 5-1 所示，由表可知，绝对误差值很小，相对误差未超过 0.01%，产生误差的来源可能是时钟恢复误差和仪器测量的误差。综上所述，本文设计的高速时钟恢复电路满足本课题设计要求。

表 5-1 高速时钟恢复电路的测试误差分析

Tab. 5-1 Test error analysis table of high-speed clock recovery circuit

| 输入串行数据的速率 | 恢复出时钟信号的频率 | 绝对误差    |
|-----------|------------|---------|
| 200Mbps   | 100MHz     | 0       |
| 1.25Gbps  | 626.29MHz  | 1.29MHz |
| 5Gbps     | 2.5037GHz  | 3.7MHz  |
| 6.25Gbps  | 3.1291GHz  | 4.1MHz  |

## 5.2 低抖动时钟发生电路和时钟分频电路测试

低抖动时钟发生电路可以为 FPGA 提供一个稳定低抖动的外部时钟信号。首先由低抖动时钟发生电路产生一个低抖动时钟信号，由 HMC1035 芯片手册可知，相应的提高输出时钟的频率，信号的抖动也相对更小。由于给 FPGA 提供的参考时钟的频率为 50MHz，因此需要时钟分频电路将低抖动时钟信号进行分频。首先对低抖动时钟发生电路进行测试，使用信号发生器提供一个 10MHz 的外部参考时钟，通电后设置低抖动时钟发生电路产生一个 400MHz 的低抖动时钟信号，信号波形测试图如图 5-3 所示。




图 5-3 产生频率为 400MHz 的低抖动时钟波形测试图

Fig. 5-3 waveform test of a low jitter clock with a frequency of 400MHz

时钟分频电路可以通过配置寄存器实现 1、2、4、8、16 和 32 分频，由于分频电路兼容 LVPECL、LVDS、CML 以及 CMOS 多种接口，且低抖动时钟发生电路的输出电平

为 LVPECL，因此可以将输出的低抖动时钟信号直接接到分频电路输入接口进行分频操作。测试时设置低抖动时钟产生电路产生频率为 400MHz 的时钟信号，再通过时钟分频电路将频率分频到 50MHz 左右，需要进行 8 分频操作，分频芯片 HMC988 的 Reg 02h 寄存器的[2:0]的值决定了分频电路的分频比率，寄存器 Reg 02h 的[2:0]的值与分频比率的对应关系如表 5-2 所示，查表可知，进行 8 分频操作需要将 Reg 02h 寄存器的[2:0]的值设定为 011。

表 5-2 寄存器 Reg 02h 的[2:0]的值与分频比率的对应关系

Tab. 5-2 The relation between the value of [2:0] of register Reg 02H and the frequency division ratio

| 位     | 名称     | 宽度 | 默认 | 描述     |
|-------|--------|----|----|--------|
|       |        |    |    | 0: /1  |
|       |        |    |    | 1: /2  |
|       |        |    |    | 2: /4  |
|       |        |    |    | 3: /8  |
| [2:0] | 分频比率选择 | 2  | 2  | 4: /16 |
|       |        |    |    | 5: /32 |
|       |        |    |    | 6: n/A |
|       |        |    |    | 7: n/A |

配置完时钟分频芯片的寄存器后，通电测试。由低抖动时钟发生电路产生 400MHz 的时钟信号，然后输入到分频电路，进行 8 分频操作，分频后的信号经电平转换后由单端信号输出，测试结果如图 5-4 所示。由测试结果可知，经过 8 分频后的低抖动时钟信号频率为 49.4243MHz，存在误差为 0.5757MHz，误差来源可能包括：低抖动时钟发生电路产生的低抖动时钟信号存在部分误差、示波器测量也存在部分误差。其相对误差较小，满足本课题设计要求。





图 5-4 分频后产生 50MHz 频率的输出测试结果

Fig. 5-4 output test result of 50MHz frequency after frequency division


### 5.3 级联延时电路测试

粗延时采用了对延时同步时钟进行计数的方法实现，粗延时部分的延时时间等于延时同步时钟周期与周期个数的乘积。本次实验通过改变周期个数对粗延时部分的延时时间进行测量，粗延时电路主要是实现较大的延时时间。设置粗延时电路分别产生 100ns、200ns、300ns、400ns 和 2 $\mu$ s 的延时时间，如图 5-5 所示的测试结果，其中图（a）为示波器测试产生 100ns 的结果，其中图（b）为示波器测试产生 200ns 的结果，其中图（c）为示波器测试产生 300ns 的结果，其中图（d）为示波器测试产生 400ns 的结果，其中图（e）为示波器测试产生 2 $\mu$ s 的结果。




(a) 100ns 延时测试结果

(a) 100ns delay test results




(b) 200ns 延时测试结果

(b) 200ns delay test results




(c) 300ns 延时测试结果

(c) 300ns delay test results



(d) 400ns 延时测试结果

(d) 400ns delay test results



(d) 2us 延时测试结果

(d) 2us delay test results

图 5-5 粗延时部分产生不同延时测试结果

Fig. 5-5 Coarse delay test results of different delays are generated

由上述测试结果可以看出，设置粗延时电路产生 100ns 的延时，示波器测试结果为 100.2ns，存在 0.2ns 的误差；设置 200ns 的延时量，示波器测试结果为 200.8ns，存在 0.8ns 的误差；设置 300ns 的延时量，示波器测试结果为 300.8ns，存在 0.8ns 的误差；设置 400ns 的延时量，示波器测试结果为 399.8ns，存在 0.2ns 的误差；设置 2us 的延时量，示波器测试结果为 2.006us，存在 0.006us 的误差。由于采用手动调节示波器光标的位置测量延时时长，对于延时前后波形上升沿的起始位置的标定存在部分误差。其相对误差较小，能满足本课题设计要求。

细延时电路的理论延时精度为 10ps，由于示波器带宽的限制，很难对一个步长的延时时间进行准确测量。本文通过设置步进值依次累加直到最大值，使延时时间依次累加，使用示波器的余辉模式显示每一次微小延时后的波形。测试结果如图 5-6 所示，示波器 0~20ns 区间共有 10 个小格，每小格对应的时间为 2ns，余辉模式记录的延时范围接近 0~20ns 的一半，即约为 10ns，此时步进值也累加到最大值。根据细延时的最大延时时间等于延时精度乘以最大延时步进值，得出细延时电路的延时精度约为 10ps，满足本文设计要求。






图 5-6 细延时测试结果图

Fig. 5-6 Fine delay test results

根据对粗延时电路和细延时电路的测试,可知级联延时电路可以产生大动态高精度的延时。粗延时电路可以实现微秒以上的延时输出,细延时电路可以实现皮秒级延时输出,且粗延时和细延时都可以独立稳定工作,可以满足不同数据采集系统的要求。

#### 5.4 超宽带窄脉冲产生电路测试

根据本课题取样脉冲信号的指标:(1)取样脉冲的下降沿极窄,下降时间需要小于 150ps。(2)脉冲的幅度要大于 5V。因此,需要通过示波器测量取样脉冲的下降时间和幅度,验证超带宽窄脉冲产生电路是否满足设计要求。

对超宽带窄脉冲产生电路的下降沿测试一般有两种测试情况。一种情况是对脉冲信号下降沿幅度的 10%到 90%的时间进行测量<sup>[64]</sup>,另一种情况是对脉冲信号下降沿幅度的 20%到 80%的时间进行测量,本文对超宽带窄脉冲产生电路的下降时间的测量采用了第一种测量方式,对下降沿幅度的 10%~90%的时间进行测量,该时间宽度为最终测试下降沿的时间。脉冲信号上升时间(10%~90%)定义如图 5-7 所示,其中上升(下降)时间为  $t_1$  与  $t_2$  之间的差值。






图 5-7 脉冲信号上升时间定义图

Fig. 5-7 Definition of pulse signal rise time

超宽带窄脉冲产生电路的外部供电电压有-15V、+15V、+0.9V 和+15V 四个电压，由于超宽带窄脉冲产生电路需要做成单独的电路模块，因此采用了直流电源对它单独供电。本课题现有的取样器是由取样脉冲的下降沿触发采样，且取样脉冲的幅度需要达到 5V。如图 5-8 所示为经过该电路压缩后的取样脉冲信号的波形测试结果。




图 5-8 超宽带窄脉冲产生电路输出的取样脉冲信号的波形测试图

Fig. 5-8 Waveform test diagram of sampling pulse signal output by the high-band wide-width pulse generating circuit

超宽带窄脉冲产生电路输出取样脉冲信号的下降沿测试结果如图 5-9 所示, 其中经过超宽带窄脉冲产生电路压缩后的脉冲下降时间为 95ps, 脉冲幅度达到了 7.2644V。由实际的测试结果和第 4 章对超宽带窄脉冲产生电路仿真可知, 经过阶跃恢复二极管后的取样脉冲信号, 相比较于放大级输出, 脉冲信号的幅度也减小了很多, 放大后的取样脉冲信号的幅度在 15V 左右, 而经过阶跃恢复二极管后的脉冲信号的幅度也超过 7V, 脉冲信号幅度减小的原因除了与超宽带窄脉冲产生电路最后电容值相关外, 还与电路发生阶跃后等效负载变小有关。




图 5-9 取样脉冲信号的下降沿测试图

Fig. 5-9 Test diagram of falling edge of sampling pulse signal

通过上图测试结果得出: 经过超宽带窄脉冲产生电路后的取样脉冲信号的下降沿被压缩到皮秒级别, 实际测得脉冲信号的下降沿为 95ps, 信号的幅度大于 7V。经过焊接多个超宽带窄脉冲产生电路的电路板并进行多次测试, 超宽带窄脉冲产生电路的测试结果满足下降沿在 150ps 以内, 且脉冲信号的幅度超过 5V 的设计要求。

## 5.5 整体测试验证

将高速时钟恢复电路、时基电路、超宽带窄脉冲产生电路、中频处理电路、取样器电路进行了整体测试。首先对所有电路进行连接, 将高速时钟恢复电路的数据输入端口与误码仪的数据输出接口连接, 同时使用同轴线缆将误码仪的数据输出接口与取样器的射频信号输入接口连接, 高速时钟恢复电路的时钟输出接口连接到时基电路的输入接

口，时基电路的输出与超宽带窄脉冲产生电路的输入连接，超宽带窄脉冲的输出连接到取样器的取样窄脉冲输入接口。电路连接示意图如图 5-10 所示。将各个模块连接完成后，通电测试。






图 5-10 整体测试电路连接图

Fig. 5-10 Overall test circuit connection diagram

测试开始前已经将各模块电路连接完成，只需验证取样器输出结果。由于取样器中频输出管脚 IF+和 IF-输出信号的波形幅度很小，本实验中将测量取样器输出的中频脉冲信号经过高祖积分电路积分后的锯齿波信号。测试结果如图 5-11 所示，图（a）和图（b）分别为不同时刻示波器测量的锯齿波。



(a)



(b)

图 5-11 取样器输出的中频脉冲信号积分得到的锯齿波测试结果

Fig. 5-11 Serrated wave test results obtained by integrating the intermediate frequency pulse signal output from the sampler

整体测试结果表明：高速时钟恢复电路对误码仪产生的数据恢复后输出的时钟信号能给本课题取样示波器提供同步触发信号，且取样脉冲经过超宽带窄脉冲产生电路压缩后可以触发取样器正常工作，满足了取样器高带宽的输入要求。对本文设计的超宽带窄脉冲产生电路进行多次调试验证，目前超宽带窄脉冲产生电路满足了取样器对 30GHz 的射频信号进行采样，对取样示波器的发展有重要的意义。

## 5.6 本章小结

本章对所设计的硬件电路进行了测试，包括：高速时钟恢复电路、低抖动时钟发生电路、级联延时电路和超宽带窄脉冲产生电路，对测试结果进行了分析。本章最后将所设计的电路与样机中其他电路进行了整体测试，验证了本文设计的电路对取样示波器的发展具有一定的意义。

## 6 总结与展望

本文基于实验室课题对取样示波器的部分模块进行了设计与调试验证,主要完成的硬件电路设计包括:高速时钟恢复电路、级联延时电路以及超宽带窄脉冲产生电路。完成了对电路的调试,并将所设计的电路与样机中其他电路进行了整体测试。通过测试验证了本文设计的电路可用于取样示波器样机中,对测试仪器的研究有着重要的意义。本文主要完成的研究内容和结论如下:

1、研究并设计实现了高速时钟恢复电路。在高速通信信号的测量领域,对于被测件无法提供一个与被测信号同步的时钟或分频时钟的场合,高速时钟恢复电路可以在数据流中恢复出时钟信号,用于给取样示波器提供一个同步触发信号。采用硬件的方法实现了本课题取样示波器时钟恢复功能,实验结果表明,所恢复的时钟信号可用作取样示波器的触发信号。

2、设计实现了一种大动态、高精度的级联延时电路,级联延时电路由粗延时和细延时组成,粗延时部分可实现微秒以上的延时时间,保证了延时电路可实现大动态范围,细延时部分的延时分辨率为 10ps,级联延时电路可以满足不同数据采集系统的要求。

3、分析了超宽带窄脉冲产生的原理,研究并设计实现了一种基于阶跃恢复二极管的超宽带窄脉冲产生电路。测试结果表明,经过超宽带窄脉冲产生电路的取样脉冲信号的下降时间为 95ps,脉冲信号的幅度超过了 7V,满足课题指标。将超宽带窄脉冲产生电路与样机中其他电路进行整体测试验证,结果表明,超宽带窄脉冲产生电路可以触发取样器对 30GHz 的被测信号进行采样。

本论文完成了上述各模块的设计并进行了调试验证,部分模块已使用在取样示波器样机中并发挥重要的作用,但仍有一些不足之处,需要进一步研究和完善:

1、级联延时电路的设计还有待于进一步完善,细延时部分延时精度还可以进一步提高,需要使用精度更高的延时电路实现更高的等效采样率。

2、尽管超宽带窄脉冲产生电路可以触发取样器对 30GHz 的被测信号进行采样,但是与国外相关技术研究成果对比,超宽带窄脉冲产生电路的性能还有很大提高的空间。

## 参考文献

- [1] 李凯. 现代示波器高级应用[M]. 北京: 清华大学出版社, 2017.
- [2] 泰克推出 PCI Express 4.0 测试解决方案[J]. 单片机与嵌入式系统应用, 2016, 16(08): 87.
- [3] 张涛. USB 3.1 Type C 信号完整性分析与研究[D]. 成都: 电子科技大学, 2018.
- [4] C.Cho, H.Koo, J.Kwon, et al. Uncertainty Analysis for Characterization of a Commercial Real-Time Oscilloscope Using a Calibrated Pulse Standard[J]. IEEE Access, 2019, 7: 159724-159730.
- [5] Anonymous. Four-Channel 20 GHz Sampling Oscilloscope[J]. Microwave Journal, 2014, 57(10): 158.
- [6] 李子桐. 取样示波器精密时基模块技术研究[D]. 太原: 中北大学, 2020.
- [7] 李晓恩. 取样示波器数字信号处理模块设计与实现[D]. 成都: 电子科技大学, 2014.
- [8] 于争. 信号完整性揭秘[M]. 机械工业出版社, 2013.
- [9] T.Tomas, Z.Oleg, U.Vytautas. Hybrid Time-Base Device for Coherent Sampling Oscilloscope[J]. Measurement Science Review, 2019, 19(3): 93-100.
- [10] 赵伟. 基于等效采样的数字存储示波器的设计与实现[D]. 西安: 西安电子科技大学, 2012.
- [11] 崔丽慧. 泰克为 100GBASE-SR4 推出光测试解决方案[J]. 电信工程技术与标准化, 2015, 28(04): 53.
- [12] pico technology 公司. PicoScope 9000 Series Oscilloscopes.<https://www.picotech.com/oscilloscope/picoscope-9000-series>.
- [13] 邱渡裕. 宽带等效取样示波器关键技术研究[D]. 成都: 电子科技大学, 2015.
- [14] 张君禹. 取样示波器等效采样系统设计与实现[D]. 成都: 电子科技大学, 2014.
- [15] 马凯, 王彦文. 可编程数字控制精密延时电路设计[J]. 中国测试, 2014, 40(01): 93-96.
- [16] 沈绍祥, 冯炜, 纪奕才等. 便携式时域反射仪硬件系统设计[J]. 电子技术应用, 2010, 36(01): 75-78.

- [17] 彭亚红, 蒋留兵, 徐婷等. 超宽带窄脉冲信号发生器的设计与实现[J]. 桂林电子科技大学学报, 2011, 31(05): 355-360.
- [18] 王肖隆, 张肖垒, 王富丽等. 简易的超宽带亚周期微波脉冲产生方法[J]. 微波学报, 2018, 34(03): 92-96.
- [19] 刘军. 极窄脉冲合成与超快沿产生电路设计[D]. 成都: 电子科技大学, 2019.
- [20] Z.Zhu, Y.Zhu, D.Li, et al. A TD-ADC for IR-UWB Radars With Equivalent Sampling Technology and 8-GS/s Effective Sampling Rate[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2021, 68(3): 888-892.
- [21] 徐浩然, 余旭, 孙学良. 基于 FPGA 的高精度等效采样系统的设计与实现[J]. 电子世界, 2020(09): 192-194.
- [22] F.Huang, B.Du, Y.Cao, et al. Measurement Algorithm of Clock Jitter Based on Sequential Equivalent Sampling[J]. International Journal of Multimedia and Ubiquitous Engineering, 2015, 10(5): 243-254.
- [23] 张姗姗. VXI 示波器数据处理软件实现[D]. 成都: 电子科技大学, 2019.
- [24] Y.Zhao, J.Liu. Sequential time interleaved random equivalent sampling for repetitive signal[J]. The Review of Scientific Instruments, 2016, 87(12): 125106.
- [25] 刘莎, 张福洪, 易志强. 一种基于 FPGA 的高精度随机等效采样系统的实现[J]. 理工学院学报, 2016, 8(02): 5-8.
- [26] 刘晶晶. 随机采样模型及其信号处理算法研究[D]. 成都: 电子科技大学, 2018.
- [27] 李海涛, 李斌康, 阮林波等. 一种基于频差法的顺序等效采样方法及其实现[J]. 电子学报, 2020, 48(06): 1071-1076.
- [28] 王梓萍. 基于 FPGA 的高精度时间间隔测量的探究与应用[D]. 武汉: 中国科学院大学(中国科学院精密测量科学与技术创新研究院), 2021.
- [29] Q.Shen, S.Liu, B.Qi, A.Qi, et al. A 1.7 ps Equivalent Bin Size and 4.2 ps RMS FPGA TDC Based on Multichain Measurements Averaging Method[J]. IEEE Transactions on Nuclear Science, 2015, 62(3): 947-954.
- [30] P.Mojtaba, V.Ion, R.Ricardo. A Low-Resources TDC for Multi-Channel Direct ToF Readout Based on a 28-nm FPGA[J]. Sensors, 2021, 21(1): 308-308.



- [31] K.Park, J . Park. Time-to-digital converter of very high pulse stretching ratio for digital storage oscilloscopes [J]. Review of Scientific Instruments, 1999,70(2): 1568-1574.
- [32] A.Mantyniemi, T.Rahkonen, J.Kostamovaara. A CMOS Time-to-Digital Converter (TDC) Based On a Cyclic Time Domain Successive Approximation Interpolation Method[J]. IEEE Journal of Solid-State Circuits, 2009, 44(11):3067-3078.
- [33] P.Keränen, K.Määttä, J.Kostamovaara. Wide-Range Time-to-Digital Converter With 1-ps Single-Shot Precision[J]. IEEE Trans. Instrumentation and Measurement, 2011, 60(9): 3162-3172.
- [34] 梁旭, 瞿鹏飞, 张羽等. 宽温宽带高精度可调光纤延时线的设计与研究[J]. 半导体光电, 2021, 42(03): 332-335+341.
- [35] 黄志慧, 刘博, 张金灿等. 一种低功耗 CMOS 可编程模拟延时电路[J]. 微电子学, 2019, 49(02): 225-229+236.
- [36] 邱有刚, 黄建国, 李力. 基于 FPGA 数字延迟单元的实现和比较[J]. 电子测量技术, 2011, 34(09): 65-68.
- [37] 刘鹏, 许可. 一种基于FPGA的高精度大动态数字延迟单元的设计[J]. 微计算机信息, 2010, 26(08): 132-134.
- [38] 沈绍祥, 刘丽华, 方广有等. 时域反射仪高精度步进延迟系统设计[J]. 深圳大学学报(理工版), 2013, 30(03): 242-247.
- [39] 保慧琴. 多相位数字延迟锁相环研究与设计[D]. 西安: 西安电子科技大学, 2010.
- [40] S.Zhu, X.Fan, M.Li, et al. FCC-compliant millimeter-wave ultra-wideband pulse generator based on optoelectronic oscillation[J]. Optics letters, 2019, 44(14): 3530-3533.
- [41] Microwaves Antennas and Propagation; New Findings from University of Aveiro in the Area of Microwaves Antennas and Propagation Described (Low-power ultra-wide band pulse generator based on a PIN diode)[J]. Electronics Newsweekly, 2015.
- [42] A.Kheirdoost, G.Moradi, E.Elkholy, et al. Modeling and Jitter Improvement of SRD-Based Ultra-Wideband Pulse Generator[J]. IEEE Transactions on Microwave Theory and Techniques, 2014, 62(8): 1736-1747.
- [43] 李曦. 超宽带脉冲发生器的设计[D]. 成都: 成都理工大学, 2018.

- [44] L.Zou, G.Shulabh, C.Christophe. A Simple Picosecond Pulse Generator Based on a Pair of Step Recovery Diodes[J]. IEEE Microwave and Wireless Components Letters, 2017, 27(5): 467-469.
- [45] 王亚杰, 何鹏军, 荆晓鹏等. 基于漂移阶跃恢复二极管开关的脉冲源仿真计算[J]. 强激光与粒子束, 2018, 30(09): 92-97.
- [46] 王俊. 脉冲超宽带信号产生、控制与检测[D]. 合肥: 中国科学技术大学, 2007.
- [47] 宿城. 一种超宽带窄脉冲发生器设计[D]. 南京: 东南大学, 2018.
- [48] 黄晓虹. 一种亚纳秒高重频低抖动脉冲信号发生器的设计与实现[D]. 成都: 电子科技大学, 2018.
- [49] 石越. 高幅度窄脉冲源的设计与研制[D]. 成都: 电子科技大学, 2009.
- [50] 张辉. 基于雪崩三极管 Marx 电路的电磁辐射与抑制[D]. 成都: 电子科技大学, 2020.
- [51] 王宪楠. 冲击脉冲探地雷达系统关键技术基础研究[D]. 长春: 吉林大学, 2018.
- [52] Plasma Science; Data from Sharif University of Technology Provide New Insights into Plasma Science (High-Power Nanosecond Pulse Generator With High-Voltage SRD and GDT Switch)[J]. Electronics Newsweekly, 2015.
- [53] 刘映光, 王志斌. 取样器输出中频信号处理电路设计[J]. 国外电子测量技术, 2020, 39(01): 72-76.
- [54] 杨坤. 取样示波器垂直放大及数据采集设计研究[D]. 太原: 中北大学, 2020.
- [55] 沈俊杰. 高速电路信号完整性分析与设计[J]. 电子制作, 2018(22): 15-16.
- [56] 李海涛, 李斌康, 阮林波等. 应用于高速数据采集系统的超低抖动时钟电路[J]. 数据采集与处理, 2020, 35(06): 1192-1199.
- [57] 李璐. 低抖动宽频时钟合成模块设计[D]. 成都: 电子科技大学, 2020.
- [58] onsemi-mc100ep196b[Online]. <https://www.onsemi.cn/pdf/datasheet/mc100ep196b-d.pdf>.
- [59] F.Williams, A. Remley. Analytic Sampling-Circuit Model[J]. IEEE Transactions on Microwave Theory and Techniques, 2001, 49(6): 1013-1019.
- [60] 许延峰. 宽带微波取样器[J]. 科技信息, 2010(23): 504+502.

- [61] 张喆, 林茂六, 徐清华等. 50GHz宽带采样电路的SPICE仿真建模[J]. 电子学报, 2008(03): 599-603.
- [62] M. Kahrs. 50 Years of RF and Microwave Sampling[J]. IEEE Transactions on Microwave Theory and Techniques, 2003, 51(6): 1787-1805.
- [63] 孙水生, 喻小平. PSpice仿真技术在电子电路设计中的运用[J]. 光源与照明, 2021(05): 68-69.
- [64] 薛沛. 脉冲与时域反射测量[J]. 仪器仪表标准化与计量, 1997(03): 39-40.

## 攻读硕士学位期间所取得的研究成果

### 申请或授权专利：

- [1] 张敏娟,刘震,王志斌等. 一种基于 FPGA 的高精度三级延时系统与方法[P]. 山西省: CN112327694B,2022-01-21. (授权)
- [2] 刘震,张敏娟,王志斌,等. 一种基于 FPGA 与延时芯片的高精度组合延时系统与方法[P]. 山西省: CN112436825A,2021-03-02. (审理中)
- [3] 张敏娟,刘震,王志斌等. 一种取样器的低抖动超窄脉宽本振信号发生装置及方法[P]. 山西省: CN112165324A,2021-01-01. (审理中)

### 发表论文：

- [1] 刘震,张敏娟,王志斌等.一种取样示波器低抖动超窄脉宽时基信号研究与分析[J].国外电子测量技术,2021,40(05):58-61.

### 参与的科研项目：

- [1]测试仪器型号项目：《XXX 分析仪》
- [2]测试仪器型号项目：《高速 XXXX 特性分析仪》

## 致谢

行文至此，意味着三年的研究生生活即将结束。对即将结束的研究生生活充满了不舍，也对未来的生活充满了期待。回顾这三年，与老师、同学在主楼 1400 教研室的相处中，不仅学到了许多专业知识，也学会了为人处事。二龙山脚下，带给我的不仅是三年的学习生活，更是对未来的憧憬。

首先我要感谢的是我的导师张敏娟副教授，本文也是在张老师的耐心指导下完成的，张老师不仅是一个严格的老师，更是一个具有严谨科研态度的老师，与张老师学习的三年，我不仅收获了专业知识，也学到了张老师认真负责的态度。其次，我还要感谢实验室的王志斌老师，王老师不仅在硬件电路的设计上给予了我很多的帮助，在电路的调试过程中，王老师也给予了我很多帮助。我还要感谢实验室的景宁老师、李克武老师、薛鹏老师、李晋华老师等给予我悉心的指导。

其次，还要感谢我的师兄王莲英和李子桐，研一带我入门，给我讲解了很多硬件相关专业知识，一年的相互陪伴留下了深刻的印象。感谢张凯旗和张翀师兄，他们和蔼可亲、耐心的帮我解决问题。感谢同级的胡将、石金、李春阳等人，一起奋斗的生活总是让人难忘。感谢我的师弟牛森，难过的日子里，总能互相安慰。感谢我的女朋友刘雅迪，她在我最困难的时候，给我最有力的帮助，她是我坚强的后盾，愿我们不负青春，成为彼此的依靠。

最后，特别要感谢我的父母，感谢父母对我的养育之恩，真心的祝福我的父母身体健康。



