第4章 组合逻辑电路

4.1 概述

4.2 组合逻辑电路的分析方法

4.3 组合逻辑电路的基本设计方法

4.4 若干常用的组合逻辑电路模块

4.5 基于MSI组合逻辑电路的分析与设计

4.9 竞争-冒险现象及其成因

4.1 概述

数字逻辑电路可分为组合逻辑电路和时序逻辑电路 两大类。

组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路原来的状态无关的电路。

组合逻辑电路特点：没有记忆单元，没有从输出反馈到输入的回路。

组合逻辑电路分类：

（1）按照逻辑功能特点的不同分为：加法器、比较器、编码器、译码器、数据选择器等。

（2）按照集成度的不同分为：SSI,MSI,LSI,VLSI等。

组合逻辑电路的框图

$$\begin{cases} Y_0 = f_0(I_0, I_1, \cdots, I_{n-1}) \\ Y_1 = f_1(I_0, I_1, \cdots, I_{n-1}) \\ \quad \vdots \\ Y_{m-1} = f_{m-1}(I_0, I_1, \cdots, I_{n-1}) \end{cases}$$

4.2 组合逻辑电路的分析方法

一、组合逻辑电路的分析步骤



二、分析举例：（注意步骤）

逻辑图

1 从输入到输出 逐级写出

逻辑表达式

化简 2

最简与或表达式



1

$$Y_1 = \overline{AB}$$

$$Y_2 = \overline{BC}$$

$$Y_3 = \overline{CA}$$

$$Y = \overline{Y_1 Y_2 Y_3} = \overline{\overline{AB}\ \overline{BC}\ \overline{AC}}$$

2

$$Y = AB + BC + CA$$

最简与或表达式

3

真值表

4

电路的逻辑功能

$$Y = AB + BC + CA$$

3

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

4

3人表决组合电路：只要有2票或3票同意，表决就通过。

例：

逻辑图



逻辑表达式

$$\left.\begin{aligned} Y_1 &= \overline{A+B+C} \\ Y_2 &= \overline{A+\overline{B}} \\ Y_3 &= \overline{Y_1+Y_2+\overline{B}} \end{aligned}\right\} Y=\overline{Y_3}=Y_1+Y_2+\overline{B}=\overline{A+B+C}+\overline{A+\overline{B}}+\overline{B}$$

最简与或表达式

$$Y=\overline{A}\,\overline{B}\,\overline{C}+\overline{A}B+\overline{B}=\overline{A}B+\overline{B}=\overline{A}+\overline{B}$$

真值表

A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

电路的逻辑功能

电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。

用与非门实现

$$Y=\overline{A}+\overline{B}=\overline{AB}$$



4.3 组合逻辑电路的基本设计方法

组合逻辑电路的设计：由逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。　　即：设计要求→逻辑图

简单：指完成电路所用的器件数最少，器件的种类最少，而且器件之间的连线也最少。



设计步骤：　（与分析相反）

一、逻辑抽象

- 分析因果关系，确定输入/出变量
- 定义逻辑状态的含意（赋值）
- 列出真值表

二、写出函数式

三、选定器件类型

四、根据所选器件：对逻辑式化简（用门）
变换（用MSI）

五、画出逻辑电路图

六、工艺设计

例1：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

1

设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。

A	B	C	Y	A	B	C	Y
0	0	0	0	1	0	0	0
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	0	1	1	1	1

2

$$Y = m_5 + m_6 + m_7 = A\overline{B}C + AB\overline{C} + ABC$$

3

A \ BC	00	01	11	10
0				
1		1	1	1

4

化简

5

$$Y = AB + AC \rightarrow Y = \overline{\overline{AB} \cdot \overline{AC}}$$

6



例：设计一个将余3码变换成8421码的组合逻辑电路。

解：（1）根据题目要求，列出真值表：

真　值　表

输入（余3码）				输出（8421码）			
A_3	A_2	A_1	A_0	L_3	L_2	L_1	L_0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0
1	0	1	0	0	1	1	1
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	1
其它				x	x	x	x

（2）用卡诺图进行化简。（注意利用无关项）





$$L_3 = A_3A_2 + A_3A_1A_0 = \overline{\overline{A_3A_2}\cdot\overline{A_3A_1A_0}}$$

$$L_2 = \overline{A_2}\,\overline{A_0} + A_2A_1A_0 + \overline{A_2}\,\overline{A_1} = \overline{\overline{\overline{A_2}\,\overline{A_0}}\cdot\overline{A_2A_1A_0}\cdot\overline{\overline{A_2}\,\overline{A_1}}}$$

L_1	A_1A_0 = 00	01	11	10
A_3A_2 = 00	×	×	0	×
01	0	1	0	1
11	0	×	×	×
10	0	1	0	1

L_0	A_1A_0 = 00	01	11	10
A_3A_2 = 00	×	×	0	×
01	1	0	0	1
11	1	×	×	×
10	1	0	0	1

$$L_1 = A_1\overline{A_0} + A_0\overline{A_1} = A_1 \oplus A_0$$

$$L_0 = \overline{A_0}$$

逻辑表达式：

$$L_0 = \overline{A_0} \qquad L_1 = A_1 \oplus A_0$$

$$L_2 = \overline{A_2}\,\overline{A_0} + A_2 A_1 A_0 + \overline{A_2}\,\overline{A_1} = \overline{\overline{\overline{A_2}\,\overline{A_0}} \cdot \overline{A_2 A_1 A_0} \cdot \overline{\overline{A_2}\,\overline{A_1}}}$$

$$L_3 = \overline{\overline{A_3 A_2} \cdot \overline{A_3 A_1 A_0}}$$

（3）由逻辑表达式画出逻辑图。



例： 一个水容器，A为水面上限，C为水面下限，B介于A、C之间，在A、B、C处分别装有三个电极，浸没电极时有信号发出，用来进行状态显示。水面在A、B之间，为正常状态，点亮绿灯G；水面在B、C之间或A以上，为异常状态，点亮黄灯Y；水面在C以下，为危险状态，点亮红灯R。用与非门设计一个电路，实现上述逻辑关系。

解： （1）列真值表：



设计过程的基本步骤：

（1）确定输入、输出变量并进行状态赋值。

输入为A、B、C，浸没时为 1，未浸没时为0

输出为G、Y、R，点亮时为1，灯灭时为0

（2）列真值表：

真值表

A B C	G	Y	R
0 0 0	0	0	1
0 0 1	0	1	0
0 1 0	X	X	X
0 1 1	1	0	0
1 0 0	X	X	X
1 0 1	X	X	X
1 1 0	X	X	X
1 1 1	0	1	0

（3）画卡诺图并化简。

A \ BC	00	01	11	10
0	0	0	1	X
1	X	X	0	X

a.G的卡诺图

$$G = \overline{A}B$$

A \ BC	00	01	11	10
0	0	1	0	X
1	X	X	1	X

b.Y的卡诺图

$$Y = A + \overline{B}C$$

A \ BC	00	01	11	10
0	1	0	0	X
1	X	X	0	X

c.R的卡诺图

$$R = \overline{C}$$

（4）画逻辑图。

为了用与非门来实现这个电路，再将上述表达式转换为与非一与非表达式：

$$G=\overline{A}B=\overline{\overline{\overline{A}B}}$$

$$R=\overline{C}$$

$$Y=A+\overline{B}C=\overline{\overline{A}\,\overline{\overline{B}C}}$$

4.4 若干常用的组合逻辑电路模块

一　编码器(Encoder)

数字系统处理的信息各种各样，把有某种特定含义的信息变换成用二进制代码表示的过程称为编码

实现编码操作的电路称为编码器。

输入：信息　　输出：代码

例如：电报

1、普通4键编码器原理

I_3 I_2 I_1 I_0	Y_1 Y_0
0 0 0 1	0 0
0 0 1 0	0 1
0 1 0 0	1 0
1 0 0 0	1 1
其它	X X



$$Y_1 = I_3 + I_2$$

$$Y_0 = I_3 + I_1$$

普通4键编码K图

(a)Y_1的K图 (b)Y_0的K图

2、优先编码器

特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。

高优先4键编码表

I_3 I_2 I_1 I_0	Y_1 Y_0
0 0 0 1	0 0
0 0 1 ×	0 1
0 1 × ×	1 0
1 × × ×	1 1



高优先4键编码K图
(a)Y_1的K图 (b)Y_0的K图

$$Y_1 = I_3 + I_2$$

$$Y_0 = I_3 + \overline{I}_2 I_1$$

3、8线-3线优先编码器

- （设I_7优先权最高…I_0优先权最低）
- 特点：按输入编码最大的“0”输入信号进行编码。

输出以反码形式进行编码

化简以0项进行

输入									输出				
$\overline{S}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_S}$	$\overline{Y_{EX}}$
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	X	X	X	X	X	X	X	0	0	0	0	1	0
0	X	X	X	X	X	X	0	1	0	0	1	1	0
0	X	X	X	X	X	0	1	1	0	1	0	1	0
0	X	X	X	X	0	1	1	1	0	1	1	1	0
0	X	X	X	0	1	1	1	1	1	0	0	1	0
0	X	X	0	1	1	1	1	1	1	0	1	1	0
0	X	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

$$Y_2 = I_7 + \bar{I}_7 I_6 + \bar{I}_7 \bar{I}_6 I_5 + \bar{I}_7 \bar{I}_6 \bar{I}_5 I_4$$

$$Y_2 = I_7 + I_6 + I_5 + I_4$$

$$\bar{Y}_2 = \overline{I_7 + I_6 + I_5 + I_4}$$

$$\bar{Y}_2 = \overline{(I_7 + I_6 + I_5 + I_4)S}$$

$$\bar{Y}_2 = \overline{(I_7 + I_6 + I_5 + I_4)S}$$

$$\bar{Y}_1 = \overline{(I_7 + I_6 + I_5 \bar{I}_4 \bar{I}_3 + I_2 \bar{I}_4 \bar{I}_5)S}$$

$$\bar{Y}_0 = \overline{(I_7 + \bar{I}_6 I_5 + I_3 \bar{I}_4 \bar{I}_6 + I_1 I_2 \bar{I}_4 \bar{I}_6)S}$$



选通信号

附加输出信号

$$\overline{Y}_S = \overline{\overline{I}_7\overline{I}_6\overline{I}_5\overline{I}_4\overline{I}_3\overline{I}_2\overline{I}_1\overline{I}_0 S}$$

$$\overline{Y}_{EX} = SYs$$

$\overline{Y}_S$	$\overline{Y}_{EX}$	状态
1	1	不工作
0	1	工作，但无输入
1	0	工作，且有输入
0	0	不可能出现





74LS148逻辑符号

二 译码器（Decoder）

把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。

设二进制译码器的输入端为n个，则输出端为2^n个，且对应于输入代码的每一种状态，2^n个输出中只有一个为1（或为0），其余全为0（或为1）。

二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。

- 常用的有：二进制译码器，二—十进制译码器，显示译码器等

1、二进制译码器

例：3线—8线译码器



输入			输出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

真值表 → 逻辑表达式：

$$Y_0 = \overline{A}_2\overline{A}_1\overline{A}_0 = m_0$$

$$Y_1 = \overline{A}_2\overline{A}_1 A_0 = m_1$$

$$Y_2 = \overline{A}_2 A_1\overline{A}_0 = m_2$$

$$\cdots$$

$$Y_7 = A_2 A_1 A_0 = m_7$$

→ 用电路进行实现

集成译码器实例：74LS138

输入					输出							
S_1	$\overline{S}_2+\overline{S}_3$	A_2	A_1	A_0	$\overline{Y}_7$	$\overline{Y}_6$	$\overline{Y}_5$	$\overline{Y}_4$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

$$\overline{Y_0} = \overline{\overline{A_2}\,\overline{A_1}\,\overline{A_0}} = \overline{m_0}$$

$$\overline{Y_1} = \overline{\overline{A_2}\,\overline{A_1}A_0} = \overline{m_1}$$

$$\overline{Y_2} = \overline{\overline{A_2}\,A_1\overline{A_0}} = \overline{m_2}$$

$$\overline{Y_3} = \overline{\overline{A_2}A_1A_0} = \overline{m_3}$$

$$\overline{Y_4} = \overline{A_2\overline{A_1}\,\overline{A_0}} = \overline{m_4}$$

$$\overline{Y_5} = \overline{A_2\overline{A_1}A_0} = \overline{m_5}$$

$$\overline{Y_6} = \overline{A_2A_1\overline{A_0}} = \overline{m_6}$$

$$\overline{Y_7} = \overline{A_2A_1A_0} = \overline{m_7}$$

74LS138电路

附加
控制端

$$S = S_3 S_2 S_1$$

$$\overline{Y}_i = \overline{S \quad m_i}$$



低电平
输出


A_0 A_1 A_2 S_1 $\overline{S}_2$ $\overline{S}_3$
74LS138
$\overline{Y}_0$ $\overline{Y}_1$ $\overline{Y}_2$ $\overline{Y}_3$ $\overline{Y}_4$ $\overline{Y}_5$ $\overline{Y}_6$ $\overline{Y}_7$

逻辑框图

2、二—十进制译码器

- 将输入BCD码的10个代码译成10个高、低电平的输出信号

  BCD码以外的伪码，输出均无低电平信号产生

  $\overline{Y}_i = \overline{m}_i \quad (i = 0 \sim 9)$

- 例：74LS42





3 显示译码器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。



(a) 外形图



(b) 共阴极



(c) 共阳极


a
f
b
e
g
c
d
七段显示


a
f
g
b
e
d
c

共阴极





b=c=f=g=1,
a=d=e=0时

c=d=e=f=g=1,
a=b=0时

2、显示译码器

真值表

输入				输出							显示字形
A_3	A_2	A_1	A_0	a	b	c	d	e	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	0	0	1	1	9

真值表仅适用于共阴极LED

三 数据选择器（Multiplexer)

从多路数据中选择某一路数据输出的逻辑电路称为“数据选择器”，简称M*U*X，或称“多路调制器”、“多路开关”。同样，M*U*X也相当于一个单刀多掷开关，但其逻辑功能正好与数据分配器相反，为多输入、单输出形式。

常用的数据选择器有四选一、双四选一、八选一和十六选一等多种类型。

1、 4选1数据选择器

输入数据

真值表

输入			输出
D	A_1	A_0	Y
D_0	0	0	D_0
D_1	0	1	D_1
D_2	1	0	D_2
D_3	1	1	D_3

地址变量

由地址码决定从 4 路输入中选择哪 1 路输出。

逻辑表达式

$$Y = D_0\overline{A}_1\overline{A}_0 + D_1\overline{A}_1A_0 + D_2A_1\overline{A}_0 + D_3A_1A_0 = \sum_{i=0}^{3} D_i m_i$$

当A_1A_0输入一个值时，可选择相应的数据送到输出端。

如当A_1=0、A_0=1时，Y=D_1

逻辑图





四选一数据选择器的框图

2、 双 4选1数据选择器

一片CT74153中有两个四选一数据选择器，D_0～D_3为四个数据输入端，Y为输出端，选择输入端A_1A_0是公用的，使能端$\overline{ST}$各自独立。

输入 $\overline{ST}$	A_1	A_0	输出 Y
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

双四选一数据选择器74153真值表



双四选一数据选择器CT74153

(a)逻辑图　(b)符号

3、八选一数据选择器CT74151

- 八选一数据选择器有3个选择输入端，8个数据输入端。逻辑表达式为：

$$Y = A_2 A_1 A_0 D_7 + A_2 A_1 \overline{A_0} D_6 + A_2 \overline{A_1} A_0 D_5 + A_2 \overline{A_1}\,\overline{A_0} D_4$$

$$+ \overline{A_2} A_1 A_0 D_3 + \overline{A_2} A_1 \overline{A_0} D_2 + \overline{A_2}\,\overline{A_1} A_0 D_1 + \overline{A_2}\,\overline{A_1}\,\overline{A_0} D_0$$


Y
Y
A_0
A_1
A_2
MUX
EN
$\overline{ST}$
D_0 D_1 D_2 D_3 D_4 D_5 D_6 D_7


MUX
$\overline{ST}$
EN
A_0
A_1
A_2
0
1
2
G $\frac{0}{7}$
Y
D_0
D_1
D_2
D_3
D_4
D_5
D_6
D_7
0
1
2
3
4
5
6
7
$\overline{Y}$

逻辑符号

四　数值比较器

用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。

1、 比较器原理（1位数值比较器）

设$A>B$时$L_1=1$；$A<B$时$L_2=1$；$A=B$时$L_3=1$。得1位数值比较器的真值表。

A	B	$L_1(A>B)$	$L_2(A<B)$	$L_3(A=B)$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

逻辑表达式

$$\begin{cases} L_1 = A\overline{B} \\ L_2 = \overline{A}B \\ L_3 = \overline{A}\,\overline{B} + AB = \overline{\overline{A}B + A\overline{B}} \end{cases}$$

逻辑图



2、 4位数值比较器

表4-12 四位数字比较器CT7485真值表

比较输入				级联输入			输出		
A_3 B_3	A_2 B_2	A_1 B_1	A_0 B_0	$A'>B'$	$A'<B'$	$A'=B'$	$A>B$	$A<B$	$A=B$
$A_3>B_3$	×	×	×	×	×	×	1	0	0
$A_3<B_3$	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2>B_2$	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2<B_2$	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1<B_1$	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0>B_0$	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0<B_0$	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	1	0	0	1

设 $L_1' = (A' > B')$， $L_2' = (A' < B')$， $L_3' = (A' = B')$，

$L_{31} = A_3\overline{B}_3 = (A_3 > B_3)$， $L_{32} = \overline{A}_3 B_3 = (A_3 < B_3)$，

$L_{33} = \overline{\overline{A}_3 B_3 + A_3\overline{B}_3} = (A_3 = B_3)$，余类推。由真值表可得：

$$\begin{cases} L_1 = L_{31} + L_{33}L_{21} + L_{33}L_{23}L_{11} + L_{33}L_{23}L_{13}L_{01} + L_{33}L_{23}L_{13}L_{03}L_1' \\ L_2 = L_{32} + L_{33}L_{22} + L_{33}L_{23}L_{12} + L_{33}L_{23}L_{13}L_{02} + L_{33}L_{23}L_{13}L_{03}L_2' \\ L_3 = L_{33}L_{23}L_{13}L_{03}L_3' \end{cases}$$

逻辑图




COMP
(1)
A_0
A_1
A_2
A_3
0
1
2
3
P
<
=
>
1
P<Q
P=Q
P>Q
$F_1(A<B)$
$F_3(A=B)$
$F_2(A>B)$
B_0
B_1
B_2
B_3
0
1
2
3
Q

3、 比较器的级联



两片CT7485构成的八位二进制比较

五　加法器

•加法器是计算机中最基本的运算单元，因为在机器中，加、减、乘、除四则运算都是分解为加法运算来进行。

- 设二进制数A=1011,B=1110，求和。
- 1011…A
- 1110…B
- +) 1110…C_{i-1}(来自低位的进位)
- 11001…A+B

1、1位加法器

（1）半加器

能对两个1位二进制数进行相加的逻辑电路称为半加器。

半加器真值表

A_i	B_i	S_i	C_i
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

加数

本位的和

向高位的进位

$$S_i = \overline{A}_i B_i + A_i \overline{B}_i = A_i \oplus B_i$$

$$C_i = A_i B_i$$



半加器电路图



半加器符号

（2）全加器

能对两个1位二进制数进行相加并考虑低位来的进位的逻辑电路称为全加器。

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

A_i、B_i：加数，C_{i-1}：低位来的进位，S_i：本位的和，C_i：向高位的进位。

C_{i-1} \ A_iB_i	00	01	11	10
0	0	1	0	1
1	1	0	1	0

S_i 的卡诺图

$$S_i = m_1 + m_2 + m_4 + m_7 = A_i \oplus B_i \oplus C_{i-1}$$

$$\begin{aligned} S_i &= m_1 + m_2 + m_4 + m_7 = \overline{A}_i\overline{B}_iC_{i-1} + \overline{A}_iB_i\overline{C}_{i-1} + A_i\overline{B}_i\overline{C}_{i-1} + A_iB_iC_{i-1} \\ &= \overline{A}_i(\overline{B}_iC_{i-1} + B_i\overline{C}_{i-1}) + A_i(\overline{B}_i\overline{C}_{i-1} + B_iC_{i-1}) = \overline{A}_i(B_i \oplus C_{i-1}) + A_i\overline{(B_i \oplus C_{i-1})} \\ &= A_i \oplus B_i \oplus C_{i-1} \end{aligned}$$

C_{i-1} \ A_iB_i	00	01	11	10
0	0	0	1	0
1	0	1	1	1

C_i 的卡诺图

$$C_i = m_3 + m_5 + A_iB_i$$
$$= (A_i \oplus B_i)C_{i-1} + A_iB_i$$

$$C_i = m_3 + m_5 + A_iB_i = \overline{A}_iB_iC_{i-1} + A_i\overline{B}_iC_{i-1} + A_iB_i = (\overline{A}_iB_i + A_i\overline{B}_i)C_{i-1} + A_iB$$
$$= (A_i \oplus B_i)C_{i-1} + A_iB_i$$

全加器的逻辑图

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = (A_i \oplus B_i)C_{i-1} + A_i B_i$$



(b)

逻辑图（用异或门和与或非门实现）

全加器的逻辑符号



2、多位加法器

集成二进制4位超前进位加法器



TTL 加法器 74LS283 引脚图



CMOS 加法器 4008 引脚图



74LS283逻辑符号

4.5 基于MSI组合逻辑电路的分析与设计

4.5.1 基于MSI组合逻辑电路的分析

4.5.2 基于MSI组合逻辑电路的设计

4.5.1 基于MSI组合逻辑电路的分析

例：分析组合逻辑电路功能



例：分析组合逻辑电路功能



解： 电路由一片**4**选**1**数据选择器和一个非门构成

由电路可知

A1=A，A0=B，D0=D2=$\overline{C}$*，D1=1，D3=C，*

4选1数据选择器的标准表达式为

$$Y=\overline{A_1}\,\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3$$

代入得 $$Y=\overline{A}\,\overline{B}\,\overline{C}+\overline{A}B+A\overline{B}\,\overline{C}+ABC$$

$$Y=\overline{A}B+\overline{B}\,\overline{C}+BC$$

4.5.2 基于MSI组合逻辑电路的设计

1 用译码器设计组合逻辑电路

（1） 基本原理

3位二进制译码器给出3变量的全部最小项;

n位二进制译码器给出n变量的全部最小项;

任意函数

将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数

$$Y = \diamondsuit m_i$$



$$\overline{Y_0} = \overline{\overline{A_2}\,\overline{A_1}\,\overline{A_0}} = \overline{m_0}$$

$$\overline{Y_1} = \overline{\overline{A_2}\,\overline{A_1}A_0} = \overline{m_1}$$

$$\overline{Y_2} = \overline{\overline{A_2}\,A_1\overline{A_0}} = \overline{m_2}$$

$$\overline{Y_3} = \overline{\overline{A_2}A_1A_0} = \overline{m_3}$$

$$\overline{Y_4} = \overline{A_2\overline{A_1}\,\overline{A_0}} = \overline{m_4}$$

$$\overline{Y_5} = \overline{A_2\overline{A_1}A_0} = \overline{m_5}$$

$$\overline{Y_6} = \overline{A_2A_1\overline{A_0}} = \overline{m_6}$$

$$\overline{Y_7} = \overline{A_2A_1A_0} = \overline{m_7}$$

例 试用译码器和门电路实现逻辑函数：

$$L = AB + BC + AC$$

解： 将逻辑函数转换成最小项表达式，再转换成与非—与非形式。

$$L = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$= m_3 + m_5 + m_6 + m_7$$

$$= \overline{\overline{m_3} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}}$$

用一片74LS138加一个与非门就可实现该逻辑函数。



多个输出函数电路（译码器）

例：利用74LS138设计一个多输出的组合逻辑电路，输出逻辑函数式为：

$$Z_1 = A\overline{C} + \overline{A}BC + A\overline{B}C$$

$$Z_2 = BC + \overline{A}\,\overline{B}C$$

$$Z_3 = \overline{A}B + A\overline{B}C$$

$$Z_4 = \overline{A}B\overline{C} + \overline{B}\,\overline{C} + ABC$$

$$Z_1 = \sum m(3,4,5,6) = \overline{\overline{m}_3\overline{m}_4\overline{m}_5\overline{m}_6}$$

$$Z_2 = \sum m(1,3,7) = \overline{\overline{m}_1\overline{m}_3\overline{m}_7}$$

$$Z_3 = \sum m(2,3,5) = \overline{\overline{m}_2\overline{m}_3\overline{m}_5}$$

$$Z_4 = \sum m(0,2,4,7) = \overline{\overline{m}_0\overline{m}_2\overline{m}_4\overline{m}_7}$$

$$Z_1 = A\overline{C} + \overline{A}BC + A\overline{B}C = \sum m(3,4,5,6)$$

$$Z_2 = BC + \overline{A}\,\overline{B}C = \sum m(1,3,7)$$

$$Z_3 = \overline{A}B + A\overline{B}C = \sum m(2,3,5)$$

$$Z_4 = \overline{A}B\overline{C} + \overline{B}\,\overline{C} + ABC = \sum m(0,2,4,7)$$


A
B
C
1
0
A2
A1
A0
S1
S2
S3
74LS138
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
&
&
&
&
Z1
Z2
Z3
Z4

2. 用数据选择器设计组合逻辑电路

数据选择器的主要特点：

$$Y=\sum_{i=0}^{2^n-1} D_i m_i$$

（1）具有标准与或表达式的形式。即：

$$Y = D_0\overline{A_1}\,\overline{A_0} + D_1\overline{A_1}A_0 + D_2A_1\overline{A_0} + D_3A_1A_0 = \sum_{i=0}^{3} D_i m_i$$

$$Y = A_2A_1A_0D_7 + A_2A_1\overline{A_0}D_6 + A_2\overline{A_1}A_0D_5 + A_2\overline{A_1}\,\overline{A_0}D_4$$
$$+ \overline{A_2}A_1A_0D_3 + \overline{A_2}A_1\overline{A_0}D_2 + \overline{A_2}\,\overline{A_1}A_0D_1 + \overline{A_2}\,\overline{A_1}\,\overline{A_0}D_0$$

（2）提供了地址变量的全部最小项。

（3）一般情况下，D_i可以当作一个变量处理。

因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入D_i来选择地址变量组成的最小项m_i，可以实现任何所需的组合逻辑函数。

基本步骤

逻辑函数

$$L = \overline{A}\,\overline{B}C + \overline{A}B\overline{C} + AB$$

1

n个地址变量的数据选择器，不需要增加门电路，最多可实现$n+1$个变量的函数。

1

3个变量，选用4选1数据选择器。

确定数据选择器

选用74LS153

2

74LS153有两个地址变量。

2

确定地址变量

A_1=A、A_0=B

3

3

求D_i

函数的标准与或表达式：

$$L = \overline{A}\,\overline{B}C + \overline{A}B\overline{C} + AB$$

$$= m_0 C + m_1 \overline{C} + m_2 \cdot 0 + m_3 \cdot 1$$

4选1数据选择器输出信号的表达式：

$$Y = \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_1 A_0 D_1 + A_1 \overline{A}_0 D_2 + A_1 A_0 D_3$$

$$Y = m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3$$

比较L和Y，得：

$$D_0 = C、D_1 = \overline{C}、D_2 = 0、D_3 = 1$$

4

4

画连线图


L
Y
$\frac{1}{2}$ 74LS153
D_0 D_1 D_2 D_3 A_1 A_0 $\overline{ST}$
C $\overline{C}$ 0 1 A B 0

当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。

例 用8选1数据选择器74LS151实现逻辑函数：

L=AB+BC+AC

解： 将逻辑函数转换成最小项表达式：

$$L=\overline{A}BC+A\overline{B}C+AB\overline{C}+ABC$$

$$=m_3+m_5+m_6+m_7$$

画出连线图。



单个输出函数电路（数据选择器）

例 用八选一数据选择器实现逻辑函数：

$$Y(A,B,C)=\overline{A}B\overline{C}+A\overline{B}+A\overline{C}$$

解：将上式变成最小项表达式为：

$$Y(A,B,C)=\overline{A}B\overline{C}+A\overline{B}\overline{C}+A\overline{B}C+AB\overline{C}$$

八选一数据选择器的表达式为：

$$Y=\overline{A_2}\,\overline{A_1}\,\overline{A_0}D_0+\overline{A_2}\,\overline{A_1}A_0D_1+\overline{A_2}A_1\overline{A_0}D_2+\overline{A_2}A_1A_0D_3$$
$$+A_2\overline{A_1}\,\overline{A_0}D_4+A_2\overline{A_1}A_0D_5+A_2A_1\overline{A_0}D_6+A_2A_1A_0D_7$$

令：A_2=A、A_1=B、A_0=C；D_0=D_1=D_3=D_7=0，D_2=D_4=D_5=D_6=1


Y
C
B
A
A_0
A_1
A_2
EN
Y
MUX
$\overline{ST}$
D_0 D_1 D_2 D_3 D_4 D_5 D_6 D_7
H

3、用加法器设计组合电路

- 基本原理：

生成函数可变换成输入变量与输入变量相加

例：将BCD的8421码转换为余3码

输入				输出			
D	C	B	A	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$



4.9 竞争-冒险现象及其成因

一、原因及含义

原因：前面分析组合逻辑电路的功能时，都假定输入信号处于稳定状态(静态)；若输入信号处于跳变状态(动态)，且门电路的传输延迟时间t_{pd}不能忽略时，组合逻辑电路就有可能产生竞争—冒险现象。

例1：



$$Y=A\bar{A}\begin{cases}\text{静态时，}Y=0\\ \text{动态，且 } t_{pd}\neq 0 \text{ 时，}Y=?\end{cases}$$



结果，在t_1~t_2时间内，电路输出端产生了Y=1的尖峰脉冲(毛刺)。

它不符合静态下$Y=A\bar{A}$恒为 0 的逻辑关系。——系统噪声

例2： $Y=\overline{A+\overline{A}}$



不计电路的延迟时，$Y\equiv 0$。

若考虑传输的延迟，设一级门延迟时间为Δt，则$\overline{A}$到达或非门G_2的时间将比A到达时间晚Δt，这时A和$\overline{A}$的或非再次延迟Δt时间，则输出波形出现一个宽度为Δt的窄脉冲，即为“毛刺”。



(a) 理想波形



(b)有“毛刺”的波形

竞争： 在组合电路中，信号经不同的途径到达某一会合点的时间有先有后的现象。

冒险： 由于竞争而引起电路输出发生瞬间错误的现象。表现为输出端出现了原设计中没有的毛刺。

尖峰脉冲会使敏感电路（如触发器）误动作，因此，设计组合电路时要采取措施加以避免。

竞争可能产生冒险，但不一定产生冒险。

本章小结

（1）组合电路

任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关。它由基本门构成，不含存储电路和记忆元件，且无反馈线。

（2）组合电路的分析

根据已经给定的逻辑电路，描述其逻辑功能。

（3）组合电路的设计

根据设计要求构成功能正确、经济、可靠的电路。

（4）常用的中规模组合逻辑器件

用编码器、译码器、数据选择器、加法器和比较器等设计特定电路。

重点：组合逻辑电路的分析与设计、常用组合逻辑电路的功能及使用。

要求：

(1)熟练掌握组合逻辑电路的分析方法和设计方法；

(2)掌握标准化的中规模集成器件的逻辑功能、使用方法，

(3)能运用这些器件设计出其他逻辑功能的组合逻辑电路。