第五章 半导体存储电路

5.1 概述

5. 2 SR锁存器

5. 3 触发器

5.1 概述

- 触发器：时序逻辑电路的基本单元，能够存储一位二进制信号，具有记忆功能。
- 触发器特点：
- 1. 有两个能自行保持的状态
- 2. 根据输入信号可以置成0或1
- 触发器分类：
- 1. 按电路结构（基本(锁存器），同步（电平），主从（脉冲），边沿）
- 2. 按逻辑功能（RS，JK，D，T）
-



5.2 SR锁存器

SR锁存器是触发器中电路结构最简单的一种，它也是其他触发器的基本组成部分，是最基本的逻辑单元。

SR锁存器可以用两个或非门或两个与非门交叉耦合构成。

1. 用或非门构成的SR锁存器

(1) 电路组成与工作原理





两个或非门或两个与非门交叉耦合构成。

R_D为置零输入端；S_D为置1输入端

$Q=1,\overline{Q}=0$ 触发器处于**1**状态

$Q=0,\overline{Q}=1$ 触发器处于**0**状态

(2) 功能表

据上电路组成可列出真值表

初态Q^n（或Q）：触发器接收输入信号之前的状态。

次态Q^{n+1}（或Q*）：触发器接收输入信号之后新的稳定状态



功能表

R_D	S_D	Q^n	Q^{n+1}	功能
0	0	0 1	0 1	保持
0	1	0 1	1 1	置1
1	0	0 1	0 0	置0
1	1	0 1	0* 0*	不定

(3)特征方程

次态Q^{n+1}的卡诺图

Q^n \ R_DS_D	00	01	11	10
0	0	1	×	0
1	1	1	×	0

特征方程

$$\begin{cases} Q^{n+1} = S_D + \overline{R_D}Q^n \\ R_DS_D = 0 \qquad \text{约束条件} \end{cases}$$

触发器的特征方程就是触发器次态Q^{n+1}与输入及初态Q^n之间的逻辑关系式

(4) 状态转换图和激励表

描述触发器的状态转换关系及转换条件的图形称为状态图



RS触发器激励表

$Q^n \to Q^{n+1}$	R_D S_D
0→0	× 0
0→1	0 1
1→0	1 0
1→1	0 ×

功能表

R_D S_D	Q^n	Q^{n+1}	功能
0 0	0 1	0 1	保持
0 1	0 1	1 1	置1
1 0	0 1	0 0	置0
1 1	0 1	0* 0*	不定

波形图

(5)工作波形

反映触发器输入信号取值和状态之间对应关系的图形称为波形图



2. 用与非门构成的SR锁存器



功能简表

$\overline{S_D}$	$\overline{R_D}$	Q^{n+1}
0	0	1*
1	0	0
0	1	1
1	1	Q^n

特性方程

Q^n \ $\overline{R_D}\overline{S_D}$	00	01	11	10
0	×	0	0	1
1	×	0	1	1

$$\begin{cases} Q^{n+1} = \overline{(\overline{S_D})} + \overline{R_D}Q^n = S_D + \overline{R_D}Q^n \\ \overline{R_D} + \overline{S_D} = 1 \qquad \text{约束条件} \end{cases}$$

SR锁存器的特点

（1）触发器的次态不仅与输入信号状态有关，而且与触发器的初态有关。
（2 ）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。
（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
（4）有约束条件。

5.3 触发器

SR锁存器： 只要有置零或置位信号就可以直接复位或置位。

触发器：触发器的动作只有在同步信号到达时才按照输入信号改变状态

时钟脉冲：简称时钟，用CP表示，就是触发器中的同步信号

一、电平触发SR触发器



(a)

1. 组成和工作原理



$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

功能简表

$\overline{S_D}$	$\overline{R_D}$(b)	Q^{n+1}
0	0	1*
1	0	0
0	1	1
1	1	Q^n

功能表

CP	S	R	Q^n	Q^{n+1}	
0	X	X	0	0	不变
0	X	X	1	1	
1	0	0	0	0	保持
1	0	0	1	1	
1	1	0	0	1	置1
1	1	0	1	1	
1	0	1	0	0	置0
1	0	1	1	0	
1	1	1	0	1*	不定
1	1	1	1	1*	

CP＝0时，$\overline{R_D}$=$\overline{S_D}$=1，触发器保持原来状态不变。

CP＝1时，工作情况与SR锁存器相同。

主要特点

（1）时钟电平控制。在$CP=1$期间接收输入信号，$CP=0$时状态保持不变，与SR锁存器相比，对触发器状态的转变增加了时间控制。

（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。

波形图



2、带有异步置位、复位端的电平触发SR触发器



(a)逻辑电路　　(b)逻辑符号

3、电平触发SR触发器的空翻





由于在*CP*=1期间，G_3、G_4门都是开着的，都能接收*R*、*S*信号，所以，如果在*CP*=1期间*R*、*S*发生多次变化，则触发器的状态也可能发生多次翻转。

在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做**空翻**。降低了电路抗干扰信号的能力。

二、脉冲触发的触发器

1. 脉冲触发的SR触发器



(a) 逻辑电路

工作原理

CP	S	R	Q^n	Q^{n+1}
0	X	X	0	0
0	X	X	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1*
1	1	1	1	1*



CP	S	R	Q^n	Q^{n+1}
0	X	X	0	0
0	X	X	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1*
1	1	1	1	1*

CP	S R	Q^{n+1}
	0 0	Q^n
	0 1	0
	1 0	1
	1 1	不定

特性方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

***CP*下降沿到来时有效**

逻辑符号



电路特点

脉冲触发RS触发器采用主从控制结构，从根本上解决了空翻现象。但其仍然存在着约束问题，即在$CP=1$期间，输入信号R和S不能同时为1。

2、脉冲触发的JK触发器



CP	S R Q^{n+1}
⎍	0 0 Q^n
⎍	0 1 0
⎍	1 0 1
⎍	1 1 不定



将

$$S = J\overline{Q}^n \qquad R = KQ^n$$

代入脉冲触发RS触发器的特性方程，即可得到脉冲触发JK触发器的特性方程：

$$Q^{n+1} = S + \overline{R}Q^n$$

$$= J\overline{Q}^n + \overline{KQ^n}Q^n$$

$$= J\overline{Q}^n + \overline{K}Q^n$$

CP下降沿到来时

脉冲JK触发器没有约束。

功能表

J	K	Q^n	Q^{n+1}	功能	
0	0	0	0	$Q^{n+1}=Q^n$	保持
0	0	1	1		
0	1	0	0	$Q^{n+1}=0$	置 0
0	1	1	0		
1	0	0	1	$Q^{n+1}=1$	置 1
1	0	1	1		
1	1	0	1	$Q^{n+1}=\overline{Q}^n$	翻转
1	1	1	0		

时序图



状态图



CP	J K	Q^{n+1}
↑	0 0	Q^n
↑	0 1	0
↑	1 0	1
↑	1 1	$\overline{Q^n}$

逻辑符号



电路特点

①脉冲触发JK触发器采用主从控制结构，解决了翻转。

②输入信号J、K之间没有约束。

③存在一次变化问题。

例：



CP	J K Q^{n+1}
	0 0 Q^n
	0 1 0
	1 0 1
	1 1 $\overline{Q^n}$

例:已知脉冲触发JK触发器中，CP、J、K的电压波形，Q＝0，



(a) 逻辑电路



带清零端和预置端的脉冲触发JK触发器



$\overline{R}_D$=0，直接置0



$\overline{S}_D$=0，直接置1

带清零端和预置端的脉冲触发JK触发器的逻辑符号



与输入脉冲触发JK触发器的逻辑符号





脉冲触发*JK*触发器功能完善，并且输入信号*J*、*K*之间没有约束。但脉冲触发*JK*触发器还存在着一次变化问题，即脉冲*JK*触发器中的主触发器，在*CP*＝1期间其状态能且只能变化一次，这种变化可以是*J*、*K*变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。

三、边沿触发的触发器

边沿型触发器的特点是，输出状态发生变化的时刻只能在*CP*信号的有效边沿。

输出状态Q^{n+1}的值仅仅取决于Q^{n}及*CP*信号有效沿时刻的输入信号。

具备这种特点的触发器就叫做边沿型触发器。

$$Q^{n+1} = D$$

上升沿有效





①线称为置1维持线，
③线称为置0阻塞线；
②线的作用是维持触发器0状态不变，称为置0维持线，
④是置1阻塞线。

图维持阻塞结构的*D*触发器
(a) 逻辑电路 (b)逻辑符号

CP	*D*	Q^{n+1}
0	×	Q^n
1	×	Q^n
↑	0	0
↑	1	1

边沿*D*触发器功能表





D触发器的状态转换图


D
1D
Q
CP
C1
$\overline{Q}$
D
1D
Q
CP
C1
$\overline{Q}$
D
1D
Q
CP
C1
$\overline{Q}$


CP
1
2
3
4
t
0
D
t
0
Q
t
0
$\overline{Q}$
t
0

$$Q^{n+1} = D$$



(a)



(b)

具有异步置位、复位端和多输入端的维持阻塞*D*触发器


$\overline{S}_D$
D
CP
$\overline{R}_D$
1D
C1
Q
$\overline{Q}$
CP
$\overline{S}_D$
$\overline{R}_D$
D
Q
0
t

边沿JK触发器的逻辑符号



边沿JK触发器的特点

①边沿触发，无一次变化问题。

②功能齐全，使用方便灵活。

③抗干扰能力极强，工作速度很高。


$\overline{S}_D$
S
J
1J
CP
C1
K
1K
$\overline{R}_D$
R
Q
$\overline{Q}$
CP
$\overline{S}_D$
$\overline{R}_D$
J
K
Q
0
t

四、触发器按逻辑功能的分类

一、 SR触发器

特征方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

功能表

R	S	Q^n	Q^{n+1}	功能
0	0	0 1	0 1	保持
0	1	0 1	1 1	置1
1	0	0 1	0 0	置0
1	1	0 1	0* 0*	不定







二、JK触发器

功能表

J	K	Q^n	Q^{n+1}	功能
0	0	0	0	$Q^{n+1}=Q^n$ 保持
0	0	1	1	
0	1	0	0	$Q^{n+1}=0$ 置 0
0	1	1	0	
1	0	0	1	$Q^{n+1}=1$ 置 1
1	0	1	1	
1	1	0	1	$Q^{n+1}=\overline{Q}^n$ 翻转
1	1	1	0	

特征方程

$$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$$


Q
Q̄
1J
C1
1K
J
CP
K


Q
Q̄
1J
C1
1K
J
CP
K


Q
Q̄
S 1J
C1
1K R
S_D J
CP K R_D
国标符号


Q
Q̄
1J
C1
1K
J
CP
K


Q
Q̄
1J
C1
1K
J
CP
K


S̄_D
J
CP
K
R̄_D
S
1J
C1
1K
R
Q
Q̄

三、D触发器

功能表

D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1





特征方程

$$Q^{n+1} = D$$

四、 T触发器

凡在时钟信号作用下逻辑功能符合功能表所规定的逻辑功能的触发器，叫做T触发器

功能表

T	Q^n	Q^{n+1}	功能
0	0	0	$Q^{n+1}=Q^n$ 保持
0	1	1	
1	0	1	$Q^{n+1}=\overline{Q}^n$ 翻转
1	1	0	



特征方程

$$Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n$$

五　T′触发器

在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T'触发器。

特性表

Q^n	Q^{n+1}	功能
0	1	$Q^{n+1}=\overline{Q}^n$
1	0	翻转

T'触发器特性方程：

$$Q^{n+1}=\overline{Q}^n$$

状态图



时序图



小结：

触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。

触发器的逻辑功能可以用功能表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。

各种不同逻辑功能的触发器的特性方程为：

RS触发器：$Q^{n+1}=S+\overline{R}Q^n$，其约束条件为：$RS=0$

JK触发器：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

D触发器：$Q^{n+1}=D$

T触发器：$Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n$

T′ 触发器：$Q^{n+1}=\overline{Q}^n$

同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。

低电平有效基本RS触发器 	高电平有效基本RS触发器 	同步（钟控）RS触发器 
上升沿触发D触发器，低电平有效置1置0 	上升沿触发D触发器，高电平有效置1置0 	下降沿触发JK触发器，低电平有效置1置0 
主从型JK触发器，低电平有效置1置0 	主从型T触发器，低电平有效置1置0 	上升沿触发使能D触发器，高电平有效置1置0