第4章 微型计算机接口技术

4.1 微型计算机接口技术

主机将数据送到外设，称为输出
外设将数据送到主机，称为输入
} 简称I/O操作

接口—“桥梁”，主机与外设进行数据传输，必须经过接口。





北桥芯片：负责与CPU的数据通信，并控制内存、AGP等数据的传输。

南桥芯片：与I/O设备等相连，实现I/O总线之间的通信，负责管理中断及DMA通道。

§4.1.1 I/O接口传递的信息



1、数据信息： 数字量、模拟量、开关量

2、状态信息： 准备就绪(READY)、忙(BUSY)

3、控制信息： 读/写、选中片选等

§4.1.2 I/O接口的端口

1、端口



数据端口、状态端口、控制端口。

2、端口的分类

① 数据端口

数据端口根据I/O设备的需要，可能单向输出、单向输入或是双向的，双向数据端口往往同时具有锁存及三态缓冲功能。

② 状态端口

CPU通过读状态端口了解I/O设备的工作状态，状态端口是只读端口，一般包含三态缓冲器。

③ 控制端口

对I/O设备的控制命令通过写控制端口发出。控制端口是只写端口，一般都具有锁存功能。

§ 4.1.3 I/O接口的主要功能

- 实现与不同外设的速度匹配
- 数据缓冲、隔离、和锁存
- 改变信号的形式和数据格式进行变换
- 实现I/O端口的寻址

§ 4.1.4 I/O接口编址

1、统一编址

I/O与存储器(RAM)的**地址不重复**，读写指令一致，只是根据地址来区分操作对象是RAM还是I/O。

优点：无需专门的I/O指令，对I/O操作指令丰富，可进行算术和逻辑运算；

缺点：占用存储器地址，因外设功能各不相同，需要复杂的电路进行时序配合。



2、独立编址

I/O与存储器(RAM)的**地址重复**，用不同的读写信号和指令区分。存储器读写：MEMW，MEMR，I/O读写：IOR，IOW (PC/XT)

优点：电路简单，不占用MEM空间；

缺点：I/O指令单一。

```
IN  AL, 10H
OUT  10H, AL
```

```
AND  [SI], AX
ADD  [DI], BX
```

§4.1.5 I/O接口控制方式

程序控制方式、中断控制方式、直接存储器存取方式。（DMA方式）和输入/输出处理机方式 。

1、程序控制方式

程序控制方式是指在程序控制下进行信息传送。分为无条件传送方式和有条件传送方式。

1）无条件传送（同步传送）：

- 应用于定时为已知的且固定不变的低速I/O。
- 无需等待的高速I/O。

2）有条件传送方式

查询方式，一般查询传输时一个I/O设备有两个端口地址，一个为数据口地址，一个为状态口地址。CPU先读取状态口的数据，看看当前外设的状态准备好没有，若准备好则开始读写数据口，传输数据；若未准备好则循环读取状态口地址等待外设准备好。



查询式输入接口电路




```
Poll: In  al, S_port
      Test  al, 80h
      Jz  poll
      In  al, D _port
```

数据端口



状态端口



查询式输出接口电路




```
Poll: In  al, S_port
      Test  al, 80h
      Jnz  poll
      mov  al, store
      Out  D_port, al
```

2、中断控制方式

当外部设备与CPU进行数据交换时，由接口发出一个中断请求信号，CPU响应中断请求，在中断服务程序中完成一个字节或一个字的信息交换。



每操作一次，CPU要打断原来执行的程序去执行中断服务程序，对速度较高的外部设备会产生信息丢失。

3、DMA控制方式

DMA控制方式是一种块传送数据的方式。



4.2 I/O接口结构及芯片分类

§4.2.1 I/O接口的内部结构



§4.2.2 I/O接口的外部特性

I/O接口的外部特性由其对外的引出信号体现。接口信号分为面向主机或CPU一侧的信号和面向外设一侧的信号。对面向CPU一侧的信号，有数据总线、地址总线和控制总线。

§4.2.3 I/O接口芯片分类

1、通用接口芯片

支持通用的输入/输出及控制接口芯片；适用于大部分外部设备，例如并行接口芯片8255，串行接口芯片8251等。

2、面向微机系统的专用接口芯片

与CPU配套使用，以增强其整体性能。例如用来扩展系统中断功能的中断控制器8259A，用来支持DMA数据高速传送的DMA控制器8237，用来为系统提供定时和计数功能的定时/计数器8253等。

3、面向外设的的专用接口芯片

针对某种外设而设计，例如键盘/显示器接口芯片8279可支持简易键盘和数码显示器。

4.3 I/O接口结构及芯片分类

8255A是Intel系列的并行接口芯片，它是可编程的，可设置其工作方式，不需要再附加外部电路。

§4.3.1 8255A内部结构及引脚功能

1、与外设接口

1) 端口A

1个8bit的数据输入锁存，一个8bit的数据输出锁存/缓冲器；

2) 端口B

1个8bit的数据输入缓冲，一个8bit的数据输出锁存/缓冲器；

3) 端口C

1个8bit的数据输入缓冲，一个8bit的数据输出锁存/缓冲器；

2、内部控制逻辑电路

端口C：

➢端口C常被分成2个4位端口，分别作为端口A和端口B的输入输出控制线和状态信号线，与端口A、端口B配合使用。



3、与CPU接口

接受CPU对控制端口的命令(控制字)，可以独立地设置8255A中3个端口的工作方式。

1）数据总线缓冲器

双向三态8bit数据缓冲器，与CPU的数据总线相连，同时与8255A的内部数据总线相连，接受从CPU发出的控制字, 输入输出数据, 同时也向CPU传输8255A的状态字。

2）读/写控制逻辑电路

CPU发送的读/写信号，其中A0 , A1寻址8255A内部寄存器，共有3个数据端口，1个控制端口。

1). PA_7~PA_0, PB_7~PB_0, PC_7~PC_0
与外设相连的并行扩展口。

2). D_7~D_0：与CPU的数据总线相连，传输8255A的命令字或I/O数据。

3). RESET：高有效, 8255A内部寄存器清零, 3个端口均为输入。

4). $\overline{CS}$：片选信号，低电平

5). $\overline{RD}$：为低读有效，CPU可以从3个端口读入数据。

6).$\overline{WR}$：为低写有效，CPU可以向3个端口输出数据，同时利用写信号可以向8255A的控制口写控制命令，设置8255A的工作方式。



8255A 接口工作状态选择表

端口地址选择				操作选择		
$\overline{CS}$	A_1	A_0	所选端口	$\overline{RD}$	$\overline{WR}$	CPU 操作功能
0（选中）	0	0	A 口	0	1	读 A 口内容
	0	1	B 口	0	1	读 B 口内容
	1	0	C 口	0	1	读 C 口内容
	0	0	A 口	1	0	写入 A 口
	0	1	B 口	1	0	写入 B 口
	1	0	C 口	1	0	写入 C 口
	1	1	控制寄存器	1	0	写入控制字
1	×	×	未选中	×	×	

§4.3.2 8255A控制字

1、工作方式控制字



8255A的方式控制字

2、端口C置位/复位控制字



8255A端口C置位/复位控制字

§4.3.3 8255A的工作方式

1、方式0：基本输入/输出方式。

这种方式不需选通信号。PA，PB，PC中任一端口都可以通过方式控制字设定为输入或输出。

2、方式1：选通输入/输出方式。

共有3个口，被分为两组。A组包括A口和PC_7~PC_4，A口可由编程设定为输入或输出，PC_7~PC_4 作为输入/输出操作的选通信号和应答信号。B组包括B口和PC_3~PC_0，这时C口作为 8255A和外设或CPU之间传送某些状态信息及中断请求信号。

1）方式1输入



IBF: Input Buffer Full,输入缓冲器满，高有效，由8255发往外设，表示8255收到数据，但未被CPU取走，通知外设不可再送数据；当其为低时，表示CPU已取走数据，允许外设送新的数据。

$\overline{STB}$: 外设送入的选通信号，与外设数据一起送入，相当于8255A的启动信号。

$INTR_A$: 8255向CPU申请中断，高有效。

3个条件: 1) STB为高，数据打入8255；2) IBF为高，8255收到数据；3) INTE(中断请求允许)为高，8255允许中断应答。

$INTE_A$: 中断允许信号。INTE没有外部引出端，由软件对C口某位进行置0或置1的操作实现。A口，是PC_4；B口，是PC_2。置1允许中断，置0屏蔽中断。



$PC_{0\sim2}$属于B口联络线，$PC_{3\sim5}$属于A口联络线，PC_6，PC_7没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。

工作时序

外设向8255的启动信号

8255向CPU发出中断请求信号

CPU向8255发出的读数据信号

来自外设的输入数据



CPU 经8255A输入数据的步骤：



初始状态时，并口输入缓冲器为空，IBF为无效。

↓

数据由外设->8255，选通信号$\overline{\text{STB}}$有效

↓

8255在$\overline{\text{STB}}$有效电平下将数据锁存，并送出IBF有效到外设

↓

IBF有效电平将阻止外设数据送出新数据，并使INTR有效

↓

CPU响应中断并在中断处理程序中读入并口数据。而该操作产生的$\overline{\text{RD}}$有效信号会使INTR和IBF无效

2）方式1输出



$\overline{OBF_A}$: Output Buffer Full,输出缓冲器满，8255A将接到CPU送来的数据连带这个信号一起送往外设，相当于启动信号，通知外设开始接收数据。

INTR：中断请求信号，由8255发往CPU，高有效。高电平条件：WR、OBF、ACK和INTE均为高电平。

$\overline{ACK}$: 外设应答信号，外设送入8255，低有效。有效时表示外设已接到数据，可将OBF变高，表示CPU可以进行下一次传输。

方式1(端口B)输出



$PC_{0\sim2}$属于B口联络线，PC_3，PC_6，PC_7属于A口联络线，PC_4，PC_5没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。

方式1输出数据的时序



CPU 通过8255A输出数据的流程：
(首次输出必须在中断服务程序外进行)

CPU 经8255A输出数据的步骤：



3、方式2——双向输入/输出方式

该方式只能用于端口A，A口既输入口又输出口，可采用中断或查询方式与CPU交换数据，C口用5个高位数位为A口提供应答信号。这时，端口B仍可以方式0或方式1工作。



方式2的信号联络线实际上是方式1输入输出的组合。

✧ 端口C各位作A、B口控制、状态信号的对应关系

端口及I/O	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
端口A输入			IBF	$\overline{STB}$; INTE	INTR			
端口B输入						$\overline{STB}$; INTE	IBF	INTR
端口A输出	$\overline{OBF}$	$\overline{ACK}$; INTE			INTR			
端口B输出						$\overline{ACK}$; INTE	$\overline{OBF}$	INTR

- *CPU可以通过对控制信号的置位/复位，实现与外设的应答联络；*
- *可通过读取C口的状态，来查询和判断数据口的状态*

4.4 可编程中断控制器8259A

8259A的主要功能：

- 可对8个中断源实现优先级控制
- 可扩展至对64个中断源实现优先级控制
- 每一个中断均可通过编程屏蔽或允许
- 可编程设置不同工作方式
- 根据中断源向CPU提供中断类型码
- 可与CPU直接连接，不需外加硬件电路

特点：可编程、8级向量优先中断、级联、优先权动态地改变。

§ 4.4.1 8259A内部结构及引脚功能



1、内部功能寄存器

2）优先级寄存器IRR：当IR0保持为1，

ISR中多位被同时置“1”。

1. 控制电路：根据IRR的置位情况和优先权判别器PR的判定结果，向8259A内部其它部件发出控制信号，并向CPU发出中断请求INT和接收来自CPU的中断响应INTA。



2、与CPU的接口

1）数据总线缓冲器：双向8位三态缓冲器，构成8259A与 CPU之间的数据接口。

2）读/写控制逻辑：完成来自CPU的读写命令，及与片选信号CS与A0（0或1）决定访问片内某个寄存器。

3）级联缓冲/比较器：用于多片8259之间的连接，主片8259A的CAS2～CAS0是输出线，从片8259A的CAS2～CAS0是输入线SP/EN：双功能引脚。



§4.4.2 8259A的工作方式

1、8259A的优先级管理方式

8259A具有非常灵活的中断管理方式，可满足使用者的不同要求，而中断优先级是中断管理的核心问题。

- 完全嵌套方式
- 自动循环方式
- 特殊循环方式
- 特殊完全嵌套

1） 完全嵌套方式

系统复位后自动进入的**默认方式**，8个中断源在该方式下自动将**IR0设置为最高级，IR7级别最低**。要求在中断服务程序结束之前，执行一段程序，将要结束的中断请求的ISR相应位清“0”，以便响应下一级的中断请求。

2）自动循环方式

优先级的顺序不是固定不变的，一个设备受到中断服务后，其优先级自动降为最低。**初始优先级的顺序为IR0～IR7**。

优先级：高 → 低

初始	IR_0	IR_1	IR_2	IR_3	IR_4	IR_5	IR_6	IR_7
IR_0申请后	IR_1	IR_2	IR_3	IR_4	IR_5	IR_6	IR_7	IR_0
IR_1申请后	IR_2	IR_3	IR_4	IR_5	IR_6	IR_7	IR_0	IR_1

3）优先级指定轮换方式

与优先级自动轮换方式一致，但初始的最高优先级是指定的，然后再按顺序自动轮换。

初始指定IR_2	IR_2	IR_3	IR_4	IR_5	IR_6	IR_7	IR_0	IR_1
IR_2申请后	IR_3	IR_4	IR_5	IR_6	IR_7	IR_0	IR_1	IR_2

4）特殊全嵌套方式(级联)

中断优先级按IR0～IR7顺序排列，当执行某一级中服时，可响应同级中断源提出的中断请求，从而实现中断请求的特殊嵌套。



IR2的优先级大于IR5，应该打断IR5的中服，但对主片而言，它们同是一个优先级IR3，所以如果工作在正常全嵌套方式下，CPU不能执行从片IR2的中服。

所以，在级联情况，应使主片工作在特殊的全嵌套方式下。

2、屏蔽中断源方式

CPU关闭中断是最直接的中断源屏蔽方式，CPU将禁止所有的可屏蔽中断请求。

1）普通屏蔽方式

将8259A内部中断屏蔽寄存器IMR中的某一位或某几位置“1”，即可将相应级的中断请求屏蔽掉。可在中断服务程序中将IMR寄存器的响应位置“1”，称作普通屏蔽方式。

2）特殊屏蔽方式

假设当CPU正在处理某级中断时，要求对本级中断进行屏蔽，而允许级别低的中断请求进入系统，须采用特殊屏蔽方式。而这种中断嵌套用普通屏蔽方式无法实现。

3、结束中断的处理方式

任何一级中断处理完毕，CPU应向8259A回送**EOI结束命令**，以便8259A将ISR寄存器中的相应位清“0”，标志本级中断结束。

结束中断的处理方式就是对ISR中的该位进行处理。

- 非自动EOI方式
  - 普通EOI方式
  - 特殊EOI方式
- 自动AEOI方式

4、中断请求触发方式

1）电平触发

当8259A输入端IRi输入为高电平时，8259A便向CPU申请中断。在电平触发下，当执行EOI命令后，ISR中对应位的ISRi位被复位。

2）边沿触发

当8259A输入端IRi输入由低电平变为高电平时才能触发8259A。在边沿触发方式下，当中断服务程序执行结束后，若IRi输入仍为高电平，此时8259A也不会重复响应IRi的中断请求。

§ 4.4.4 8259A的控制字



1、初始化命令字

1）ICW1

芯片初始化命令字。 标记：A_0=0，D_4=1



2）ICW2

设置中断类型码初始化命令字，紧跟在ICW1之后，定义中断类型码的高5位，低3位由IRi确定 。标记：A_0=1。

A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
1	T_7	T_6	T_5	T_4	T_3	A_{10}	A_9	A_8

与用户选择类型码有关，选择系统没有占用的。

中断类型码一定是连续的！

000 —IR_0
001 —IR_1
010 —IR_2
011 —IR_3
100 —IR_4
101 —IR_5
110 —IR_6
111 —IR_7

3）ICW3

级联方式初始化字，紧跟在ICW2之后， 标记：A_0=1。

A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
1	S_7	S_6	S_5	S_4	S_3	S_2	S_1	S_0

S_i=1，联接从8259

S_i=0，不联接从8259

主8259A（$\overline{SP}$=1）

例：ICW3 =F0H

IR7~IR4联接从8259，而 IR3~IR0不联接从8259，可接外中断源。

A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
1	0	0	0	0	0	ID_2	ID_1	ID_0

从8259A（$\overline{SP}$=1）

表示从8259A与主8259A某位中断请求端相连

例如：010表示从8259A连到主8259A的IR_2端。

4）ICW4

对于8086/8088系统是必须设置的预置命令字。

方式控制初始化命令字，写ICW_4的标记为A_0=1。