十一、基本逻辑门逻辑功能测试及应用实验结果记录

表 5.1.1 与非门逻辑功能测试记录

输入端			输出端	
A	B	C	电压/V	逻辑状态
0	0	0		
1	0	0		
1	1	0		
1	1	1		

表 5.1.2 组合逻辑电路功能测试记录

输入		输出	
A	B	Z_1	Z_2
0	0		
0	1		
1	0		
1	1		



图 5.1.10 与非门输入/输出波形图

十二、OC 门及三态门电路逻辑功能测试及应用实验结果记录

表 5.2.1　三态门逻辑功能测试记录

输　入		输　出
EN	*A*	*Y*
0 0	0 1	
1 1	0 1	

表 5.2.2　三态门构成总线测试记录

4 个三态门控制端				输出总线 *Y*
EN1	EN2	EN3	EN4	
1	1	1	1	
0	1	1	1	
1	0	1	1	
1	1	0	1	
1	1	1	0	

十三、组合逻辑电路实验结果记录

表 5.3.1　半加器的逻辑功能测试记录

输入端	A	0	0	1	1
	B	0	1	0	1
输出端	S				
	CO				

表 5.3.2　三位加法器电路测试记录

加　数			被加数			结　果			
A_2	A_1	A_0	B_2	B_1	B_0	S_2	S_1	S_0	CO
0	1	1	0	1	0				
0	1	1	1	0	0				
1	0	1	1	1	0				
1	1	1	1	1	1				

十四、触发器实验结果记录

表 5.6.1　基本 RS 触发器逻辑功能测试记录

$\overline{R_D}$	$\overline{S_D}$	Q^{n+1}	$\overline{Q^{n+1}}$	触发器状态
0	1			
1	0			
1	1			
0	0			

表 5.6.2　JK 触发器逻辑功能测试记录

输　入					输　出	
$\overline{R_D}$	$\overline{S_D}$	CP	J	K	Q^{n+1}	$\overline{Q^{n+1}}$
0	1	×	×	×		
1	0	×	×	×		
1	1	↑	0	0		
1	1	↓	0	0		
1	1	↑	0	1		
1	1	↓	0	1		
1	1	↑	1	0		
1	1	↓	1	0		
1	1	↑	1	1		
1	1	↓	1	1		

表 5.6.3　D 触发器逻辑功能测试记录

$\overline{R_D}$	$\overline{S_D}$	CP	D	Q^{n+1}	$\overline{Q^{n+1}}$
0	1	×	×		
1	0	×	×		
1	1	↑	0		
1	1	↓	0		
1	1	↑	1		
1	1	↓	1		



图 5.6.4　JK 触发器计数状态的波形



图 5.6.5　D 触发器转换为 T′触发器的波形

十五、555 时基电路及其应用实验结果记录



图 5.9.5　单稳态触发器波形



图 5.9.6　多谐振荡器波形



图 5.9.7　施密特触发器波形