第2章 微型计算机内存及扩展技术

2.1 微型计算机存储器体系结构

存储器是计算机的重要部件，有记忆功能，用来存放指令代码和操作数。

在计算机系统中常采用三级存储器结构。

2.2 微型计算机内存

§2.2.1 内存分类

半存导储体器
- 随机存储器（RAM）
  - 静态RAM（SRAM）
  - 动态RAM（DRAM/ iRAM）
- 只读存储器（ROM）
  - 掩膜式ROM（MROM）
  - 可编程ROM（PROM）
  - 可擦除PROM（EPROM）
  - 电可擦除PROM（EEPROM）

§2.2.2 内存的主要性能指标

1、容量

存储器芯片的容量是以存储1位（bit）二进制数为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。

存储器容量 = 存储单元数 x 位数

例：1K x 8bit =1024 x 8bit

虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型计算机中，一次可同时对2、4、8个单元进行访问 。

2、存取速度

存储器芯片的存取速度是用存取时间来衡量的。它是指从CPU给出有效的存储器地址信息到完成有效数据存取所需要的时间。存取时间越短，则速度越快。超高速存储器的存取时间已小于20ns，中速存储器在100~200ns之间，低速存储器的存取时间在300ns以上。

3、可靠性

4、功耗

5、集成度

半导体存储器的基本结构



1. 存储体

每个基本存储电路存放一位二进制信息，这些存储电路有规则地组织起来，构成了存储体(存储矩阵)。

为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。这样，对于容量为2^n个存储单元的存储体，需要n条地址线对其编址。若每个单元存放M位信息，则需要M条数据线传送数据，芯片的存储容量就可以表示为$2^n \times M$位。

2. 外围电路

外围电路主要包括地址译码电路和由三态数据缓冲器、控制逻辑两部分组成的读/写控制电路

1) 地址译码电路

2) 读/写控制电路

3. 地址译码方式

芯片内部的地址译码主要有两种方式，即单译码方式和双译码方式。单译码方式适用于小容量的存储芯片，对于容量较大的存储器芯片则应采用双译码方式。

§2.2.3 随机读写存储器（RAM）

1、静态存储器（SRAM）

1）SRAM的数据位存储电路

SRAM内部采用双稳态电路存储二进制数信息0和1。

T1，T2控制管；
T3，T4负载管。

T1截止，Q=1(高电平) T2导通，$\overline{Q}$=0(低电平)。

T1导通，Q=0(低电平) T2截止，$\overline{Q}$=1(高电平)。



2）SRAM的数据位存储阵列



行选择线X和列选择线Y。X线选中存储矩阵中位于一行的所有单元，Y线选中存储矩阵中位于一列的所有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。

3） SRAM芯片型号

6116（2K×8）、6264（8K×8）、
62128（16K×8）、62256（32K×8）

6116芯片的容量为2K×8位，有2048个存储单元，片内地址线11根A_{10}～A_0，7根用于行地址译码输入，4根用于列地址译码输入，从而形成了16×128个位存储阵列，6116芯片以字节为单位即总共有8×16×128＝16384个存储位。

2、动态存储器（DRAM）

1）DRAM存储电路



原理：

存储单元只有一个门控管T1，信息存放在分布电容C上：

C充电荷时，存储信息=“1”，

C无电荷时，存储信息=“0”。

特点：破坏性的读出电路，故读后必须重写；须动态刷新。

§2.2.4 只读存储器（ROM）

只读存储器具有掉电后信息不丢失特点（非易失性），又称为固定存储器和永久性存储器。用来存储程序。

MROM 掩膜型只读存储器：

生产成本低，数据由厂家一次性写入，不能修改。

PROM 可编程只读存储器：

MOS管串有一段“熔丝”构成，芯片出厂时所有“熔丝”均处于连通状态（“1”态），用户借助专用编程器一次性写入，若写入数据“0”位，则“熔丝”断开，不可恢复。

1、光擦除EPROM，可编程只读存储器

用户借助仿真器，选择适当的写入电压，将程序写入EPROM，擦除时利用紫外线照射。擦净后，读出的状态为“FFH”，可重复写入上万次。





EPROM存储电路

EPROM 芯片型号有：

2716(2K×8)\2732(4K×8)\2764(8K×8)\27128(16K×8)等，可与相同容量的SRAM引脚兼容。



2764A功能框图

2、EEPROM(E^2PROM)：电擦除可编程只读存储器

用专门的擦除器擦除，可在线擦除和编程、 写入过程中自动擦除并写入，但擦除时间约10ms。

高压（+21V）编程2816、2817：

读取时间为120～150ns，字节擦和写时间约10ms左右，需用程序延时。



2.3 内存扩展技术

§2.3.1 内存扩展方式

存储器的扩展技术： 三种方式
- 位扩展
- 字扩展
- 字位全扩展

1、字扩展：4K*8bit ⟶ 8K*8bit

字扩展就是存储单元数的扩展，数据宽度不变。



字扩展的连接方法:

① 存储器芯片的地址线、数据线均并联。

② 片选信号线是各自独立被选中的。

2、位扩展：2K*8bit ⟶ 2K*16bit



位扩展的连接方法：

① 存储芯片的地址线和片选线均并联。

② 数据线按数据位的高低顺序连到数据总线上。

3、字位全扩展

如果存储器的字数和位数都不能满足需要，就要进行字和位的全扩展，字位全扩展是由字扩展电路和位扩展电路组合而成。



§2.3.2 内存与CPU连接技术

1、连接时应注意的问题

CPU对存储器进行读写操作，首先要由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。

1）CPU总线的带负载能力。

2）CPU时序与存储器存取速度之间的配合。

3）存储器组织、地址分配。

4）读\写、数据、地址片选等控制信号的连接

3、CPU与存储器的连接举例

存储器分为程序存储器和数据存储器。存储器芯片的引脚都呈三总线结构，与微处理器的三总线对接。



8DB16AB2CB总线系统

2、存储器芯片片选信号的产生

存储器都是挂在总线上的，并由系统分配唯一的地址，地址信息经过地址译码电路产生一个选通信号片选），选中某一片存储器，对该存储器进行读写操作。

当CPU访问存储器时，出现在地址总线（AB）上的地址信号可划分为两部分，直接与存储器连接的地址线可称为片内地址线，其所用N根,容量等于2^N；其中N为片内地址线的根数；剩余的地址线称为片外地址线，常可做为存储芯片的片选地址线或译码电路的输入地址线。

- 译码器方式：利用译码器的输出与存储器的片选引脚线相连，译码器的输入常采用片外地址线提供，根据片外地址线的使用情况，译码器方式又可分为全译码方式和部分译码方式。

全译码方式：指所有片外地址线都接入译码器输入端。其特点是：存储器的每一个存储单元只有唯一地址与之对应，不存在地址重叠现象。

部分译码方式：只有部分片外地址线参加译码，剩余线状态可任意，所以会出现地址重叠现象。对于剩余AB线，尽量按“0”选取。

2）地址译码器74LS138

地址译码器的功能是根据输入的片外地址码译码输出选通一个存储芯片或I/O设备，再结合片内地址码共同指向某一单元。



C	A	B	译码输出
0	0	0	$\overline{Y0}$
0	0	1	$\overline{Y1}$
0	1	0	$\overline{Y2}$
0	1	1	$\overline{Y3}$
1	0	0	$\overline{Y4}$
1	0	1	$\overline{Y5}$
1	1	0	$\overline{Y6}$
1	1	1	$\overline{Y7}$

例2：全译码方式应用。8DB16AB2CB总线系统中扩展2片6264和1片2764。



地址分析:

	地址范围	A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
2764	0000H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
	1FFFH	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
6264 1#	8000H	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
	9FFFH	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
6264 2#	A000H	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
	BFFFH	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

练习1：设有一个总线系统DB（D0～D7），AB（A15～A0),CB（RD、WR），有两片6264（8K×2），设计一个存储系统，要求从0000H开始编址，且地址连续。译码器使用138译码器。

解：6264（1）的地址范围：0000H～1FFFH
6264（2）的地址范围：2000H～3FFFH
6264需13根片内地址线，即A0～A12

地址分析:

	片外地址			片内地址							
	A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	----------	A_0
6264(1)	0	0	0	0	0	0	0	0	0	----------	0
	0	0	0	1	1	1	1	1	1	----------	1
6264(2)	0	0	1	0	0	0	0	0	0	----------	0
	0	0	1	1	1	1	1	1	1	----------	1
	参加译码			不参加译码							
	C	B	A								

C是高位，A是低位，控制位接低电平，接高电平。



用Y4选6264（1），Y6选6264（2）求地址范围。

6264（1）：8000H～9FFFH

6264（2）：C000H～DFFFH