【必读】从MII到RGMII,一文了解以太网PHY芯片不同传输接口信号时序!

基于FPGA的以太网相关文章导航,点击查看。

1、概述

不管是使用FPGA还是 ARM ,想要实现以太网通信,都离不开以太网PHY芯片,其功能如下所示,FPGA或者ARM将以太网数据发送给PHY芯片,PHY会将接收数据转换成模拟的差分信号传输到RJ45座子,最后通过网线与CPU、FPGA等网线连接的设备通信。PHY芯片实现的功能相当于OSI模型中的物理层。




图1 phy信号传输图

上述介绍适用于三速以太网(10M/100M/1000M),万兆以太网后续会讲解。大家其实要注意一点,如同以太网phy芯片、摄像头采集芯片,高速ADC等芯片,他们传输数据的速率是 比较快的,但是一颗芯片往往存在很多功能,比如以太网PHY芯片可以设置不同的传输速率,10M还是100M,全双工还是半双工,摄像头芯片采集不同分辨率不同刷新率的图片。

要实现上述功能切换,主控芯片需要通过一个接口去配置这些芯片内部的寄存器,配置这些寄存器往往没有速度要求,那么串口就是最好的选择,可以减少走线,便于PCB布局布 线。摄像头芯片实现这类功能使用的是类似IIC协议的SCCB串口通信协议,而以太网PHY芯片是通过MDIO这种串行接口实现内部寄存器的配置。

不同的以太网PHY往往可以通过不同的接口与主控芯片(FPGA/ARM等)传输数据,以三速以太网为例,可以通过MII, RMII, GMII, RGMII进行数据传输。

通过上文描述,大致可以知道以太网PHY芯片包含三组数据线,**一组用于配置其内部寄存器的串行接口MDIO,一组与RJ45连接的物理差分接口,一组用于和主控芯片传输数据的 并行总线,** 可能是MII、GMII、RMII、GRMII其中一种,与硬件及寄存器配置有关。

下文先讲解以太网PHY芯片与主控芯片不同传输接口信号时序,然后讲解配置寄存器的MDIO接口时序,后文通过对具体主控芯片的手册,原理图讲解来对照这些接口。

2、MII接口

该接口相关信号如图2所示,有MII(Media Independent Interface)接口大致可以分为两组信号,一组信号负责发送数据给MAC侧,另一组将MAC需要发送的信号输入,然后转换成模拟差分信号,经过RJ45接口输出。




图2 MII接口信号

该接口的信号的相关含义如表1所示,表中信号方向针对PHY芯片来说,I表示输入,O表示输出。

表1 MII接口信号

信号	方向	位宽	含义
RX_CLK	0	1	发送时钟,PHY芯片产生,100Mbps时为25MHz,10Mbps时为 2.5MHz。
RX_DV	0	1	高电平表示发送的数据有效。
RX_ER	0	1	高电平表示发送数据的错误,接收端不接受该数据。
RX_D	0	4	发送数据总线。
TX_CLK	0	1	接收时钟,PHY芯片产生,频率与RX_CLK一致。
TX_EN	I	1	高电平表示接收的数据有效。
TX_ER	I	1	高电平表示接收的数据包有误,丢弃该数据包。

信号	方向	位宽	含义
TX_D	I	4	接收数据总线。
CRS	0	1	载波侦测信号,不需要同步于参考时钟,有数据传输,CRS就有效,仅PHY在半双工模式下有效。
COL	0	1	冲突检测信号,不需要同步于参考时钟,仅PHY在半双工模式下有效。

PHY芯片向MAC传输数据的接口时序如下图所示,**PHY芯片在RX_CLK下降沿输出数据RX_DATA,两个时钟发送一字节数据,先发送低四位数据,后发送高四位数据,发送数据时RX_DV信号拉高。** MAC侧在时钟上升沿采集RX DV和RX DATA状态。




图3 MAC侧接收数据时序

下图是该接口MAC侧发数据给PHY芯片的时序,依旧是下降沿输出数据,方便接收端在上升沿对数据进行采样。




图4 MAC侧发送数据时序

MII接口只能实现100Mbps、10Mbps速率的数据传输,不能实现1000Mbps。 发送、接收的数据线均为4位,则每个时钟周期发送或接收4位数据。如果要实现100Mbps通信速率,那么时钟频率就应该是25MHz。如果要实现10Mbps通信速率,那么时钟频率就应该是2.5MHz。

接口的时序总体比较简单,注意发送、接收的时钟信号都是PHY芯片输出即可,FPGA一般使用的都是干兆以太网,要求较高时,使用万兆网,所以MII接口在FPGA中不是很常见,在ARM中更常见。

3、RMII接口

RMII(Reduced Media Independent Interface)接口其实就是MII接口的简化版本,将TX_CLK和RX_CLK合并为双向时钟线REF_CLK,由外部的晶振同时给PHY芯片和MAC主控芯片提供时钟信号。将4位的数据线简化为2位。对应的接口信号如图5所示。




图5 RMII接口信号

对应信号的含义如表2所示:

表2 RMII接口信号

信号	方向	位宽	含义
REF_CLK	I	1	参考时钟,外部晶振产生,100Mbps时为50MHz,10Mbps时为5MHz。
CRS_DV	0	1	高电平表示发送的数据有效。
RX_ER	0	1	高电平表示发送数据的错误,接收端不接受该数据。
RX_D	0	2	发送数据总线。
TX_EN	I	1	高电平表示接收的数据有效。
TX_D	ı	2	接收数据总线。

RMII将发送时钟、接收时钟合并为参考时钟信号,把4位的数据线简化为2位数据线,可以简化PCB布局布线。RMII同样只能实现100Mbps和10Mbps,当以100Mbps速率传输数据时,每个时钟传输2位数据,此时参考时钟应该设置为50MHz。当以10Mbps速率传输数据时,参考时钟应设置为5MHz。

RMII接口时序与MII完全一致,所以不在赘述。

4、GMII接口

GMII (Gigabit Media Independent Interface)接口是比较常见的干兆网接口,明德扬、小梅哥的FPGA板卡上就是这种接口,接口时序也比较简单,对应的接口信号如图6所示。




图6 GMII接口信号

接口信号的含义与MII接口一致,此处就不在赘述,注意MII的接收时钟和发送时钟均由PHY芯片输出,而GMII的TX_CLK是由MAC输出给PHY芯片的。此外就是数据位宽由MII的4位变为了8位。

PHY芯片发送数据给MAC的接口时序如下图所示,与MII接口一样,PHY芯片在RX_CLK下降沿输出数据,MAC在上升沿采集数据,但是GMII接口每个时钟周期传输一字节数据。





图7 MAC接收数时序

MAC发送数据到PHY芯片的接口时序如下图所示,在下降沿输出一字节数据即可。



该接口支持1000Mbps,向下兼容100Mbps和10Mbps。由于数据线位宽为8位,在每个时钟的单沿进行数据传输。**如果要实现1000Mbps传输速率,那么发送和接收的时钟频率应该为125MHz。**

5、RGMII接口

RGMII(Reduced Gigabit Media Independent Interface)接口就是把GMII接口的数据线做简化处理,也能够实现干兆网,正点原子和米联客的FPGA板卡的干兆网就是采用该接口实现,接口信号如图9所示。




图9 RGMII接口信号

相比GMII接口,RGMII接口的数据线由8位缩减到4位,RX_DV与RX_ER信号合成为RX_CTL信号。该接口实现1000Mbps传输速率时,时钟依旧是125MHz,下图是该接口MAC侧发送数据给PHY芯片的时序图。




图10 RGMII TX时序

MAC侧在时钟TX_CLK的上升沿将需要发送数据的低4位输出到数据线TXD,在时钟TX_CLK下降沿将传输数据的高4位输出到数据线TXD,因此每个时钟传输1字节数据,125MHz的时钟就能实现1000Mbps速率。

MAC侧不能直接将TX_CLK输出给PHY芯片使用,因为TX_CLK的上升沿和下降沿对应的TXD信号都处于变化阶段,此时采集数据可能会出错,TX_CLK周期为8ns,将TX_CLK延迟 2ns后输出给PHY芯片作为TX_CLK,延迟后的信号上升沿和下降沿对应的TXD就是稳定的,此时就可以稳定采集数据。

此时就会出现双沿传输数据,以及将信号延迟2ns,那么前文的ODDR以及ODELAYE2就可以派上用场了。但是A7系列并没有ODELAYE2,所以A7系列处理方式会有以下几点吧。

首先可以使用RTL8211这种以太网PHY芯片,该只需要把TXDLY和RXDLY引脚上拉就可以对RX_CLK和TX_CLK延迟2ns后作为数据采集的时钟,比较方便。但是88E1518这类PHY 芯片没有相关引脚,也就不能用这个方法,那么就只有使用锁相环将时钟相移90°来实现2ns的延时,这个实际的延时可能会大一点。

注意TX_CTL信号,该信号将TX_EN和TX_ER结合,在TX_CLK上升沿,TX_CTL输出TX_EN的状态,高电平表示数据有效,在TX_CLK下降沿,此时输出TX_EN异或TX_ER的结果, 所以**只有当TX_CTL在TX_CLK上升沿和下降沿同时为高电平时数据才是有效的。**




图11 RGMII RX时序

RGMII接口依旧可以实现100Mbps和10Mbps速率传输数据。当传输速率为100Mbps时,数据位宽为4位,所以时钟频率为25MHz即可。**只在时钟上升沿输出数据,但是TX_CTL和RX_CTL依旧需要在上升沿和下降沿传输数据。** 当传输速率为10Mbps时,时钟频率为2.5MHz。

综上RGMII接口的数据线相比GMII减少了一半,PCB布局布线会简单很多,但是对PCB布局布线的要求也更加严格,总体还是值得的。像RTL8211这种三速以太网PHY芯片是可以 支持MII、GMII、RGMII这几种接口的,但是当板子硬件做好后,往往只能使用其中一种,具体是什么接口,需要结合原理图具体分析。

FPGA开发 板大多使用的是RTL8211芯片,但是我这里的ZYNQ 7020的PL端没有网口,ZYNQ7030PL端倒是由两个干兆以太网,但使用的确是88E1518芯片,该芯片只能使用RGMII接口传输数据,且该芯片的资料比较少,就只能读数据手册了。

对于上述接口,如果是学习,推荐选择RGMII接口,使用该接口就必须使用IDDR、ODDR、这些原语,以及BUFIO等时钟原语。如果是画PCB,板子比较紧凑的情况下,选RGMII 应该也更好,反正等长之类的都是必不可少的,少走10根数据线优势还是比较大的。

本文对PHY与MAC通信的一些协议进行了讲解,需要更加详细的同学可以在公众号后台回复"802.3"(不包括引号)获取标准以太网标准协议进行研读。

您的支持是我更新的最大动力! 将持续更新工程, 如果本文对您有帮助, 还请多多点赞△、评论 ; 和收藏 ☆!