# 将Xilinx DDR3 MIG IP核的AXI\_FULL接口封装成FIFO接口(含源码)

基于FPGA的DDR相关知识导航界面,点击查看。

基于FPGA的以太网相关文章导航,点击查看。

MIG IP除了支持前文讲解的APP接口,还支持axi\_full接口,因此本文使用MIG IP的axi\_full接口封装为FIFO接口,取代以太网 传输图片工程中的DDR3读写控制模块。 回顾前文APP接口的 DDR3 读写控制模块,框图如下所示,本文需要将MIG IP的APP接口更换为axi full接口时序,从而ddr3 rw模块需要重新设计。




图1 DDR3读写控制模块

### 1、生成axi full接口的MIG IP

关于MIG IP的详细设置可以参考前文,本文只对AXI接口的生成以及参数设置进行讲解,其余内容不再赘述。

首先在生成MIG IP的下面界面中勾选使用AXI4接口,然后点击下一步,对AXI接口的一些参数进行设置。



图2使用AXI4接口

启用AXI4接口之后,在对DDR3时钟、芯片型号、数据位宽配置完成之后,需要对AXI4的一些接口参数进行配置,如下图所示。如果不使用AXI4接口,将没有这个页面的参数配置。



图3 AXI4参数设置

1、Data Width:表示axi\_full接口读写数据的位宽,如果前面将DDR3芯片时钟设置为用户时钟频率的4倍,那么此处将读写数据位宽设置为DDR3数据位宽的8倍时,读写速率达到最大。

原因在于DDR3芯片的突发一般是8,如果DDR3一次传输16位,8次传输128位数据,且DDR3的时钟是用户时钟的4倍,双沿传输数据。那么DDR3芯片突发一次,用户也只能传输 一次数据,当用户一次传输数据位宽等于DDR3一次突发传输数据时,效率达到最大。

- 2、仲裁机制,由于DDR3芯片只有一组数据,而axi\_full的读、写接口支持同时传输数据。当选用"TDM"时,读、写操作同时到达时,将交替进行。由于MIG IP自带仲裁机制,用户侧就不需要在考虑读写仲裁问题了。
  - 3、Narrow Burst设置位0即可。
  - 4、地址位宽会根据DDR3芯片型号自动得到,不能设置。
  - 5、ID位宽, axi\_full协议每个通道都有ID信号, 这里需要设置该信号位宽, 默认即可。

关于AXI接口的设置就完成了,其余设置于前文的MIG IP设置保持一致即可,之后生成IP,得到其对应的信号列表如下所示。

这些信号要么在前面讲解MIG IP仿真时讲过,要么就是axi\_full的信号,因此本文不再赘述其含义。

#### 2、设计MIG读写控制模块

#### 2.1、设计思路

本文的主要目的在于掌握axi\_full接口的设计,axi\_full的读、写操作可以同时进行,再加上MIG IP能够自己仲裁,用户就不用去考虑地址冲突了。

因此读写操作就可以不使用状态机,直接使用一个标志信号进行控制即可。

写操作设计思路: 当写FIFO中的数据大于一次突发写传输的数据,且写FIFO不处于复位状态,且不处于写状态时,将写标志信号拉高。然后开始生成写地址通道信号,从机应答写地址通道后,开始写数据,对写入数据个数进行计数,直到写入突发长度数据时结束,之后写应答通道握手成功后,写标志信号拉低,结束一次写操作。

在此过程中, 写地址会递增, 作为下次写突发的首地址。

读操作思路: 当读FIFO中的数据小于一次突发传输的长度时,且读FIFO不处于复位状态,写完一次所有地址,且不处于读状态时,将读标志信号拉高。读地址通道信号握手成功 后,开始接收从机的数据写入到读FIFO中,接收完数据后读标志信号拉低。

此模块还包括生成对读、写FIFO的复位信号,xilinx需要把FIFO复位信号拉高多个时钟才能有效复位,因此会使用计数器对FIFO进行复位,复位FIFO的同时会将axi\_full接口的读、写地址清零,从头开始存取数据,保证数据正确性。

下文结合代码分析实际的设计细节。

#### 2.2、axi\_full写操作

首先是该模块的接口信号,由于外部需要连接两个FIFO和axi\_full接口的MIG IP,因此这些信号分为这三种写FIFO的读端口信号、读FIFO的写端口信号、axi\_full相关接口。

```
module ddr3 rw #(
2
      parameter PINGPANG EN
                                         1'b0
                                                          ,//乒乓操作是否使能;
      parameter USE ADDR W
                                                          ,//用户需要写入地址的位宽;
                                         29
      parameter USE BUST LEN W
                                                          ,//用户侧读写数据突发长度的位宽;
5
                USE DATA W
                                                          ,//用户侧读写数据的位宽;
      parameter
                                         16
                DDR ADDR W
                                         29
                                                          ,//MIG IP读写数据地址位宽;
      parameter
                                                          //MIG IP读写数据的位宽;
      parameter
                DDR DATA W
                                         128
8
   ) (
      //MIG IP用户侧接口信号
10
      input
                                         ui clk
                                                    ,//mig ip 用户时钟;
11
      input
                                         ui clk sync rst ,//复位,高有效;
12
      input
                                         ddr3 init done
                                                          ,//DDR3初始化完成;
13
      //AXI写地址通道信号
                                                         ,//写地址ID;
14
      output
                 [3:0]
                                         s axi awid
15
      output reg [DDR ADDR W - 1 : 0]
                                         s axi awaddr
                                                          ,//写突发传输的首地址;
16
```

```
TΩ
       output
                 [7:0]
                                        s axi awlen
                                                          ,//突发写的长度-1;
17
      output
                 [2:0]
                                        s axi awsize
                                                          ,//突发写的大小,每次写数据的字节数;
18
      output
                [1:0]
                                         s axi awburst
                                                         ,//突发写的类型;
19
                [0:0]
      output
                                        s axi awlock
                                                         ,//锁类型;
20
                [3:0]
                                        s axi awcache
                                                         ,//存储类型;
      output
21
      output
                [2:0]
                                        s axi awprot
                                                         .//保护类型,表示传输的特权级及安全等级:
22
                 [3:0]
      output
                                        s axi awgos
                                                         .//质量服务:
23
                                                         ,//写地址有效指示信号,高电平有效;
      output req
                                        s axi awvalid
24
      input
                                         s axi awready
                                                          ,//写地址应答应答信号,高电平有效;
25
      //AXI写数据通道信号
26
                                                         .//写数据。
      output
                 [DDR DATA W - 1 : 0]
                                        s axi wdata
27
      output
                 [DDR DATA W / 8 - 1 : 0]
                                        s axi wstrb
                                                         .//写数据掩码信号, 低电平有效:
28
                                        s axi wlast
      output req
                                                         ,//突发写的最后一个数据,高电平有效;
29
      output req
                                        s axi wvalid
                                                         ,//写数据有效指示信号,高电平有效;
30
      input
                                                          ,//写数据应答信号,高电平有效;
                                        s axi wready
31
      //AXI写应答诵道信号
32
                                        s axi bid
      input
                  [3:0]
                                                         ,//写响应ID,必须与AWID的数值匹配;
33
      input
                  [1:0]
                                        s axi bresp
                                                         ,//表明写事务的状态,为0时表示写入正确;
34
      input
                                        s axi bvalid
                                                         ,//写响应有效指示信号,高电平有效;
35
      output req
                                        s axi bready
                                                          ,//接收到从机的响应信号,高电平有效;
36
      //AXI读地址通道信号
37
      output
                                                         ,//读地址ID;
                 [3:0]
                                        s axi arid
38
      output reg [DDR ADDR W - 1:0]
                                        s axi araddr
                                                         ,//读突发传输的首地址;
39
      output
                 [7:0]
                                        s axi arlen
                                                         .//突发读的长度-1:
40
      output
                 [2:0]
                                                         ,//突发读的大小,每次读数据的字节数;
                                        s axi arsize
41
                [1:0]
                                        s axi arburst
                                                         ,//突发读的类型;
      output
42
                                        s axi arlock
      output
                [0:0]
                                                         ,//锁类型;
43
                [3:0]
                                                         ,//存储类型:
      output
                                        s axi arcache
44
                                        s axi arprot
      output
                [2:0]
                                                         ,//保护类型,表示传输的特权级及安全等级;
45
                [3:0]
                                                         ,//质量服务;
      output
                                        s axi arqos
46
      output req
                                        s axi arvalid
                                                         ,//读地址有效指示信号,高电平有效;
47
      input
                                        s axi arready
                                                          ,//读地址应答应答信号,高电平有效;
48
      //AXI读数据通道信号
49
      input
               [3:0]
                                                         ,//读ID,必须与ARID的数值匹配;
                                        s axi rid
50
      input
               [DDR DATA W - 1 : 0]
                                        s axi rdata
                                                         ,//读数据;
51
                                                         ,//表明读事务的状态,为0时表示写入正确;
      input
               [1:0]
                                        s axi rresp
52
      input
                                        s axi rlast
                                                         ,//突发读的最后一个数据,高电平有效;
53
      input
                                        s axi rvalid
                                                         ,//读数据有效指示信号,高电平有效;
54
      output req
                                        s axi rready
                                                          ,//读数据应答信号,高电平有效;
55
      //写FIFO相关信号
```

56

```
5/
                                           wfifo empty
       input
                                                             ,//写FIF0空指示信号;
58
                                           wfifo rd rst busy
       input
                                                            ,//写FIF0的复位忙指示信号,高电平表示处于复位状态;
59
                  [DDR DATA W - 1 : 0]
       input
                                           wfifo rdata
                                                             ,//写FIF0读数据;
60
                  [USE BUST LEN W - 1 : 0]
       input
                                           wfifo rdata count ,//写FIF0读侧的数据个数;
61
       output
                                           wfifo rd en
                                                             ,//写FIF0读使能;
62
       output req
                                           wfifo wr rst
                                                             ,//写FIF0复位信号;
63
       //读FIF0相关信号
64
       input
                                           rfifo full
                                                             ,//读FIF0满指示信号;
65
                                                             .//读FIF0的复位忙指示信号,高电平表示处于复位状态;
       input
                                           rfifo wr rst busy
66
       input
                  [USE BUST LEN W - 1 : 0]
                                           rfifo wdata count
                                                            ,//读FIF0写侧的数据个数;
67
                                           rfifo wr en
       output req
                                                             ,//读FIF0写使能;
68
       output req
                                           rfifo rd rst
                                                             ,//读FIF0复位信号;
69
       output reg [DDR DATA W - 1 : 0]
                                           rfifo wdata
                                                             ,//读FIF0写数据;
70
       //MIG IP读写数据突发地址限制
71
                                           app addr wr min
       input
                                                             ,//写DDR3的起始地址;
                  [DDR ADDR W - 1 : 0]
72
       input
                 [DDR ADDR W - 1 : 0]
                                           app addr wr max
                                                             ,//写DDR3的结束地址;
73
                 [USE BUST LEN W - 1 : 0]
                                           app wr bust len
       input
                                                             ,//向DDR3中写数据时的突发长度减1.
74
       input
                  [DDR ADDR W - 1 : 0]
                                           app addr rd min
                                                             ,//读DDR3的起始地址;
75
       input
                  [DDR ADDR W - 1 : 0]
                                           app addr rd max
                                                             ,//读DDR3的结束地址;
76
       input
                 [USE BUST LEN W - 1 : 0]
                                           app_rd_bust_len
                                                             ,//从DDR3中读数据时的突发长度;
77
                                           wr rst
       input
                                                             ,//写复位信号,上升沿有效,持续时间必须大于ui clk的周期;
78
       input
                                           rd rst
                                                             //读复位信号,下降沿沿有效,持续时间必须大于ui clk周期;
   );
```

之后是写开始信号和写标志信号,拉高条件一致,由于FIFO采用的超前模式,所以FIFO中实际数据个数等于wfifo\_data\_count+2。当写应答通道握手时把写标志信号拉低,其余时间保持不变。

```
1
      /***********生成突发写的开始信号和标志信号***********/
2
     //写开始信号;
3
     always@(posedge ui clk)begin
         if(ui clk sync rst)begin//初始值为0;
4
5
            wr start <= 1'b0;
6
         end
7
         else begin//当DDR3初始化完成 且 写FIF0不处于复位状态 且 写FIF0中的数据大于等于一次写突发传输的数据 且 不处于写数据状态时拉高。
8
            wr start <= ddr3 init done && (~wfifo rd rst busy) && (wfifo rdata count >= app wr bust len - 2) && (~wr flag);
9
         end
```

```
10
       end
11
12
       //写数据标志信号;
13
       always@(posedge ui clk)begin
14
           if(ui clk sync rst)begin//初始值为0;
15
               wr flag <= 1'b0;
16
           end
17
           else if(s axi bvalid && s axi bready)begin//当写应答通道应答时拉低。
18
               wr flag <= 1'b0;
           end//当开始写入数据时拉高;
19
20
           else if(ddr3 init done && (~wfifo rd rst busy) && (wfifo rdata count >= app wr bust len - 2) && (~wr flag))begin
21
               wr flag <= 1'b1;
22
           end
23
       end
```

**\** 

然后写地址相关信号如下所示,需要注意突发长度的数值等于用户设置数值减1,因为从0开始计数的。突发类型设置为递增类型,突发写的大小是使用函数计算的常数。

```
1
2
     assign s axi awid = 4'd0;//写地址ID;
3
     assign s axi awlen = app wr bust len - 1;//突发写的长度-1;
     assign s axi awsize = DDR DATA BYTE W;//突发写的大小,每次写数据的字节数;
4
5
     assign s axi awburst = 2'b01;//突发写的类型;
     assign s axi awlock = 1'b0;//锁类型;
     assign s axi awcache = 4'b0000;//存储类型;
7
8
     assign s axi awprot = 3'b000;//保护类型,表示传输的特权级及安全等级;
9
     assign s axi awqos = 4'b0000;//质量服务;
```

写地址计数器用于记录写突发的首地址,初始值为用户设置的起始地址,由于axi\_full的地址是以字节为单位,因此每次地址握手后,需要增加突发长度乘以写数据位宽除8,作为下 次写突发传输的首地址。如果达到用户设置最大地址减去一次突发长度对应的地址,则回到首地址,写FIFO复位时回到基地址。

```
    //计算写突发传输最大地址,等于用户设置最大地址减去一次写突发传输的地址。
    always@(posedge ui_clk)begin
    if(ui_clk_sync_rst)begin//初始值为0;
    wr_burst_max_addr <= app_addr_wr_max;</li>
    end
```

```
υ
           else begin
 7
               wr burst max addr <= app addr wr max - app wr bust len * (DDR DATA W/8);
 8
           end
 9
       end
10
11
       // 生成MIG IP的写地址, 初始值为写入数据的最小地址。
12
       always@(posedge ui clk)begin
13
           if(ui clk sync rst)begin//初始值为0;
14
               wr addr cnt <= app addr wr min;
15
           end
16
           else if(wfifo wr rst)begin//复位时地址回到最小值;
17
               wr addr cnt <= app addr wr min;
18
           end
19
           //当完成一次写突发地址传输完成之后。
20
           else if(s axi awvalid && s axi awready)begin
21
               if(wr addr cnt >= wr burst max addr)//如果达到最大地址,则清零。
22
                   wr addr cnt <= app_addr_wr_min;</pre>
23
               else//否则,增加地址数据作为下次突发写的首地址,每次增加app wr bust len * (DDR DATA W/8)
24
                   wr_addr_cnt <= wr_addr_cnt + app_wr_bust_len * (DDR_DATA_W/8);</pre>
25
           end
26
       end
```

**\** 

此处只是写地址的计数器,并不是写地址信号,写地址信号在下文生成。

然后写地址有效指示信号与从机的应答信号握手,如下所示。

```
1
       //生成写地址有效指示信号,初始值为0。
 2
       always@(posedge ui clk)begin
 3
           if(ui clk sync rst)begin//初始值为0;
 4
              s axi awvalid <= 1'b0;
 5
           end
 6
           else if(wr start)begin//当开始写信号有效时拉高。
 7
              s axi awvalid <= 1'b1;
 8
           end
 9
           else if(s axi awready)begin//当从机应答后拉低。
10
              s axi awvalid <= 1'b0;
```

```
\begin{bmatrix} 11 \\ 12 \end{bmatrix} end end
```

之后开始生成写数据通道的相关信号,首先需要一个计数器wr bust cnt对写入数据个数计数,当写数据通道握手时加1,当写入用户指定数据时清零。

写FIFO的读使能直接使用该计数器的加一条件,读出的数据直接作为axi full接口的写数据。特别需要注意,将写数据掩码信号所有位拉高。

```
1
      2
      //生成写FIFO的读使能信号, 初始值为0.
3
      assign wfifo_rd_en = add_wr_bust_cnt;//当写入一次数据完成时拉高,其余时间均为低电平。
4
      assign s axi wdata = wfifo rdata;//将FIFO输出数据直接赋值给AXI写数据接口。
5
      assign s axi wstrb = {{DDR DATA W/8}{1'b1}};//默认从FIF0中读出的128位数据都是有效数据,均需要写入DDR3中,掩码信号无效。
6
7
      //写数据突发计数器,初始值为0。
8
      always@(posedge ui clk)begin
9
          if(ui clk sync rst)begin//初始值为0.
             wr bust cnt <= 0;
10
11
          end
          else if(add wr bust cnt)begin
12
13
             if(end wr bust cnt)
                wr bust cnt <= 0;
14
15
             else
16
                 wr bust cnt <= wr bust cnt + 1;
17
          end
18
      end
19
20
      assign add wr bust cnt = (s axi wvalid && s axi wready);//当写入数据时加1。
21
      assign end wr bust cnt = add wr bust cnt && (wr bust cnt == app wr bust len - 1);//当写入一次突发的数据时清零。
22
```

然后生成写数据通道的握手信号和写入最后一个数据的标志信号,如下所示。

```
    1 //生成写突发数据有效指示信号;
    2 always@(posedge ui_clk)begin
    3 if(ui_clk_sync_rst)begin//初始值为0;
    4
```

```
s axi wvalid <= 1'b0;
 5
 6
           end
           else if(end wr bust cnt)begin//当写突发结束时拉低;
 7
               s axi wvalid <= 1'b0;
 8
           end
 9
           else if(s axi awvalid && s axi awready)begin//当开始写地址信号写入有效时拉高。
10
               s axi wvalid <= 1'b1;
11
           end
12
       end
```

之后写应答通道握手,表示一次写突发传输结束。

```
//生成写突发结束信号;
 1
 2
       always@(posedge ui clk)begin
 3
          if(ui clk sync rst)begin//初始值为0;
 4
              s axi wlast <= 1'b0;
 5
          end
 6
          else if(end wr bust cnt)begin//当写突发结束时拉低;
 7
              s axi wlast <= 1'b0;
 8
          end
 9
          else if(add wr bust cnt && (wr bust cnt == app wr bust len - 2))begin//当写入最后一次数据时拉高;
10
              s axi wlast <= 1'b1;
11
          end
12
       end
13
14
       15
       //生成应答通道的主机应答信号。
16
       always@(posedge ui clk)begin
17
          if(ui clk sync rst)begin//初始值为0;
              s axi bready <= 1'b0;
18
19
          end
20
          else if(s_axi_bvalid)begin//当从机的应答信号有效时拉低。
21
              s axi bready <= 1'b0;
22
          end
23
          else if(s axi wlast && add wr bust cnt)begin//当一次写突发操作完成时拉高。
              s_axi_bready <= 1'b1;</pre>
24
25
          end
26
       end
```

## 2.3、axi\_full读操作

读地址通道的多数信号与写地址通道一致,就不再详细讲解,如下所示:

```
1
       2
       //生成应答通道的主机应答信号。
 3
       always@(posedge ui clk)begin
 4
          if(ui clk sync rst)begin//初始值为0;
 5
             s_axi_bready <= 1'b0;</pre>
 6
          end
 7
          else if(s axi bvalid)begin//当从机的应答信号有效时拉低。
 8
              s axi bready <= 1'b0;
 9
          end
          else if(s axi wlast && add wr bust cnt)begin//当一次写突发操作完成时拉高。
10
11
              s axi bready <= 1'b1;
12
          end
13
       end
14
15
       /***********生成突发读的开始信号和标志信号***********/
16
       //写开始信号;
17
       always@(posedge ui clk)begin
18
          if(ui clk sync rst)begin//初始值为0;
19
              rd start <= 1'b0;
20
          end
21
          else begin//当DDR3初始化完成 且 写FIF0不处于复位状态 且 读FIF0中的数据小于一次写突发传输的数据 且 不处于读数据状态时拉高。
22
              rd_start <= ddr3_init_done && (~rfifo_wr_rst_busy) && (rfifo_wdata_count < app_rd_bust_len - 2) && (~rd_flag) && ddr3_read_valid;
23
          end
24
       end
25
26
       //写数据标志信号;
27
       always@(posedge ui clk)begin
28
          if(ui clk sync rst)begin//初始值为0;
29
              rd flag <= 1'b0;
30
          end
31
          else if(s axi rlast & s axi rvalid)begin//当读出最后一个数据时拉低。
32
```

```
rd flag <= 1'b0;
33
           end//当开始写入数据时拉高;
34
          else if(ddr3 init done && (~rfifo wr rst busy) && (rfifo wdata count < app rd bust len - 2) && (~rd flag) && ddr3 read valid)begin
35
              rd flag <= 1'b1;
36
           end
37
       end
38
39
       /************生成读地址通道的信号************/
40
       assign s axi arid = 4'd0;//读地址ID;
41
       assign s axi arlen = app_rd_bust_len - 1;//突发读的长度-1;
42
       assign s axi arsize = DDR DATA BYTE W;//突发读的大小,每次读数据的字节数;
43
       assign s axi arburst = 2'b01;//突发读的类型;
44
       assign s axi arlock = 1'b0;//锁类型;
45
       assign s axi arcache = 4'b0000;//存储类型;
46
       assign s axi arprot = 3'b000;//保护类型,表示传输的特权级及安全等级;
47
       assign s axi arqos = 4'b0000;//质量服务;
48
49
       //计算读突发传输最大地址,等于用户设置最大地址减去一次读突发传输的地址。
50
       always@(posedge ui clk)begin
51
          if(ui_clk_sync_rst)begin//初始值为0;
52
              rd burst max addr <= 0;
53
           end
54
           else begin
55
              rd burst max addr <= app addr rd max - app rd bust len * (DDR DATA W/8);
56
           end
57
       end
58
59
       //生成MIG IP的读地址,初始值为读出数据的最小地址。
60
       always@(posedge ui clk)begin
61
           if(ui clk sync rst)begin//初始值为0;
62
              rd addr cnt <= app addr rd min;
63
           end
64
           else if(rfifo_rd_rst)begin//复位时地址回到最小值;
65
              rd addr cnt <= app addr rd min;
66
           end
67
          //当完成一次地址写入后进行判断。
68
           else if(s axi arvalid && s axi arready)begin
69
              if(rd_addr_cnt >= rd_burst_max_addr)//如果达到最大地址,则清零。
70
                  rd addr cnt <= app addr rd min;
71
              else//否则,增加地址数据作为下次突发写的首地址,每次增加app_rd_bust_len * (DDR_DATA_W/8)
72
70
```

```
15
                   rd addr cnt <= rd addr cnt + app rd bust len * (DDR DATA W/8);
74
           end
75
       end
76
77
         //生成读地址有效指示信号,初始值为0。
78
       always@(posedge ui clk)begin
79
           if(ui clk sync rst)begin//初始值为0;
80
               s_axi_arvalid <= 1'b0;</pre>
81
           end
82
           else if(rd start)begin//当开始读信号有效时拉高。
83
               s axi arvalid <= 1'b1;
84
           end
85
           else if(s axi arready)begin//当从机应答后拉低。
86
               s axi arvalid <= 1'b0;
87
           end
       end
```

下面是axi\_full读、写地址信号,在综合时通过设置是否支持乒乓操作,从而综合处不同功能的电路,与前面DDR3读写模块的设计基本一致,区别在于本模块的读写操作可能同时 进行,因此需要单独生成读、写地址。

乒乓操作时,当写完一页之后,向另一段地址中写入数据。始终读与写地址相反的一段,从而避免图像刷新的残影问题。不启用乒乓操作时,读写操作将在同一段地址上进行。

```
1
       //根据是否使用乒乓功能,综合成不同的电路;
 2
       generate
 3
          if(PINGPANG EN)begin//如果使能乒乓操作,地址信号将执行下列信号;
 4
              reg waddr page;
 5
              reg raddr_page ;
 6
              //相当于把bank地址进行调整,使得读写的地址空间不再同一个范围;
 7
              always@(posedge ui clk)begin
 8
                  if(ui clk sync rst)begin//最开始向第1页中写入数据;
 9
                     waddr page <= 1'b1;</pre>
10
                  end//当写完1页数据后,接下来写下一页数据;
                  else if(s_axi_bvalid && s_axi_bready && (wr_addr_cnt >= wr_burst_max_addr))begin
11
12
                     waddr page <= ~waddr page;</pre>
13
                  end
14
              end
```

```
15
16
               always@(posedge ui clk)begin
17
                   if(ui clk sync rst)begin//最开始从第0页中读出数据;
18
                       raddr page <= 1'b0;</pre>
19
                   end//当读完0页数据后,之后读取与写相反页的数据;
20
                   else if(s_axi_rlast && (rd_addr_cnt >= rd_burst_max_addr))begin
21
                       raddr page <= ~waddr page;</pre>
22
                   end
23
               end
24
25
               //生成写地址信号;
26
               always@(posedge ui clk)begin
27
                   if(ui_clk_sync_rst)begin//初始值为0;
28
                      s axi awaddr <= 0;
29
                   end//开始写入数据时,输出写地址信号;
30
                   else if(wr start)begin
31
                       s axi awaddr <= {2'b0, waddr page, wr addr cnt[25:0]};
32
                   end
33
               end
34
35
               //生成读地址信号;
36
               always@(posedge ui clk)begin
37
                   if(ui_clk_sync_rst)begin//初始值为0;
38
                       s axi araddr <= 0;
39
                   end//开始读出数据时,输出读地址信号;
40
                   else if(rd start)begin
41
                      s axi araddr <= {2'b0, raddr page, rd addr cnt[25:0]};
42
                   end
43
               end
44
           end
45
           else begin//不需要乒乓操作;
46
               //生成写地址信号;
47
               always@(posedge ui clk)begin
48
                   if(ui clk sync rst)begin//初始值为0;
49
                      s_axi_awaddr <= 0;
50
                   end//开始写入数据时,输出写地址信号;
51
                   else if(wr start)begin
52
                      s_axi_awaddr <= {3'b0,wr_addr_cnt[25:0]};</pre>
53
                   end
54
               end
55
```

```
56
57
              //生成读地址信号;
58
              always@(posedge ui clk)begin
59
                  if(ui clk sync rst)begin//初始值为0;
60
                      s axi araddr <= 0;
61
                  end//开始读出数据时,输出读地址信号;
62
                  else if(rd start)begin
63
                      s axi araddr <= {3'b0,rd addr cnt[25:0]};
64
                  end
65
               end
66
           end
       endgenerate
```

之后将读出的数据存入读FIFO中,由于不需要统计个数,因此可以不设计计数器。

```
1
       2
       //生成读FIF0的写使能信号和写数据。
 3
       always@(posedge ui clk)begin
 4
          if(ui_clk_sync_rst)begin//初始值为0;
 5
              rfifo wr en <= 1'b0;
 6
              rfifo wdata <= 0;
 7
          end
 8
          else begin//将MIG读出数据存入读FIF0中。
 9
              rfifo wr en <= s axi rvalid;</pre>
10
              rfifo wdata <= s axi rvalid ? s axi rdata : rfifo wdata;</pre>
11
          end
12
       end
13
14
       //生成读数据通道的应答信号;
15
       always@(posedge ui clk)begin
16
          if(ui_clk_sync_rst)begin//初始值为0;
17
              s axi rready <= 1'b0;
18
          end
19
          else if(s axi rlast & s axi rvalid)begin//当读出所有数据时拉低。
20
              s axi rready <= 1'b0;
21
          end
```

```
else if(s_axi_arvalid && s_axi_arready)begin//当读地址发送完成后拉高;
s_axi_rready <= 1'b1;
end
end
```

同样会生成一个读使能信号,初始值为0,当所有地址写入一遍数据后拉高,之后才能进行读操作,保证每次都能读出有效数据。

```
1
      //生成读使能信号,最开始的时候DDR3中并没有数据,必须向DDR3中写入数据后才能从DDR3中读取数据;
2
      always@(posedge ui clk)begin
         if(ui_clk_sync_rst)begin//初始值为0;
3
             ddr3 read valid <= 1'b0;
4
5
         end//当写入一帧数据之后拉高,之后保持高电平不变。
6
         else if(wr addr cnt >= wr burst max addr)begin
7
             ddr3 read valid <= 1'b1;
8
         end
9
      end
```

### 2.4、FIFO复位

首先给用户提供两个复位引脚,用来控制两个FIFO的复位,上升沿有效。需要把用户输入的复位信号使用两级D触发器进行同步,然后检测器上升沿。

```
1
     //后面考虑复位信号的处理,复位的时候应该对FIF0和写地址一起复位,复位FIF0需要复位信号持续多个时钟周期;
2
     //因此需要计数器,由于读写的复位是独立的,可能同时到达,因此计数器不能共用。
3
     //写复位到达时,如果状态机位于写数据状态,应该回到初始状态,等待清零完成后再进行跳转。
4
     //同步两个FIF0复位信号,并且检测上升沿,用于清零读写DDR的地址,由于状态机跳转会检测FIF0是否位于复位状态。
5
     always@(posedge ui clk)begin
6
       wr rst r <= {wr rst r[0], wr rst};//同步复位脉冲信号;
7
        rd rst r <= {rd rst r[0], rd rst};//同步复位脉冲信号;
8
     end
```

检测到用户输入写复位上升沿之后,将写FIFO的复位信号拉高,使用一个计数器对时钟计数,当复位计数器溢出时,FIFO复位信号拉低,从而完成对FIFO复位。可以通过修改复位计数器位宽,来调节复位电平位宽。

- 1 //生成写复位信号,由于需要对写FIFO进行复位,所以复位信号必须持续多个时钟周期;
- 2 always@(posedge ui\_clk)begin

```
3
           if(ui clk sync rst)begin//初始值为0;
 4
              wfifo wr rst <= 1'b0;
 5
           end
 6
           else if(wr rst r[0] && (~wr rst r[1]))begin//检测wfifo wr rst上升沿拉高复位信号;
 7
              wfifo wr rst <= 1'b1;
 8
           end//当写复位计数器全为高电平时拉低,目前是持续32个时钟周期,如果不够,修改wrst cnt位宽即可。
 9
           else if(&wr rst cnt)begin
10
              wfifo wr rst <= 1'b0;
11
           end
12
       end
13
14
       //写复位计数器,初始值为0,之后一直对写复位信号持续的时钟个数进行计数;
15
       always@(posedge ui clk)begin
16
           if(ui clk sync rst)begin//初始值为0;
17
              wr rst cnt <= 0;
18
           end
19
           else if(wfifo wr rst)begin
20
              wr rst cnt <= wr rst cnt + 1;</pre>
21
           end
22
       end
```

.

读FIFO的复位信号生成如下所示,与写FIFO复位信号生成一致。

```
1
       //写复位信号, 初始值为0, 当读FIF0读复位下降沿到达时有效, 当计数器计数结束时清零;
 2
       always@(posedge ui clk)begin
 3
           if(ui clk sync rst)begin//初始值为0;
 4
               rfifo rd rst <= 1'b0;
 5
           end
 6
           else if(rd rst r[0] && (~rd rst r[1]))begin
 7
               rfifo rd rst <= 1'b1;
 8
           end
 9
           else if(&rd rst cnt)begin
10
               rfifo rd rst <= 1'b0;
11
           end
12
       end
13
```

```
14
       //读复位计数器,初始值为0,当读复位有效时进行计数:
15
       always@(posedge ui clk)begin
16
           if(ui clk sync rst)begin//初始值为0;
17
               rd rst cnt <= 0;
18
           end
19
           else if(rfifo rd rst)begin
20
               rd rst cnt <= rd rst cnt + 1;
21
           end
22
       end
```

## 3、仿真

该模块的仿真流程与前文的DDR3读写控制模块一致,可以使用同一套TestBench,仿真结果如下,将突发长度设置为128,最大地址设置为8192,即进行四次写操作之后就能进行 读操作,减小仿真时间。

在DDR3初始化完成之后,首先对写FIFO复位,清除FIFO中的数据(注意xilinx的FIFO在仿真时必须复位之后才能写入数据)。

下图黄色信号是写FIFO复位信号,高电平有效,粉色信号是复位状态指示信号,高电平表示FIFO未初始化或者处于复位状态。



图4写FIFO复位

当写FIFO中的数据大于等于一次写突发长度时,将写标志和开始信号拉高,写地址通道传输数据,完成握手后,从FIFO中读取数据写入MIG IP中,使用计数器对写入数据个数计数,写数据完成后。在写应答通道进行握手,最后写标志信号拉低,完成一次突发传输,对应的仿真如下图所示。




图5 写突发全局仿真

将上图的开始和结尾放大,分别如下图所示,记录数据,方便与后文读出数据进行对比。





图6 开始写入数据



#### 图7写入结束数据

当所有地址都写入数据后,读FIFO中的数据少于一次突发传输数据,将读开始信号和读标志信号拉高。读地址通道先传输数据进行握手,之后主机开始接收从机数据输出,将接收的数据写入读FIFO中。当读出最后一个数据后,将读标志信号拉低,表示一次读突发传输完成,对应的时序图如下所示。




图8 读突发传输时序

将上图的开始和结尾放大,与前文写入数据进行对比,进而判断读、写操作是否有误。

由于读操作从机输出数据不连续,会有多张图,如下是读出第一个数据,与图6中写入的第一个数据一致。



图9 读第一个数据

下图是读出的第二个数据,与图6中写入的第二个数据一致。



图10 读第二个数据

下图是读出一次突发最后的数据,与图7中最后写入两个数据一致,由此证明在读写过程中没有数据丢失。




图11 读最后两个数据

关于仿真就到此结束吧,如果需要详细了解,自己可以在工程中进行查看。

#### 4、上板实测

本文直接将此模块添加到以太网传输图片的工程中,替换之前的MIG IP和DDR3读写控制模块以及DDR3顶层模块,其余模块均保持不动,由于信号过多,代码太长,文中不贴模块 代码,需要的可以获取工程自行查看,之后进行上板测试。

DDR3模块顶层RTL视图如下所示,端口信号稍微有点多。




图12 DDR3顶层模块

之后综合工程,对乒乓操作和一般模式都进行验证,从而确认该模块的设计是否存在问题。

在bit下载到开发板之后,开发板连接以太网HDMI显示器,然后打开命令提示符,使用arp -a和ping指令查看以太网链路是否畅通,这些步骤在前文均有讲解,不再赘述。 当ping指令应答后,如下图所示,使用arp -a查看开发板的MAC地址和IP地址是否绑定。




图13 MAC与IP绑定

之后打开网络调试助手,向开发板传输图片,最终显示结果如下所示。





图14 网络调试助手发送图片

### 传输的图片在HDMI显示器上显示结果如下:



图15 显示器显示图片



#### 图17图片刷新

由此正常该模块的设计没有问题,其实axi full接口还是比较简单,而且MIG IP自己就解决了仲裁问题,可以省去一些麻烦。

通过手动实现axi\_full接口协议之后,应该不会害怕信号多的接口了吧,在设计时,每次只考虑相关的信号,对于无关信号可以暂时不考虑,这样就可以简化设计思路。

比如在设计写数据通道信号时,读数据相关的信号便可以不考虑,反之如此。

如果需要此次工程,依然在后台回复"mig的axi\_full接口应用"(不包括引号)。

如果对文章内容理解有疑惑或者对代码不理解,可以在评论区或者后台留言,看到后均会回复!

如果本文对您有帮助,还请多多点赞命、评论;□和收藏☆!您的支持是我更新的最大动力!将持续更新工程!