将Xilinx DDR3 MIG IP核的APP接口封装成FIFO接口(含源码)

基于FPGA的DDR相关知识导航界面,点击查看。

1、概括

前文完成了xilinx DDR3 MIG IP的仿真和上板测试,对 MIG IP的读、写需要去通过使能信号和应答信号进行握手。这对于图像处理、AD采集等大量数据的存储不太方便,常见的使用方式是把MIG IP的用户接口封装成FIFO的接口。

如下图所示,如果要存储大量数据,只需要在开始时指定存储数据的起始地址和终止地址,并且确定每次写入数据的个数,即可向wr_fifo中写入数据。当wr_fifo中的数据个数大于一次突发写入长度时,ddr3_rw模块读取wr_fifo中的数据,以MIG用户接口写入数据的格式,将数据写到 DDR3 中。

对于读数据也是同样的道理,需要确定起始读数据的起止地址和每次突发读数据的长度。当ddr3_rw检测到rd_fifo中的数据少于一次突发传输的数据时,通过MIG从DDR3中读出一次 突发长度的数据到rd_fifo中。用户只需要通过拉高rd_fifo的读使能信号,即可获取数据。




图1 ddr3封装示意图


上述两个fifo主要是存储读写的数据,同时处理数据跨时钟域的问题。读写端口均支持复位功能,当复位有效时,会将各自fifo复位,并且把ddr3_rw中相应的地址复位。

2、ddr3_rw设计

该模块主要负责将写FIFO中的数据写入DDR3中,从DDR3中指定地址读出数据存储到读FIFO中,处理复位相关问题。

在实际使用的过程中,比如图像传输,可能导致读写的地址范围出现在DDR3的同一段地址区域,整张画面造成上半部分界面已经刷新,下半部分还没刷新的尴尬局面,这种现象在 后文验证模块的时候会有体现。所以本模块增加一个乒乓模式,该模式将DDR3的读、写放在两段不同的地址,读取的数据始终是更新完成的数据,就不会出现上述现象。

本模块以状态机作为主体,下图为状态转换图(由于文字较多,所以看起来不咋清晰)。



end_bust_cnt表示一次突发读或写完成,rfifo_rd_rst表示读FIFO复位,wfifo_wr_rst表示写FIFO复位,rfifo_wdata_count表示读FIFO以写侧数据位宽和时钟查看的数据个数,app_rd_bust_len表示一次读突发传输的数据个数,rfifo_wr_rst_busy高电平表示读FIFO处于复位状态,写FIFO对应的信号含义一致。

读侧多一个信号ddr3_read_valid,思考一个问题,当读FIFO中数据不足一次突发传输时,就会从DDR3中读取数据,最开始读FIFO中没有数据,那么会立即从DDR3中读取数据,但是刚上电时DDR3中也没有有效的数据,所以此时不能从DDR3中读取数据。

本设计增加了一个ddr3_read_valid信号,当对DDR3起、止地址之间的空间全部写入数据后,将ddr3_read_valid拉高,此时才能从DDR3中读取数据填充到读FIFO中,以保证数据的正确性。

app_rd_bust_len减2是因为FIFO使用的超前模式,FIFO会在输出总线上输出一个数据,当读使能有效时,对应的数据就是有效的,读数据与读使能对齐,由于MIG IP的写需要应答,所以FIFO使用此模式会方便很多。

设计思路比较简单,下面依次解析下代码,如下所示,MIG IP输出的复位信号是高电平有效的,将其取反作为复位。MIG IP的命令使能和数据使能信号都需要应答,所以将应答信号均为高电平时才拉高对应的使能信号,确保命令和数据个数保持一致。

```
1
       assign rst n = ~ui clk sync rst;//将MIG IP输出的复位信号取反作为复位信号;
2
3
      //状态机在写状态MIG空闲目写有效,或者状态机在读状态MIG空闲时加1,其余时间为低电平:
      assign app en = ((state c == WRITE && app rdy && app wdf rdy) || (state c == READ && app rdy));
5
      assign app wdf wren = (state c == WRITE && app rdy && app wdf rdy);//状态机在写状态且写入数据有效时拉高;
       assign app wdf end = app wdf wren;//由于DDR3芯片时钟和用户时钟的频率4:1, 突发长度为8, 故两个信号相同;
      assign app cmd = (state c == READ) ? 3'd1 : 3'd0; //处于读的时候命令值为1, 其他时候命令值为0;
8
      assign wfifo rd en = app wdf wren;//写FIF0读使能信号,读出数据与读使能对齐。
9
      assign app wdf data = wfifo rdata; //将写FIFO读出的数据传输给MIG IP的写数据;
10
      assign rfifo wr en = app rd data valid;//将MIG IP输出数据有效指示信号作为读FIF0的写使能信号;
11
       assign rfifo wdata = app rd data; //将从MIG IP读出的数据作为读FIF0的写数据;
```

之所以使用组合逻辑,是因为app_en和app_wdf_en等信号均需要应答,如果使用时序逻辑,数据会延迟一个时钟周期,且整体逻辑(包含计数器)会麻烦很多。

下面是状态机的跳转,与状态转换图对应。

```
1
        //状态机次态到现态的跳转;
 2
        always@(posedge ui clk or negedge rst n)begin
            if(!rst n)begin//初始为空闲状态;
 3
 4
                state c <= IDLE;</pre>
 5
            end
 6
            else begin
 7
                state c <= state n;</pre>
 8
            end
 9
        end
10
11
        //状态机次态的跳转;
12
```

```
__
       always@(*)begin
13
           case(state c)
14
              IDLE : begin
15
                  if(init calib complete)begin//如果DDR3初始化完成,跳转到DDR3初始化完成状态;
16
                      state n = DONE;
17
                  end
18
                  else begin
19
                      state n = state c;
20
                  end
21
              end
22
              DONE: begin//如果写FIF0中数据多于一次写突发的长度且写FIF0不处于复位状态时,跳转到写状态;
23
                  if((wfifo rdata count >= app wr bust len - 2) && (~wfifo rd rst busy))begin
24
                      state n = WRITE;
25
                  end//如果读FIF0中的数据少于一次读突发的长度且读FIF0不处于复位状态时,开始读出数据;
26
                  else if((rfifo wdata count <= app rd bust len - 2) && ddr3 read valid && (~rfifo wr rst busy))begin
27
                      state n = READ;
28
                  end
29
                  else begin
30
                      state n = state c;
31
                  end
32
              end
33
              WRITE : begin
34
                  if(end_bust_cnt || wfifo_wr_rst)begin//写入指定个数的数据回到完成状态或者写复位信号有效;
35
                      state n = DONE;
36
                  end
37
                  else begin
38
                      state n = state c;
39
                  end
40
              end
41
              READ : begin
42
                  if(end bust cnt || rfifo rd rst)begin//读出指定个数的数据回到完成状态或者读复位信号有效;
43
                      state n = DONE;
44
                  end
45
                  else begin
46
                      state_n = state_c;
47
                  end
48
              end
49
              default:begin
50
                  state n = IDLE;
51
              end
52
```

E 2

```
endcase end
```

下面是一个突发计数器,当状态机在读状态或者写状态,发出对应的指令信号时加1,当计数到指定突发长度时清零。由于读、写突发的长度可能不同,所以需要一个信号来记录本 次计数器的最大值。

```
//突发读写个数计数器bust cnt,用于记录突发读写的数据个数;
 1
 2
       always@(posedge ui clk)begin
 3
           if(rst n==1'b0)begin//初始值为0;
 4
               bust cnt <= 0;</pre>
 5
           end
 6
           else if(state c == DONE)begin//状态机位于初始化完成状态时清零;
 7
               bust cnt <= 0;</pre>
 8
           end
 9
           else if(add bust cnt)begin
10
              if(end bust cnt)
                  bust cnt <= 0;</pre>
11
12
               else
13
                  bust_cnt <= bust_cnt + 1;</pre>
14
           end
15
       end
16
17
       //状态机在写状态MIG空闲且写有效且写FIF0中有数据,或者状态机在读状态MIG空闲且读FIF0未满时加1,其余时间为低电平;
       assign add_bust_cnt = ((state_c == WRITE && app_rdy && app_wdf_rdy) || (state_c == READ && app_rdy));
18
19
       assign end_bust_cnt = add_bust_cnt && bust_cnt == bust_cnt_num;//读写的突发长度可能不同,所以需要根据状态机的状态判断读写状态最大值;
20
21
       //用于存储突发的最大长度;
22
       always@(posedge ui clk)begin
23
           if(state c == READ)begin//如果状态机位于读状态,则计数器的最大值对应读突发的长度;
24
               bust_cnt_num <= app_rd_bust_len - 1;</pre>
25
           end
26
           else begin//否则为写突发的长度;
27
               bust_cnt_num <= app_wr_bust_len - 1;</pre>
28
           end
29
       end
```

然后就是DDR3读、写地址的控制了,由于读写操作可能穿插进行,比如一次读突发完成,然后进行写突发,所以需要两个计数器来对地址进行计数。

开始时为初始地址,当复位信号有效时回到初始地址,状态机在写状态,写到设置的最大地址时回到初始地址,否则每次写入数据后地址加8,MIG IP一次会向DDR3中8个地址写入数据(DDR3的8倍预取)。

```
1
       // 生成MIG IP的写地址, 初始值为写入数据的最小地址。
 2
       always@(posedge ui clk)begin
 3
           if(rst n==1'b0)begin//初始值为0;
 4
               app addr wr <= app addr wr min;
 5
           end
 6
           else if(wfifo wr rst)begin//复位时地址回到最小值;
 7
               app addr wr <= app addr wr min;
 8
           end
 9
           //当计数器加以条件有效且状态机处于写状态时,如果写入地址达到最大,则进行复位操作,否则加8:
10
           else if(add bust cnt && (state c == WRITE))begin
11
              if(app addr wr >= app addr wr max - 8)
12
                   app addr wr <= app addr wr min;
13
               else//否则,每次地址加8,因为DDR3每次突发会写入8次数据;
14
                  app addr wr <= app addr wr + 8;
15
           end
16
       end
17
18
       //生成MIG IP的读地址,初始值为读出数据的最小地址。
19
       always@(posedge ui clk)begin
20
           if(rst n==1'b0)begin//初始值为0;
               app_addr_rd <= app_addr_rd_min;</pre>
21
22
           end
23
           else if(rfifo rd rst)begin//复位时地址回到最小值;
24
               app addr rd <= app addr rd min;
25
           end
26
           else if(add bust cnt && (state c == READ))begin
27
              if(app_addr_rd >= app_addr_rd_max - 8)begin
28
                  app addr rd <= app addr rd min;
29
               end
30
               else
```

```
31 | app_addr_rd <= app_addr_rd + 8;
32 | end
33 | end</pre>
```

下面这段代码根据是否启用乒乓操作,综合出不同的电路,如果使用乒乓操作,那么需要使用一个读写页的控制信号,让读、写操作在不同的地址进行,始终读取完整数据的地址段。

```
1
       //根据是否使用乒乓功能,综合成不同的电路;
 2
       generate
 3
           if(PINGPANG EN)begin//如果使能乒乓操作,地址信号将执行下列信号;
 4
               reg waddr page;
 5
               reg raddr page;
 6
               //相当于把bank地址进行调整,使得读写的地址空间不再同一个范围;
 7
               always@(posedge ui clk)begin
 8
                   if(rst n==1'b0)begin
 9
                       waddr page <= 1'b1;</pre>
                       raddr page <= 1'b0;</pre>
10
11
                   end
12
                   else if(add_bust_cnt)begin
                       if((state_c == WRITE) && (app_addr_wr >= app_addr_wr_max - 8))
13
14
                           waddr page <= ~waddr page;</pre>
15
                       else if((state_c == READ) && (app_addr_rd >= app_addr_rd_max - 8))
16
                           raddr page <= ~waddr page;</pre>
17
                   end
18
               end
19
               //将数据读写地址赋给ddr地址
20
               always @(*) begin
21
                   if(state c == READ)
22
                       app addr <= {2'b0, raddr page, app addr rd[25:0]};</pre>
23
                   else
24
                       app addr <= {2'b0, waddr page, app addr wr[25:0]};
25
               end
26
           end
27
           else begin//如果没有使能乒乓操作,则综合以下代码;
28
               //将数据读写地址赋给ddr地址
29
               always @(*) begin
```

当一段地址的数据被写入完后,将地址的某一位翻转,之后写入的数据就在另一段地址中,读数据始终从写入完整数据的地址段读取数据,保证输出数据流的完整,不会出现正在 更新的数据。

上电初始化之后,当规定的起止地址之间全部写入一次数据后,将该信号拉高,之后从该段地址中读取数据进行输出。

```
1
      //生成读使能信号,最开始的时候DDR3中并没有数据,必须向DDR3中写入数据后才能从DDR3中读取数据:
2
      always@(posedge ui clk)begin
3
         if(rst n==1'b0)begin//初始值为0;
4
            ddr3 read valid <= 1'b0;
5
         end//当状态机位于写状态写入一帧数据之后拉高,之后保持高电平不变。
6
         else if(app addr wr >= app addr wr max - 8)begin
7
            ddr3 read valid <= 1'b1;
8
         end
9
      end
```

下面这段代码就是为复位服务的,复位分为写侧和读侧的复位,复位来自读写时钟域,与MIG IP的ui_clk为异步信号,首先需要通过两个触发器同步。

对于写需要在写入数据前对写FIFO进行复位,所以检测其上升沿,然后将复位信号持续多个时钟周期(xilinx的FIFO复位需要多个时钟周期),对写FIFO复位。

```
1
     //后面考虑复位信号的处理,复位的时候应该对FIF0和写地址一起复位,复位FIF0需要复位信号持续多个时钟周期;
2
     //因此需要计数器,由于读写的复位是独立的,可能同时到达,因此计数器不能共用。
3
     //写复位到达时,如果状态机位于写数据状态,应该回到初始状态,等待清零完成后再进行跳转。
4
     //同步两个FIF0复位信号,并且检测上升沿,用于清零读写DDR的地址,由于状态机跳转会检测FIF0是否位于复位状态。
5
     always@(posedge ui clk)begin
6
        wr rst r <= {wr rst r[0], wr rst};//同步复位脉冲信号;
7
        rd rst r <= {rd rst r[0], rd rst};//同步复位脉冲信号;
8
     end
q
```

```
10
       //生成写复位信号,由于需要对写FIFO进行复位,所以复位信号必须持续多个时钟周期;
11
       always@(posedge ui clk)begin
12
          if(rst n==1'b0)begin//初始值为0;
13
              wfifo wr rst <= 1'b0;
14
          end
15
          else if(wr rst r[0] && (~wr rst r[1]))begin//检测wfifo wr rst上升沿拉高复位信号;
16
              wfifo wr rst <= 1'b1;
17
          end//当写复位计数器全为高电平时拉低,目前是持续32个时钟周期,如果不够,修改wrst cnt位宽即可。
18
          else if(&wr rst cnt)begin
19
              wfifo wr rst <= 1'b0;
20
          end
21
       end
22
23
       //写复位计数器,初始值为0,之后一直对写复位信号持续的时钟个数进行计数;
24
       always@(posedge ui clk)begin
25
          if(rst n==1'b0)begin//初始值为0;
26
              wr rst cnt <= 0;
27
          end
28
          else if(wfifo wr rst)begin
29
              wr_rst_cnt <= wr_rst cnt + 1;</pre>
30
          end
```

而对于读复位,一般是在读取一帧或者读完起止地址之间的数据后,对读FIFO进行复位,清除FIFO中的残留数据,从DDR3起始地址读取数据进行数据,防止上一帧数据的错误影响下一帧数据,与写复位原理一致。

```
//写复位信号,初始值为0,当读FIF0读复位上升沿到达时有效,当计数器计数结束时清零;
 1
 2
       always@(posedge ui_clk)begin
 3
           if(rst n==1'b0)begin//初始值为0;
 4
              rfifo_rd_rst <= 1'b0;
 5
           end
 6
           else if(rd_rst_r[0] && (~rd_rst_r[1]))begin
 7
               rfifo_rd_rst <= 1'b1;
 8
           end
 9
           else if(&rd rst cnt)begin
10
              rfifo_rd_rst <= 1'b0;
```

```
11
           end
12
       end
13
14
       //读复位计数器,初始值为0,当读复位有效时进行计数;
15
       always@(posedge ui clk)begin
16
           if(rst n==1'b0)begin//初始值为0;
17
               rd rst cnt <= 0;
18
           end
19
           else if(rfifo rd rst)begin
20
               rd rst cnt <= rd rst cnt + 1;
21
           end
22
       end
```

通过上述代码可知,读写DDR3数据的起、止地址,突发长度与ui_clk也是异步信号,但是并没有做异步处理。这是因为这些信号在使用时,可能很长时间(至少一帧数据的传输时间不变)不变,甚至可能是常数,所以没必要做异步处理。

整个模块的代码设计就完成了, 比较简单, 后面进行仿真和上板测试。

3、读、写FIFO

需要配置读、写FIFO IP,两个FIFO的读写数据信号位宽会有点区别,所以需要使用两个IP。当然可以使用一个IP,然后通过代码实现位宽的转变,这样代码会多一点,本文不采用。

对于写FIFO,一般输入数据的位宽为16位,输出数据作为MIG IP写数据,位宽为128位,输出采用超前模式,并且需要输出FIFO中的数据个数以及复位状态指示信号,相关配置如下图所示。

选择异步FIFO, 如下图所示。




图3 异步FIFO配置

如下图所示,选择First Word Fall Through模式,在该模式下FIFO的读数据与读使能信号对齐。当读写控制模块需要数据时,就能立即得到数据,数据不会被延迟。

该FIFO输入数据位宽设置为16位,因为很多图像数据或者AD数据均为16位,当然后面也可以根据实际情况修改,不影响。

深度这里测试使用的1024,之后设置输出数据的位宽,因为MIG写数据的位宽为128位,因此设置为128,之后就会得到输出数据的深度。

因为读写数据的位宽不同,所以这个FIFO能够存储的数据个数对于读写数据来说也是不一样的。但是要保证输入数据位宽输入深度等于输出数据位宽输出深度。

另外注意FIFO工作在这种模式下其实就是输出数据线上提前输出了一个数据,当读使能有效后,下个时钟输出下一个数据。所以输出深度为128的FIFO实际能够存储129个数据。




图4 配置输入输出数据位宽

注意复位信号的设置,采用高电平复位,并且将复位状态的指示信号输出,当FIFO不处于复位状态才对FIFO进行读、写操作。 通过下图设置,将指示FIFO中有多少个数据的信号输出,由于采用异步时钟信号,所以读、写时钟域都要输出一个信号。




图5 输出FIFO中数据个数

写FIFO的相关设置就完成了,之后生成读FIFO,读FIFO与写FIFO只有读写数据位宽的设置不同,其余均一致。

由于MIG需要把从DDR3中读出的数据写入到读FIFO中,所以读FIFO写侧的数据位宽为128位。用户通过拉高读使能信号从读FIFO中获取数据,所以读FIFO读侧的数据位宽为16位。




图6 读FIFO数据位宽设置

要特别注意上图中读FIFO的实际深度为1016,后面要考,在这里栽了一次。。。

关于读、写FIFO IP的相关配置就完成了,主要关注数据的流向,就能清除的理解各个细节了。

4、顶层模块

顶层模块需要把MIG IP与ddr3读写控制模块和读、写FIFO相应接口连起来,并且把用户接口和DDR3芯片接口引出,对应的顶层模块RTL视图如下所示。 注意读、写FIFO的复位信号宽度必须大于一个ui clk的宽度,且FIFO不处于复位状态才能写入或者读出数据。




图7 顶层模块的RTL视图

顶层模块参考代码如下所示:

```
//例化写FIFO IP:
 1
 2
        wrfifo u wrfifo (
 3
                            ( wfifo_wr_rst
            .rst
                                                 ),//input wire rst;
            .wr clk
                            ( wfifo wclk
                                                 ),//input wire wr clk;
 4
 5
                                                 ),//input wire rd_clk;
            .rd clk
                            ( ui_clk
 6
            .din
                            ( wfifo wdata
                                                 ),//input wire [15 : 0] din;
 7
            .wr_en
                                                 ),//input wire wr_en;
                            ( wfifo wren
 8
                            ( wfifo_rd_en
            .rd_en
                                                 ),//input wire rd_en;
 9
                            ( wfifo rdata
            .dout
                                                 ),//output wire [127 : 0] dout;
                            ( wfifo_full
                                                 ),//output wire full;
10
            .full
11
            .empty
                             ( wfifo_empty
                                                 ),//output wire empty;
12
            .rd_data_count ( wfifo_rcount
                                                 ),//output wire [6 : 0] rd_data_count;
13
            .wr_data_count ( wfifo_wcount
                                                 ),//output wire [9 : 0] wr_data_count;
14
                            ( wfifo_wrst_busy
            .wr_rst_busy
                                                 ),//output wire wr_rst_busy;
```

```
15
                           ( wfifo rd rst busy ) //output wire rd rst busy;
            .rd rst busy
16
       );
17
18
        //
19
        rdfifo u rdfifo (
20
            .rst
                           ( rfifo rd rst
                                               ),//input wire rst;
21
            .wr clk
                           ( ui clk
                                               ),//input wire wr clk;
22
            .rd clk
                           ( rfifo rclk
                                               ),//input wire rd clk;
23
            .din
                           ( rfifo wdata
                                               ),//input wire [127 : 0] din;
24
            .wr en
                           ( rfifo wr en
                                               ),//input wire wr en;
25
            .rd en
                           ( rfifo rden
                                               ),//input wire rd en;
26
            .dout
                           ( rfifo rdata
                                               ),//output wire [15 : 0] dout;
27
            .full
                           ( rfifo full
                                               ),//output wire full;
28
            .empty
                           ( rfifo empty
                                               ),//output wire empty;
29
            .rd data count ( rfifo rcount
                                               ),//output wire [9 : 0] rd data count;
30
            .wr data count ( rfifo wcount
                                               ),//output wire [6 : 0] wr data count;
31
            .wr rst busy
                           ( rfifo wrst busy
                                               ),//output wire wr rst busy;
32
            .rd rst busy
                           ( rfifo rrst busy
                                               ) //output wire rd rst busy;
33
        );
34
35
        //例化DDR3读写控制模块;
36
        ddr3 rw #(
37
            .PINGPANG_EN
                                   ( PINGPANG EN
                                                       ),//乒乓操作是否使能;
38
            .USE ADDR W
                                   ( USE ADDR W
                                                       ),//用户需要写入数据的位宽;
39
            .USE BUST LEN W
                                   ( USE BUST LEN W
                                                       ),//用户侧读写数据突发长度的位宽;
40
            .USE DATA W
                                   ( USE DATA W
                                                       ),//用户侧读写数据的位宽;
41
            .DDR ADDR W
                                   ( DDR ADDR W
                                                       ),//MIG IP读写数据地址位宽;
42
            .DDR_DATA W
                                   ( DDR_DATA W
                                                       ) //MIG IP读写数据的位宽;
43
44
        u ddr3 rw (
45
            //MIG IP用户侧相关信号;
46
                                   ( ui clk
                                                       ),//;
            .ui clk
47
            .ui clk sync rst
                                                       ),//;
                                   ( ui_clk_sync_rst
48
            .init calib complete
                                   ( ddr3 init done
                                                       ),//;
49
                                                       ),
            .app_rdy
                                   ( app rdy
50
            .app wdf rdy
                                   ( app wdf rdy
                                                       ),
51
            .app_rd_data
                                   ( app_rd_data
                                                       ),
52
            .app_rd_data_valid
                                   ( app_rd_data_valid ),
53
            .app en
                                   ( app en
                                                       ),
54
                                                       ),
            .app_cmd
                                   ( app_cmd
55
```

```
56
                                     ( app addr
            .app addr
                                                         ),
57
                                                         ),
            .app wdf wren
                                     ( app wdf wren
58
            .app wdf end
                                     ( app wdf end
                                                         ),
59
                                                         ),
            .app wdf data
                                     ( app wdf data
60
            //用户设置接口
61
                                     ( app addr wr min
            .app addr wr min
                                                         ),
62
            .app addr wr max
                                     ( app addr wr max
                                                         ),
63
            .app wr bust len
                                     ( app wr bust len
                                                         ),
64
                                     ( app addr rd min
            .app addr rd min
                                                         ),
65
                                                         ),
            .app addr rd max
                                     ( app addr rd max
66
            .app rd bust len
                                     ( app rd bust len
                                                         ),
67
            .wr rst
                                     ( wr rst
                                                         ),
68
                                     ( rd rst
                                                         ),
            .rd rst
69
            //写FIF0读侧信号
70
            .wfifo wr rst
                                     ( wfifo wr rst
                                                         ),
71
            .wfifo empty
                                                         ),
                                     ( wfifo empty
72
            .wfifo rd rst busy
                                     ( wfifo rd rst busy ),
73
            .wfifo rd en
                                     ( wfifo rd en
                                                         ),
74
                                                         ),
            .wfifo rdata
                                     ( wfifo rdata
75
            .wfifo_rdata_count
                                     ( wfifo_rcount
                                                         ),
76
            //读FIF0写侧信号
77
                                     ( rfifo rd rst
            .rfifo rd rst
                                                         ),
78
            .rfifo full
                                     ( rfifo full
                                                         ),
79
            .rfifo wr rst busy
                                     ( rfifo wrst busy
                                                         ),
80
            .rfifo wdata count
                                                         ),
                                     ( rfifo wcount
81
                                                         ),
            .rfifo wr en
                                     ( rfifo wr en
82
            .rfifo wdata
                                     ( rfifo wdata
83
        );
84
85
        //例化MIG IP
86
        mig 7series 0 u mig 7series 0 (
87
            // Memory interface ports
88
            .ddr3 addr
                                     ( ddr3 addr
                                                         ),//output [14:0]
                                                                            ddr3 addr
89
            .ddr3 ba
                                     ( ddr3 ba
                                                         ),//output [2:0]
                                                                            ddr3 ba
90
            .ddr3_cas_n
                                     ( ddr3 cas n
                                                         ),//output
                                                                            ddr3_cas_n
91
                                                                            ddr3 ck n
            .ddr3 ck n
                                     ( ddr3 ck n
                                                         ),//output [0:0]
92
            .ddr3_ck_p
                                     ( ddr3_ck_p
                                                         ),//output [0:0]
                                                                            ddr3_ck_p
93
            .ddr3_cke
                                     ( ddr3_cke
                                                                            ddr3_cke
                                                         ),//output [0:0]
94
            .ddr3 ras n
                                     ( ddr3 ras n
                                                         ),//output
                                                                            ddr3 ras n
95
            .ddr3_reset_n
                                     ( ddr3_reset_n
                                                         ),//output
                                                                            ddr3_reset_n
96
```

```
97
                                      ( ddr3 we n
             .ddr3 we n
                                                          ),//output
                                                                             ddr3 we n
 98
             .ddr3 dq
                                      ( ddr3 dq
                                                          ),//inout [15:0]
                                                                             ddr3 dq
 99
                                                          ),//inout [1:0]
             .ddr3 dqs n
                                      ( ddr3 dqs n
                                                                             ddr3 dqs n
                                      ( ddr3 dqs p
100
             .ddr3 dqs p
                                                          ),//inout [1:0]
                                                                             ddr3 dgs p
             .init calib complete
                                      ( ddr3 init done
                                                                             init calib complete
101
                                                          ),//output
             .ddr3 cs n
                                      ( ddr3 cs n
                                                          ),//output [0:0]
                                                                             ddr3 cs n
102
103
             .ddr3 dm
                                      ( ddr3 dm
                                                          ),//output [1:0]
                                                                             ddr3 dm
104
             .ddr3 odt
                                      ( ddr3 odt
                                                          ),//output [0:0]
                                                                             ddr3 odt
             // Application interface ports
105
106
             .app addr
                                      ( app addr
                                                          ),//input [28:0]
                                                                             app addr
107
             .app cmd
                                      ( app cmd
                                                          ),//input [2:0]
                                                                             app cmd
108
                                      ( app en
                                                          ),//input
             .app en
                                                                             app en
109
             .app wdf data
                                      ( app wdf data
                                                          ),//input [127:0]
                                                                             app wdf data
110
             .app wdf end
                                      ( app wdf end
                                                          ),//input
                                                                             app wdf end
                                                          ),//input
111
             .app wdf wren
                                      ( app wdf wren
                                                                             app wdf wren
112
             .app rd data
                                      ( app rd data
                                                          ),//output [127:0] app rd data
113
             .app rd data end
                                                          ),//output
                                                                             app rd data end
                                      ( app rd data valid ),//output
114
             .app rd data valid
                                                                             app rd data valid
115
                                      ( app rdy
                                                          ),//output
             .app rdy
                                                                             app rdy
             .app_wdf_rdy
                                      ( app_wdf_rdy
                                                                             app_wdf_rdy
116
                                                          ),//output
                                      ( 0
117
             .app sr req
                                                          ),//input
                                                                             app sr req
                                      ( 0
118
             .app_ref_req
                                                          ),//input
                                                                             app_ref_req
                                      ( 0
119
             .app_zq_req
                                                          ),//input
                                                                             app_zq_req
120
             .app sr active
                                                          ),//output
                                                                             app sr active
121
             .app_ref_ack
                                                          ),//output
                                                                             app_ref_ack
122
             .app zq ack
                                                          ),//output
                                                                             app zq ack
                                                                             ui clk
123
             .ui clk
                                      ( ui clk
                                                          ),//output
124
             .ui_clk_sync_rst
                                      ( ui clk sync rst
                                                          ),//output
                                                                             ui clk sync rst
125
             .app wdf mask
                                      ( 16'd0
                                                          ),//input [15:0]
                                                                             app wdf mask
126
             // System Clock Ports
127
             .sys clk i
                                      ( sys clk i
                                                          ),//系统输入200MHz时钟作为MIG参考和工作时钟;
             .sys_rst
                                      (rst n
                                                          ) //input sys rst
         );
```

由于该模块的仿真需要DDR3芯片的仿真模型,想要模拟DDR3芯片工作模式对于我们来说还是十分困难的。但是前文对MIG IP仿真时,官方提供了DDR3的仿真模型,可以从该工程中获取仿真模型,添加到本工程,然后仿真。

打开前文生成的官方测试例程的imports文件夹,如下图所示,将ddr3_model.sv和ddr3_model_parameters.vh文件复制,然后加入自己工程中。

ddr3 model.sv就是官方使用System Verilog编写的DDR3仿真模型,而ddr3 model parameters.vh存放的是ddr3 model.sv需要的一些parameter常量。




图8 从官方工程提取仿真模型

加入工程后,如下图所示。




图9 仿真文件

仿真的测试文件很简单,先向DDR3中0~4095地址空间写入数据,每次突发写入512个数据。之后在把写入的数据依次读出,对应的TestBench代码如下所示:

```
`timescale 1ns/1ns
   module ddr3 top tb;
 3
       localparam
                      DDR3 CYCLE
                                     = 5
                                                    ;//DDR3时钟周期;
 4
       localparam
                      WFIFO CYCLE
                                     = 8
                                                    ;//写FIF0的写时钟周期;
 5
       localparam
                      RFIFO CYCLE
                                     = 20
                                                    ;//读FIF0读时钟周期;
       localparam
                      RST TIME
                                     = 10
                                                    ;//系统复位持续时间,默认10个系统时钟周期;
 7
       localparam
                      STOP TIME
                                         1000
                                                    ;//仿真运行时间,复位完成后运行1000个系统时钟后停止;
 8
 9
                                         sys clk i
       req
10
                                         rst n
       req
11
       reg
                                         wr rst
12
                                         rd rst
       req
13
                                         wrfifo clk ;
       req
                                         wfifo wren ;
14
       req
15
                                         wfifo wdata ;
               [15 : 0]
       req
16
                                         rdfifo clk ;
       reg
17
                                         rfifo rden ;
       reg
18
19
       wire [14 : 0]
                                         ddr3 addr
20
       wire [2 : 0]
                                         ddr3 ba
21
       wire
                                         ddr3 ras n ;
22
                                         ddr3 cas n ;
       wire
23
                                         ddr3_we_n
       wire
24
       wire
                                         ddr3 reset n;
25
                                         ddr3 ck p
       wire
26
       wire
                                         ddr3 ck n ;
27
       wire
                                         ddr3 cke
28
       wire
                                         ddr3_cs_n
29
       wire [1 : 0]
                                         ddr3_dm
30
       wire
                                         ddr3 odt
31
       wire [9:0]
                                         wfifo_wcount;
32
       wire
                                         wfifo full ;
33
                                         wfifo wrst busy;
       wire
34
       wire [15:0]
                                         rfifo_rdata;
35
                                         rfifo rcount;
       wire [9:0]
36
       wire
                                         rfifo empty;
37
```

```
rfifo rrst busy;
       wire
38
                                          ddr3 init done ;
       wire
39
       wire [15 : 0]
                                          ddr3_dq ;
40
       wire [1:0]
                                          ddr3 dqs n ;
41
       wire [1:0]
                                          ddr3_dqs_p ;
42
43
       //生成DDR3参考时钟信号200MHz。
44
       initial begin
45
           sys clk i = 0;
46
           forever #(DDR3_CYCLE/2) sys_clk_i = ~sys_clk_i;
47
       end
48
49
       //生成写FIF0写时钟信号;
50
       initial begin
51
           wrfifo clk = 0;
52
           forever #(WFIFO CYCLE/2) wrfifo clk = ~wrfifo clk;
53
       end
54
55
       //生成读FIF0读时钟信号;
56
       initial begin
57
           rdfifo clk = 0;
58
           forever #(RFIFO_CYCLE/2) rdfifo_clk = ~rdfifo_clk;
59
       end
60
61
       initial begin
62
           rst n = 1'b0;
63
           wfifo_wren = 1'b0;
64
           wfifo_wdata = 16'd0;
65
           rfifo rden = 1'b0;
66
           wr_rst = 1'b0;
67
           rd rst = 1'b0;
68
           #201;
69
           rst n = 1'b1;
70
           @(posedge ddr3 init done);
71
           wr_rst = 1'b1;
72
           repeat(4)@(posedge wrfifo clk);
73
           wr_rst = 1'b0;
74
           repeat(50)@(posedge wrfifo_clk);
75
           repeat(4)begin
76
               wr_data(16'd100,16'd1024);
77
72
```

```
, ,
                 #2000;
 79
             end
 80
             rd rst = 1'b1;
 81
             repeat(4)@(posedge rdfifo clk);
 82
             rd rst = 1'b0;
 83
             repeat(50)@(posedge rdfifo clk);
 84
             repeat(4)begin
 85
                 rd_data(16'd1024);
 86
                 #2000;
 87
             end
 88
             #1000;
 89
             $stop;
 90
         end
 91
 92
         task wr_data;
 93
             input [15:0] data begin;
 94
             input [15:0] wr data cnt;
 95
             begin
 96
                 wfifo wren <= 1'b0;
 97
                 wfifo_wdata <= data_begin;</pre>
 98
                 @(posedge wrfifo clk);
 99
                 wfifo_wren <= 1'b1;</pre>
100
                 repeat(wr_data_cnt)begin
101
                     @(posedge wrfifo clk);
102
                     wfifo_wdata <= wfifo_wdata + 1'b1;</pre>
103
                 end
104
                 wfifo wren <= 1'b0;
105
             end
106
         endtask
107
108
         task rd data;
109
             input [15:0] rd_data_cnt;
110
             begin
111
                 rfifo rden <= 1'b0;
112
                 @(posedge rdfifo_clk);
113
                 rfifo_rden <= 1'b1;
114
                 repeat(rd_data_cnt)begin
115
                     @(posedge rdfifo_clk);
116
                 end
117
                 rfifo_rden <= 1'b0;
118
110
```

```
TTA
             end
120
         endtask
121
122
         //例化DDR3顶层模块;
123
         ddr3 top #(
124
             .PINGPANG EN
                             ( 1'b0 ),
125
                             ( 29
             .USE ADDR W
                                   ),
126
             .USE BUST LEN W ( 7
                                    ),
127
             .USE DATA W
                             ( 16
                                   ),
128
                             ( 29
                                    ),
             .DDR ADDR W
129
             .DDR DATA W
                             (128)
130
131
         u ddr3 top (
132
             .sys clk i
                                 ( sys clk i
                                                     ),
133
             .rst_n
                                 ( rst n
                                                     ),
134
             .app addr wr min
                                 ( 0
                                                     ),
135
             .app addr wr max
                                 ( 4096
                                                     ),
136
             .app_wr_bust_len
                                                     ),
                                 (64
137
             .app addr rd min
                                 ( 0
                                                     ),
138
             .app_addr_rd_max
                                 ( 4096
                                                     ),
139
             .app rd bust len
                                                     ),
                                 (64
140
             .wr_rst
                                 ( wr_rst
                                                     ),
141
                                                     ),
             .rd_rst
                                 ( rd_rst
142
             //写FIFO相关信号
143
                                 ( wrfifo clk
                                                    ),
             .wfifo_wclk
144
                                 ( wfifo wren
                                                     ),
             .wfifo wren
145
             .wfifo wdata
                                 ( wfifo_wdata
                                                    ),
146
             .wfifo_wcount
                                 ( wfifo_wcount
                                                    ),
147
             .wfifo full
                                 ( wfifo full
                                                    ),
148
             .wfifo_wrst_busy
                                 ( wfifo_wrst_busy
                                                    ),
149
             //读FIF0相关信号
150
             .rfifo_rclk
                                 ( rdfifo_clk
                                                    ),
151
             .rfifo rden
                                 ( rfifo_rden
                                                    ),
152
             .rfifo rdata
                                 ( rfifo rdata
                                                    ),
153
             .rfifo_rcount
                                 ( rfifo_rcount
                                                    ),
154
             .rfifo empty
                                 ( rfifo empty
                                                    ),
155
                                 ( rfifo_rrst_busy
             .rfifo_rrst_busy
                                                    ),
156
             //DDR3端口
157
             .ddr3 addr
                                 ( ddr3 addr
                                                    ),
158
                                                    ),
             .ddr3_ba
                                 ( ddr3_ba
159
```

```
T00
             .ddr3 ras n
                                 ( ddr3 ras n
                                                    ),
161
             .ddr3 cas n
                                                    ),
                                 ( ddr3 cas n
162
             .ddr3 we n
                                 ( ddr3_we_n
                                                    ),
163
             .ddr3 reset n
                                                    ),
                                 ( ddr3 reset n
164
             .ddr3 ck p
                                 ( ddr3 ck p
                                                    ),
165
             .ddr3 ck n
                                 ( ddr3 ck n
                                                    ),
166
             .ddr3 cke
                                                    ),
                                 ( ddr3 cke
167
             .ddr3_cs_n
                                 ( ddr3_cs_n
                                                    ),
168
             .ddr3 dm
                                 ( ddr3 dm
                                                    ),
169
             .ddr3_odt
                                 ( ddr3 odt
                                                    ),
170
             .ddr3 init done
                                 ( ddr3 init done
                                                    ),
171
             .ddr3 dq
                                 ( ddr3 dq
                                                    ),
172
             .ddr3_dqs_n
                                 ( ddr3_dqs_n
                                                    ),
173
             .ddr3 dqs p
                                 ( ddr3 dqs p
174
         );
175
176
         //例化DDR3仿真模型;
177
         ddr3 model u ddr3 model (
178
             .rst n ( ddr3 reset n ),
179
             .ck
                      ( ddr3_ck_p
                                    ),
180
             .ck n
                      ( ddr3 ck n
                                    ),
181
             .cke
                      ( ddr3 cke
                                    ),
182
             .cs_n
                      ( ddr3_cs_n
                                    ),
183
             .ras n
                      ( ddr3 ras n
                                    ),
184
             .cas_n
                      ( ddr3_cas_n
                                    ),
185
                                    ),
             .we n
                      ( ddr3 we n
186
             .dm_tdqs ( ddr3_dm
                                    ),
187
                      ( ddr3_ba
                                    ),
             .ba
188
             .addr
                      ( ddr3 addr
                                    ),
189
             .dq
                      ( ddr3_dq
                                    ),
190
             .dqs
                      ( ddr3 dqs p
                                    ),
191
             .dqs_n
                      ( ddr3_dqs_n
                                    ),
192
             .tdqs n
                                    ),
193
             .odt
                      ( ddr3 odt
                                    )
         );
```

endmodule

~

然后直接仿真即可,只不过DDR3因为需要初始化,且初始化流程比较复杂,所以需要等待较长时间。仿真结果如下所示。




图10 仿真结果

如下图所示,TestBench设置一次读、写突发的长度对于MIG IP的128位数据来说是64,当写FIFO中的数据大于等于64-2时,从写FIFO中读出数据存入DDR3中,如下图所示。



图11 读出写FIFO中的数据

由于内部设置,只有当DDR3的起止地址之间全部被写入一次数据之后,如果读FIFO中的数据少于一次突发读传输的数据(此处为64个128位数据),且读FIFO不处于复位状态,则从DDR3中读取数据存入读FIFO中,如下图所示。




图12 从DDR3读取数据存入FIFO

之后用户就可以通过拉高读FIFO的读使能信号,从读FIFO中读出数据了,如下图所示。




图13 用户读取数据

上图表示读出的数据是从100开始累加的,下图是用户写入DDR3中的数据,也是从100开始累加的,所以写入和读出的开始数据正确。




图14 用户写入的数据

第一帧写入的结束数据位1123,如下图所示。




图15 写入数据

第一帧读出的数据如下图所示,也是1123,读写数据一致,证明整个写入和读出的控制逻辑没有问题。




图16 读出数据

最后要注意一下xilinx的FIFO仿真,发现这个FIFO必须在复位之后才能进行读、写,不然无法写入数据。

以写FIFO举例,如下图所示,仿真开始后,写侧和读侧的复位指示信号一直位高电平,表示FIFO处于复位状态。此时将FIFO的复位信号拉高一段时间,之后将复位信号拉低,过 一段时间后,写侧和读侧的复位指示信号才会拉低,此时才能向FIFO中写入数据,否则无法写入数据。




图17 FIFO复位信号

注意上图中复位信号拉低之后,满指示信号也会持续一段时间才会无效,但是持续的时间并没有复位指示信号长,所以依旧可以根据复位指示信号来判断复位是否结束。

这种现象只存在于仿真,实际上板时经过实测,即使不复位FIFO,也能写入数据,并且读出正确数据,可能这是Xilinx为了让我们养成复位的习惯在仿真时添加的限制吧,哈哈。

对于该模块的仿真就结束了,不在对状态机的跳转进行分析,因为逻辑比较简单。另外乒乓操作也没仿真,如果觉得有必要可以自己写TestBench进行仿真,乒乓操作就是地址的 切换,其余逻辑均一致,所以不会出现问题,后续直接使用即可。

本工程不用于上板,只是进行仿真,后续使用该模块存储数据时,在上板观察使用结果。

如果需要本次工程,在公众号后台回复"MIG IP封装成FIFO"(不包括引号)即可。

如果对文章内容理解有疑惑或者对代码不理解,可以在评论区或者后台留言,看到后均会回复!

如果本文对您有帮助,还请多多点赞命、评论□和收藏☆!您的支持是我更新的最大动力!将持续更新工程!