

将Xilinx DDR3 MIG IP核的APP接口封装成FIFO接口（含源码）

基于FPGA的DDR相关知识导航界面，[点击查看](#)。

1、概括

前文完成了xilinx DDR3 MIG IP的仿真和上板测试，对MIG IP的读、写需要去通过使能信号和应答信号进行握手。这对于图像处理、AD采集等大量数据的存储不太方便，常见的使用方式是吧MIG IP的用户接口封装成FIFO的接口。

如下图所示，如果要存储大量数据，只需要在开始时指定存储数据的起始地址和终止地址，并且确定每次写入数据的个数，即可向wr_fifo中写入数据。当wr_fifo中的数据个数大于一次突发写入长度时，ddr3_rw模块读取wr_fifo中的数据，以MIG用户接口写入数据的格式，将数据写到DDR3中。

对于读数据也是同样的道理，需要确定起始读数据的起止地址和每次突发读数据的长度。当ddr3_rw检测到rd_fifo中的数据少于一次突发传输的数据时，通过MIG从DDR3中读出一次突发长度的数据到rd_fifo中。用户只需要通过拉高rd_fifo的读使能信号，即可获取数据。




图1 ddr3封装示意图

上述两个fifo主要是存储读写的数据，同时处理数据跨时钟域的问题。读写端口均支持复位功能，当复位有效时，会将各自fifo复位，并且把ddr3_rw中相应的地址复位。

2、ddr3_rw设计

该模块主要负责将写FIFO中的数据写入DDR3中，从DDR3中指定地址读出数据存储到读FIFO中，处理复位相关问题。

在实际使用的过程中，比如图像传输，可能导致读写的地址范围出现在DDR3的同一段地址区域，整张画面造成上半部分界面已经刷新，下半部分还没刷新的尴尬局面，这种现象在后文验证模块的时候会有体现。所以本模块增加一个乒乓模式，该模式将DDR3的读、写放在两段不同的地址，读取的数据始终是更新完成的数据，就不会出现上述现象。

本模块以状态机作为主体，下图为状态转换图（由于文字较多，所以看起来不咋清晰）。




图2 状态转换图

end_bust_cnt表示一次突发读或写完成, rfifo_rd_rst表示读FIFO复位, wfifo_wr_rst表示写FIFO复位, rfifo_wdata_count表示读FIFO以写侧数据位宽和时钟查看的数据个数, app_rd_bust_len表示一次读突发传输的数据个数, rfifo_wr_rst_busy高电平表示读FIFO处于复位状态, 写FIFO对应的信号含义一致。

读侧多一个信号ddr3_read_valid，思考一个问题，当读FIFO中数据不足一次突发传输时，就会从DDR3中读取数据，最开始读FIFO中没有数据，那么会立即从DDR3中读取数据，但是刚上电时DDR3中也没有有效的数据，所以此时不能从DDR3中读取数据。

本设计增加了一个ddr3_read_valid信号，当对DDR3起、止地址之间的空间全部写入数据后，将ddr3_read_valid拉高，此时才能从DDR3中读取数据填充到读FIFO中，以保证数据的正确性。

app_rd_bust_len减2是因为FIFO使用的超前模式，FIFO会在输出总线上输出一个数据，当读使能有效时，对应的数据就是有效的，读数据与读使能对齐，由于MIG IP的写需要应答，所以FIFO使用此模式会方便很多。

设计思路比较简单，下面依次解析下代码，如下所示，MIG IP输出的复位信号是高电平有效的，将其取反作为复位。MIG IP的命令使能和数据使能信号都需要应答，所以将应答信号均为高电平时才拉高对应的使能信号，确保命令和数据个数保持一致。

```
1    assign rst_n = ~ui_clk_sync_rst;//将MIG IP输出的复位信号取反作为复位信号；
2
3    //状态机在写状态MIG空闲且写有效，或者状态机在读状态MIG空闲时加1，其余时间为低电平；
4    assign app_en = ((state_c == WRITE && app_rdy && app_wdf_rdy) || (state_c == READ && app_rdy));
5    assign app_wdf_wren = (state_c == WRITE && app_rdy && app_wdf_rdy);//状态机在写状态且写入数据有效时拉高；
6    assign app_wdf_end = app_wdf_wren;//由于DDR3芯片时钟和用户时钟的频率4:1，突发长度为8，故两个信号相同；
7    assign app_cmd = (state_c == READ) ? 3'd1 : 3'd0;//处于读的时候命令值为1，其他时候命令值为0；
8    assign wfifo_rd_en = app_wdf_wren;//写FIFO读使能信号，读出数据与读使能对齐。
9    assign app_wdf_data = wfifo_rdata;//将写FIFO读出的数据传输给MIG IP的写数据；
10   assign rfifo_wr_en = app_rd_data_valid;//将MIG IP输出数据有效指示信号作为读FIFO的写使能信号；
11   assign rfifo_wdata = app_rd_data;//将从MIG IP读出的数据作为读FIFO的写数据；
```

之所以使用组合逻辑，是因为app_en和app_wdf_en等信号均需要应答，如果使用时序逻辑，数据会延迟一个时钟周期，且整体逻辑（包含计数器）会麻烦很多。

下面是状态机的跳转，与状态转换图对应。

```
1    //状态机次态到现态的跳转；
2    always@(posedge ui_clk or negedge rst_n)begin
3        if(!rst_n)begin//初始为空闲状态；
4            state_c <= IDLE;
5        end
6        else begin
7            state_c <= state_n;
8        end
9    end
10
11   //状态机次态的跳转；
12
```

```

12 always@(*)begin
13     case(state_c)
14         IDLE : begin
15             if(init_calib_complete)begin//如果DDR3初始化完成，跳转到DDR3初始化完成状态；
16                 state_n = DONE;
17             end
18             else begin
19                 state_n = state_c;
20             end
21         end
22     DONE : begin//如果写FIFO中数据多于一次写突发的长度且写FIFO不处于复位状态时，跳转到写状态；
23         if((wfifo_rdata_count >= app_wr_bust_len - 2) && (~wfifo_rd_rst_busy))begin
24             state_n = WRITE;
25         end//如果读FIFO中的数据少于一次读突发的长度且读FIFO不处于复位状态时，开始读出数据；
26         else if((rfifo_wdata_count <= app_rd_bust_len - 2) && ddr3_read_valid && (~rfifo_wr_rst_busy))begin
27             state_n = READ;
28         end
29         else begin
30             state_n = state_c;
31         end
32     end
33     WRITE : begin
34         if(end_bust_cnt || wfifo_wr_rst)begin//写入指定个数的数据回到完成状态或者写复位信号有效；
35             state_n = DONE;
36         end
37         else begin
38             state_n = state_c;
39         end
40     end
41     READ : begin
42         if(end_bust_cnt || rfifo_rd_rst)begin//读出指定个数的数据回到完成状态或者读复位信号有效；
43             state_n = DONE;
44         end
45         else begin
46             state_n = state_c;
47         end
48     end
49     default:begin
50         state_n = IDLE;
51     end
52 end

```

```
55 |         endcase
      end
```



下面是一个突发计数器，当状态机在读状态或者写状态，发出对应的指令信号时加1，当计数到指定突发长度时清零。由于读、写突发的长度可能不同，所以需要有一个信号来记录本次计数器的最大值。

```
1 //突发读写个数计数器bust_cnt，用于记录突发读写的数据个数；
2 always@(posedge ui_clk)begin
3     if(rst_n==1'b0)begin//初始值为0；
4         bust_cnt <= 0;
5     end
6     else if(state_c == DONE)begin//状态机位于初始化完成状态时清零；
7         bust_cnt <= 0;
8     end
9     else if(add_bust_cnt)begin
10         if(end_bust_cnt)
11             bust_cnt <= 0;
12         else
13             bust_cnt <= bust_cnt + 1;
14     end
15 end
16
17 //状态机在写状态MIG空闲且写有效且写FIFO中有数据，或者状态机在读状态MIG空闲且读FIFO未滿时加1，其余时间为低电平；
18 assign add_bust_cnt = ((state_c == WRITE && app_rdy && app_wdf_rdy) || (state_c == READ && app_rdy));
19 assign end_bust_cnt = add_bust_cnt && bust_cnt == bust_cnt_num;//读写的突发长度可能不同，所以需要根据状态机的状态判断读写状态最大值；
20
21 //用于存储突发的最大长度；
22 always@(posedge ui_clk)begin
23     if(state_c == READ)begin//如果状态机位于读状态，则计数器的最大值对应读突发的长度；
24         bust_cnt_num <= app_rd_bust_len - 1;
25     end
26     else begin//否则为写突发的长度；
27         bust_cnt_num <= app_wr_bust_len - 1;
28     end
29 end
```



然后就是DDR3读、写地址的控制了，由于读写操作可能穿插进行，比如一次读突发完成，然后进行写突发，所以需要两个计数器来对地址进行计数。

开始时为初始地址，当复位信号有效时回到初始地址，状态机在写状态，写到设置的最大地址时回到初始地址，否则每次写入数据后地址加8，MIG IP一次会向DDR3中8个地址写入数据（DDR3的8倍预取）。

```
1 //生成MIG IP的写地址，初始值为写入数据的最小地址。
2 always@(posedge ui_clk)begin
3     if(rst_n==1'b0)begin//初始值为0;
4         app_addr_wr <= app_addr_wr_min;
5     end
6     else if(wfifo_wr_rst)begin//复位时地址回到最小值;
7         app_addr_wr <= app_addr_wr_min;
8     end
9     //当计数器加以条件有效且状态机处于写状态时，如果写入地址达到最大，则进行复位操作，否则加8;
10    else if(add_bust_cnt && (state_c == WRITE))begin
11        if(app_addr_wr >= app_addr_wr_max - 8)
12            app_addr_wr <= app_addr_wr_min;
13        else//否则，每次地址加8，因为DDR3每次突发会写入8次数据;
14            app_addr_wr <= app_addr_wr + 8;
15    end
16 end
17
18 //生成MIG IP的读地址，初始值为读出数据的最小地址。
19 always@(posedge ui_clk)begin
20     if(rst_n==1'b0)begin//初始值为0;
21         app_addr_rd <= app_addr_rd_min;
22     end
23     else if(rfifo_rd_rst)begin//复位时地址回到最小值;
24         app_addr_rd <= app_addr_rd_min;
25     end
26     else if(add_bust_cnt && (state_c == READ))begin
27         if(app_addr_rd >= app_addr_rd_max - 8)begin
28             app_addr_rd <= app_addr_rd_min;
29         end
30         else
```

```

31         app_addr_rd <= app_addr_rd + 8;
32     end
33 end

```



下面这段代码根据是否启用乒乓操作，综合出不同的电路，如果使用乒乓操作，那么需要使用一个读写页的控制信号，让读、写操作在不同的地址进行，始终读取完整数据的地址段。

```

1 //根据是否使用乒乓功能，综合成不同的电路；
2 generate
3     if(PINGPANG_EN)begin//如果使能乒乓操作，地址信号将执行下列信号：
4         reg waddr_page ;
5         reg raddr_page ;
6         //相当于把bank地址进行调整，使得读写的地址空间不再同一个范围；
7         always@(posedge ui_clk)begin
8             if(rst_n==1'b0)begin
9                 waddr_page <= 1'b1;
10                raddr_page <= 1'b0;
11            end
12            else if(add_bust_cnt)begin
13                if((state_c == WRITE) && (app_addr_wr >= app_addr_wr_max - 8))
14                    waddr_page <= ~waddr_page;
15                else if((state_c == READ) && (app_addr_rd >= app_addr_rd_max - 8))
16                    raddr_page <= ~waddr_page;
17            end
18        end
19        //将数据读写地址赋给ddr地址
20        always @(*) begin
21            if(state_c == READ )
22                app_addr <= {2'b0,raddr_page,app_addr_rd[25:0]};
23            else
24                app_addr <= {2'b0,waddr_page,app_addr_wr[25:0]};
25        end
26    end
27 else begin//如果没有使能乒乓操作，则综合以下代码；
28     //将数据读写地址赋给ddr地址
29     always @(*) begin

```



```

30         if(state_c == READ )
31             app_addr <= {3'b0,app_addr_rd[25:0]};
32         else
33             app_addr <= {3'b0,app_addr_wr[25:0]};
34         end
35     end
36 endgenerate

```



当一段地址的数据被写入完后，将地址的某一位翻转，之后写入的数据就在另一段地址中，读数据始终从写入完整数据的地址段读取数据，保证输出数据流的完整，不会出现正在更新的数据。

上电初始化之后，当规定的起止地址之间全部写入一次数据后，将该信号拉高，之后从该段地址中读取数据进行输出。

```

1 //生成读使能信号，最开始的时候DDR3中并没有数据，必须向DDR3中写入数据后才能从DDR3中读取数据；
2 always@(posedge ui_clk)begin
3     if(rst_n==1'b0)begin//初始值为0；
4         ddr3_read_valid <= 1'b0;
5     end//当状态机位于写状态写入一帧数据之后拉高，之后保持高电平不变。
6     else if(app_addr_wr >= app_addr_wr_max - 8)begin
7         ddr3_read_valid <= 1'b1;
8     end
9 end

```

下面这段代码就是为复位服务的，复位分为写侧和读侧的复位，复位来自读写时钟域，与MIG IP的ui_clk为异步信号，首先需要通过两个触发器同步。

对于写需要在写入数据前对写FIFO进行复位，所以检测其上升沿，然后将复位信号持续多个时钟周期（xilinx的FIFO复位需要多个时钟周期），对写FIFO复位。

```

1 //后面考虑复位信号的处理，复位的时候应该对FIFO和写地址一起复位，复位FIFO需要复位信号持续多个时钟周期；
2 //因此需要计数器，由于读写的复位是独立的，可能同时到达，因此计数器不能共用。
3 //写复位到达时，如果状态机位于写数据状态，应该回到初始状态，等待清零完成后再进行跳转。
4 //同步两个FIFO复位信号，并且检测上升沿，用于清零读写DDR的地址，由于状态机跳转会检测FIFO是否位于复位状态。
5 always@(posedge ui_clk)begin
6     wr_rst_r <= {wr_rst_r[0],wr_rst};//同步复位脉冲信号；
7     rd_rst_r <= {rd_rst_r[0],rd_rst};//同步复位脉冲信号；
8 end
9

```

```

10 //生成写复位信号，由于需要对写FIFO进行复位，所以复位信号必须持续多个时钟周期；
11 always@(posedge ui_clk)begin
12     if(rst_n==1'b0)begin//初始值为0；
13         wfifo_wr_rst <= 1'b0;
14     end
15     else if(wr_rst_r[0] && (~wr_rst_r[1]))begin//检测wfifo_wr_rst上升沿拉高复位信号；
16         wfifo_wr_rst <= 1'b1;
17     end//当写复位计数器全为高平时拉低，目前是持续32个时钟周期，如果不够，修改wrst_cnt位宽即可。
18     else if(&wr_rst_cnt)begin
19         wfifo_wr_rst <= 1'b0;
20     end
21 end
22
23 //写复位计数器，初始值为0，之后一直对写复位信号持续的时钟个数进行计数；
24 always@(posedge ui_clk)begin
25     if(rst_n==1'b0)begin//初始值为0；
26         wr_rst_cnt <= 0;
27     end
28     else if(wfifo_wr_rst)begin
29         wr_rst_cnt <= wr_rst_cnt + 1;
30     end
end

```



而对于读复位，一般是在读取一帧或者读完起止地址之间的数据后，对读FIFO进行复位，清除FIFO中的残留数据，从DDR3起始地址读取数据进行数据，防止上一帧数据的错误影响下一帧数据，与写复位原理一致。

```

1 //写复位信号，初始值为0，当读FIFO读复位上升沿到达时有效，当计数器计数结束时清零；
2 always@(posedge ui_clk)begin
3     if(rst_n==1'b0)begin//初始值为0；
4         rfifo_rd_rst <= 1'b0;
5     end
6     else if(rd_rst_r[0] && (~rd_rst_r[1]))begin
7         rfifo_rd_rst <= 1'b1;
8     end
9     else if(&rd_rst_cnt)begin
10         rfifo_rd_rst <= 1'b0;

```

```

11         end
12     end
13
14     //读复位计数器，初始值为0，当读复位有效时进行计数；
15     always@(posedge ui_clk)begin
16         if(rst_n==1'b0)begin//初始值为0；
17             rd_rst_cnt <= 0;
18         end
19         else if(rfifo_rd_rst)begin
20             rd_rst_cnt <= rd_rst_cnt + 1;
21         end
22     end

```



通过上述代码可知，读写DDR3数据的起、止地址，突发长度与ui_clk也是异步信号，但是并没有做异步处理。这是因为这些信号在使用时，可能很长时间（至少一帧数据的传输时间不变）不变，甚至可能是常数，所以没必要做异步处理。

整个模块的代码设计就完成了，比较简单，后面进行仿真和上板测试。

3、读、写FIFO

需要配置读、写FIFO IP，两个FIFO的读写数据信号位宽会有点区别，所以需要使用两个IP。当然可以使用一个IP，然后通过代码实现位宽的转变，这样代码会多一点，本文不采用。

对于写FIFO，一般输入数据的位宽为16位，输出数据作为MIG IP写数据，位宽为128位，输出采用超前模式，并且需要输出FIFO中的数据个数以及复位状态指示信号，相关配置如下图所示。

选择异步FIFO，如下图所示。




图3 异步FIFO配置

如下图所示，选择First Word Fall Through模式，在该模式下FIFO的读数据与读使能信号对齐。当读写控制模块需要数据时，就能立即得到数据，数据不会被延迟。

该FIFO输入数据位宽设置为16位，因为很多图像数据或者AD数据均为16位，当然后面也可以根据实际情况修改，不影响。

深度这里测试使用的1024，之后设置输出数据的位宽，因为MIG写数据的位宽为128位，因此设置为128，之后就会得到输出数据的深度。

因为读写数据的位宽不同，所以这个FIFO能够存储的数据个数对于读写数据来说也是不一样的。但是要保证输入数据位宽输入深度等于输出数据位宽输出深度。

另外注意FIFO工作在这种模式下其实就是输出数据线上提前输出了一个数据，当读使能有效后，下个时钟输出下一个数据。所以输出深度为128的FIFO实际能够存储129个数据。




图4 配置输入输出数据位宽

注意复位信号的设置，采用高电平复位，并且将复位状态的指示信号输出，当FIFO不处于复位状态才对FIFO进行读、写操作。

通过下图设置，将指示FIFO中有多少个数据的信号输出，由于采用异步时钟信号，所以读、写时钟域都要输出一个信号。




图5 输出FIFO中数据个数

写FIFO的相关设置就完成了，之后生成读FIFO，读FIFO与写FIFO只有读写数据位宽的设置不同，其余均一致。

由于MIG需要把从DDR3中读出的数据写入到读FIFO中，所以读FIFO写侧的数据位宽为128位。用户通过拉高读使能信号从读FIFO中获取数据，所以读FIFO读侧的数据位宽为16位。




图6 读FIFO数据位宽设置

要特别注意上图中读FIFO的实际深度为1016，后面要考，在这里栽了一次。。。

关于读、写FIFO IP的相关配置就完成了，主要关注数据的流向，就能清除的理解各个细节了。

4、顶层模块

顶层模块需要把MIG IP与ddr3读写控制模块和读、写FIFO相应接口连起来，并且把用户接口和DDR3芯片接口引出，对应的顶层模块RTL视图如下所示。

注意读、写FIFO的复位信号宽度必须大于一个ui_clk的宽度，且FIFO不处于复位状态才能写入或者读出数据。




图7 顶层模块的RTL视图

顶层模块参考代码如下所示：

```

1 //例化写FIFO IP;
2 wrfifo u_wrfifo (
3     .rst          ( wfifo_wr_rst          ),//input wire rst;
4     .wr_clk       ( wfifo_wclk           ),//input wire wr_clk;
5     .rd_clk       ( ui_clk                ),//input wire rd_clk;
6     .din          ( wfifo_wdata          ),//input wire [15 : 0] din;
7     .wr_en        ( wfifo_wren           ),//input wire wr_en;
8     .rd_en        ( wfifo_rd_en          ),//input wire rd_en;
9     .dout         ( wfifo_rdata          ),//output wire [127 : 0] dout;
10    .full          ( wfifo_full           ),//output wire full;
11    .empty         ( wfifo_empty          ),//output wire empty;
12    .rd_data_count ( wfifo_rcount         ),//output wire [6 : 0] rd_data_count;
13    .wr_data_count ( wfifo_wcount         ),//output wire [9 : 0] wr_data_count;
14    .wr_rst_busy   ( wfifo_wrst_busy      ),//output wire wr_rst_busy;

```



```

15     .rd_rst_busy    ( wfifo_rd_rst_busy ) //output wire rd_rst_busy;
16 );
17
18 //
19 rdfifo u_rdfifo (
20     .rst             ( rfifo_rd_rst      ),//input wire rst;
21     .wr_clk          ( ui_clk            ),//input wire wr_clk;
22     .rd_clk          ( rfifo_rclk        ),//input wire rd_clk;
23     .din             ( rfifo_wdata       ),//input wire [127 : 0] din;
24     .wr_en           ( rfifo_wr_en       ),//input wire wr_en;
25     .rd_en           ( rfifo_rden        ),//input wire rd_en;
26     .dout            ( rfifo_rdata       ),//output wire [15 : 0] dout;
27     .full            ( rfifo_full        ),//output wire full;
28     .empty           ( rfifo_empty       ),//output wire empty;
29     .rd_data_count   ( rfifo_rcount      ),//output wire [9 : 0] rd_data_count;
30     .wr_data_count   ( rfifo_wcount      ),//output wire [6 : 0] wr_data_count;
31     .wr_rst_busy     ( rfifo_wrst_busy   ),//output wire wr_rst_busy;
32     .rd_rst_busy     ( rfifo_rrst_busy   ) //output wire rd_rst_busy;
33 );
34
35 //例化DDR3读写控制模块;
36 ddr3_rw #(
37     .PINGPANG_EN      ( PINGPANG_EN      ),//乒乓操作是否使能;
38     .USE_ADDR_W        ( USE_ADDR_W      ),//用户需要写入数据的位宽;
39     .USE_BUST_LEN_W    ( USE_BUST_LEN_W   ),//用户侧读写数据突发长度的位宽;
40     .USE_DATA_W        ( USE_DATA_W      ),//用户侧读写数据的位宽;
41     .DDR_ADDR_W        ( DDR_ADDR_W      ),//MIG IP读写数据地址位宽;
42     .DDR_DATA_W        ( DDR_DATA_W      ) //MIG IP读写数据的位宽;
43 )
44 u_ddr3_rw (
45     //MIG IP用户侧相关信号;
46     .ui_clk           ( ui_clk           ),//;
47     .ui_clk_sync_rst   ( ui_clk_sync_rst ),//;
48     .init_calib_complete ( ddr3_init_done ),//;
49     .app_rdy           ( app_rdy         ),
50     .app_wdf_rdy       ( app_wdf_rdy     ),
51     .app_rd_data        ( app_rd_data     ),
52     .app_rd_data_valid  ( app_rd_data_valid ),
53     .app_en            ( app_en          ),
54     .app_cmd           ( app_cmd         ),
55

```

```

56     .app_addr          ( app_addr          ),
57     .app_wdf_wren      ( app_wdf_wren      ),
58     .app_wdf_end       ( app_wdf_end       ),
59     .app_wdf_data      ( app_wdf_data      ),
60     //用户设置接口
61     .app_addr_wr_min   ( app_addr_wr_min   ),
62     .app_addr_wr_max   ( app_addr_wr_max   ),
63     .app_wr_bust_len   ( app_wr_bust_len   ),
64     .app_addr_rd_min   ( app_addr_rd_min   ),
65     .app_addr_rd_max   ( app_addr_rd_max   ),
66     .app_rd_bust_len   ( app_rd_bust_len   ),
67     .wr_rst            ( wr_rst            ),
68     .rd_rst            ( rd_rst            ),
69     //写FIFO读侧信号
70     .wfifo_wr_rst      ( wfifo_wr_rst      ),
71     .wfifo_empty       ( wfifo_empty       ),
72     .wfifo_rd_rst_busy ( wfifo_rd_rst_busy ),
73     .wfifo_rd_en       ( wfifo_rd_en       ),
74     .wfifo_rdata       ( wfifo_rdata       ),
75     .wfifo_rdata_count ( wfifo_rcount      ),
76     //读FIFO写侧信号
77     .rfifo_rd_rst      ( rfifo_rd_rst      ),
78     .rfifo_full        ( rfifo_full        ),
79     .rfifo_wr_rst_busy ( rfifo_wrst_busy   ),
80     .rfifo_wdata_count ( rfifo_wcount      ),
81     .rfifo_wr_en       ( rfifo_wr_en       ),
82     .rfifo_wdata       ( rfifo_wdata       )
83 );
84
85 //例化MIG IP
86 mig_7series_0 u_mig_7series_0 (
87     // Memory interface ports
88     .ddr3_addr          ( ddr3_addr          ),//output [14:0] ddr3_addr
89     .ddr3_ba            ( ddr3_ba            ),//output [2:0] ddr3_ba
90     .ddr3_cas_n         ( ddr3_cas_n         ),//output ddr3_cas_n
91     .ddr3_ck_n          ( ddr3_ck_n          ),//output [0:0] ddr3_ck_n
92     .ddr3_ck_p          ( ddr3_ck_p          ),//output [0:0] ddr3_ck_p
93     .ddr3_cke           ( ddr3_cke           ),//output [0:0] ddr3_cke
94     .ddr3_ras_n         ( ddr3_ras_n         ),//output ddr3_ras_n
95     .ddr3_reset_n       ( ddr3_reset_n       ),//output ddr3_reset_n
96

```

```

97 .ddr3_we_n      ( ddr3_we_n      ),//output      ddr3_we_n
98 .ddr3_dq        ( ddr3_dq        ),//inout [15:0]  ddr3_dq
99 .ddr3_dqs_n     ( ddr3_dqs_n     ),//inout [1:0]  ddr3_dqs_n
100 .ddr3_dqs_p     ( ddr3_dqs_p     ),//inout [1:0]  ddr3_dqs_p
101 .init_calib_complete ( ddr3_init_done ),//output      init_calib_complete
102 .ddr3_cs_n      ( ddr3_cs_n      ),//output [0:0]  ddr3_cs_n
103 .ddr3_dm        ( ddr3_dm        ),//output [1:0]  ddr3_dm
104 .ddr3_odt       ( ddr3_odt       ),//output [0:0]  ddr3_odt
105 // Application interface ports
106 .app_addr       ( app_addr       ),//input [28:0]  app_addr
107 .app_cmd        ( app_cmd        ),//input [2:0]   app_cmd
108 .app_en         ( app_en         ),//input      app_en
109 .app_wdf_data   ( app_wdf_data   ),//input [127:0] app_wdf_data
110 .app_wdf_end    ( app_wdf_end    ),//input      app_wdf_end
111 .app_wdf_wren   ( app_wdf_wren   ),//input      app_wdf_wren
112 .app_rd_data    ( app_rd_data    ),//output [127:0] app_rd_data
113 .app_rd_data_end (                ),//output      app_rd_data_end
114 .app_rd_data_valid ( app_rd_data_valid ),//output      app_rd_data_valid
115 .app_rdy       ( app_rdy       ),//output      app_rdy
116 .app_wdf_rdy   ( app_wdf_rdy   ),//output      app_wdf_rdy
117 .app_sr_req    ( 0             ),//input      app_sr_req
118 .app_ref_req   ( 0             ),//input      app_ref_req
119 .app_zq_req    ( 0             ),//input      app_zq_req
120 .app_sr_active (                ),//output      app_sr_active
121 .app_ref_ack   (                ),//output      app_ref_ack
122 .app_zq_ack    (                ),//output      app_zq_ack
123 .ui_clk       ( ui_clk       ),//output      ui_clk
124 .ui_clk_sync_rst ( ui_clk_sync_rst ),//output      ui_clk_sync_rst
125 .app_wdf_mask  ( 16'd0        ),//input [15:0]  app_wdf_mask
126 // System Clock Ports
127 .sys_clk_i     ( sys_clk_i     ),//系统输入200MHz时钟作为MIG参考和工作时钟;
    .sys_rst     ( rst_n         ) //input sys_rst
);

```



5、仿真

由于该模块的仿真需要DDR3芯片的仿真模型，想要模拟DDR3芯片工作模式对于我们来说还是十分困难的。但是前文对MIG IP仿真时，官方提供了DDR3的仿真模型，可以从该工程获取仿真模型，添加到本工程，然后仿真。

打开前文生成的官方测试例程的imports文件夹，如下图所示，将ddr3_model.sv和ddr3_model_parameters.vh文件复制，然后加入自己工程中。

ddr3_model.sv就是官方使用System Verilog编写的DDR3仿真模型，而ddr3_model_parameters.vh存放的是ddr3_model.sv需要的一些parameter常量。




图8 从官方工程提取仿真模型

加入工程后，如下图所示。




图9 仿真文件

仿真的测试文件很简单，先向DDR3中0~4095地址空间写入数据，每次突发写入512个数据。之后在把写入的数据依次读出，对应的TestBench代码如下所示：

```

1  `timescale 1ns/1ns
2  module ddr3_top_tb;
3      localparam    DDR3_CYCLE      = 5          ;//DDR3时钟周期；
4      localparam    WFIFO_CYCLE     = 8          ;//写FIFO的写时钟周期；
5      localparam    RFIFO_CYCLE     = 20         ;//读FIFO读时钟周期；
6      localparam    RST_TIME        = 10         ;//系统复位持续时间，默认10个系统时钟周期；
7      localparam    STOP_TIME       = 1000       ;//仿真运行时间，复位完成后运行1000个系统时钟后停止；
8
9      reg            sys_clk_i      ;
10     reg            rst_n          ;
11     reg            wr_rst         ;
12     reg            rd_rst         ;
13     reg            wrfifo_clk     ;
14     reg            wfifo_wren     ;
15     reg            [15 : 0]       wfifo_wdata ;
16     reg            rdfifo_clk     ;
17     reg            rfifo_rden     ;
18
19     wire [14 : 0]    ddr3_addr     ;
20     wire [2 : 0]     ddr3_ba       ;
21     wire             ddr3_ras_n    ;
22     wire             ddr3_cas_n    ;
23     wire             ddr3_we_n     ;
24     wire             ddr3_reset_n ;
25     wire             ddr3_ck_p     ;
26     wire             ddr3_ck_n     ;
27     wire             ddr3_cke      ;
28     wire             ddr3_cs_n     ;
29     wire [1 : 0]     ddr3_dm       ;
30     wire             ddr3_odt      ;
31     wire [9 : 0]     wfifo_wcount ;
32     wire             wfifo_full    ;
33     wire             wfifo_wrst_busy ;
34     wire [15 : 0]    rfifo_rdata   ;
35     wire [9 : 0]     rfifo_rcount ;
36     wire             rfifo_empty   ;
37

```

```

37 wire                                rfifo_rrst_busy ;
38 wire                                ddr3_init_done  ;
39 wire                                ddr3_dq          ;
40 wire [15 : 0]                      ddr3_dqs_n      ;
41 wire [1 : 0]                       ddr3_dqs_p      ;
42 wire [1 : 0]
43
44 //生成DDR3参考时钟信号200MHz。
45 initial begin
46     sys_clk_i = 0;
47     forever #(DDR3_CYCLE/2) sys_clk_i = ~sys_clk_i;
48 end
49
50 //生成写FIFO写时钟信号;
51 initial begin
52     wrfifo_clk = 0;
53     forever #(WFIFO_CYCLE/2) wrfifo_clk = ~wrfifo_clk;
54 end
55
56 //生成读FIFO读时钟信号;
57 initial begin
58     rdfifo_clk = 0;
59     forever #(RFIFO_CYCLE/2) rdfifo_clk = ~rdfifo_clk;
60 end
61
62 initial begin
63     rst_n = 1'b0;
64     wfifo_wren = 1'b0;
65     wfifo_wdata = 16'd0;
66     rfifo_rden = 1'b0;
67     wr_rst = 1'b0;
68     rd_rst = 1'b0;
69     #201;
70     rst_n = 1'b1;
71     @(posedge ddr3_init_done);
72     wr_rst = 1'b1;
73     repeat(4)@(posedge wrfifo_clk);
74     wr_rst = 1'b0;
75     repeat(50)@(posedge wrfifo_clk);
76     repeat(4)begin
77         wr_data(16'd100,16'd1024);
78

```

```

78         #2000;
79     end
80     rd_rst = 1'b1;
81     repeat(4)@(posedge rdfifo_clk);
82     rd_rst = 1'b0;
83     repeat(50)@(posedge rdfifo_clk);
84     repeat(4)begin
85         rd_data(16'd1024);
86         #2000;
87     end
88     #1000;
89     $stop;
90 end
91
92 task wr_data;
93     input [15:0] data_begin;
94     input [15:0] wr_data_cnt;
95     begin
96         wfifo_wren <= 1'b0;
97         wfifo_wdata <= data_begin;
98         @(posedge wrfifo_clk);
99         wfifo_wren <= 1'b1;
100        repeat(wr_data_cnt)begin
101            @(posedge wrfifo_clk);
102            wfifo_wdata <= wfifo_wdata + 1'b1;
103        end
104        wfifo_wren <= 1'b0;
105    end
106 endtask
107
108 task rd_data;
109     input [15:0] rd_data_cnt;
110     begin
111         rfifo_rden <= 1'b0;
112         @(posedge rdfifo_clk);
113         rfifo_rden <= 1'b1;
114         repeat(rd_data_cnt)begin
115             @(posedge rdfifo_clk);
116         end
117         rfifo_rden <= 1'b0;
118

```

```

119         end
120     endtask
121
122     //例化DDR3顶层模块：
123     ddr3_top #(
124         .PINGPANG_EN    ( 1'b0 ),
125         .USE_ADDR_W      ( 29   ),
126         .USE_BUST_LEN_W  ( 7    ),
127         .USE_DATA_W      ( 16   ),
128         .DDR_ADDR_W      ( 29   ),
129         .DDR_DATA_W      ( 128  )
130     )
131     u_ddr3_top (
132         .sys_clk_i        ( sys_clk_i        ),
133         .rst_n            ( rst_n            ),
134         .app_addr_wr_min  ( 0                ),
135         .app_addr_wr_max  ( 4096             ),
136         .app_wr_bust_len  ( 64               ),
137         .app_addr_rd_min  ( 0                ),
138         .app_addr_rd_max  ( 4096             ),
139         .app_rd_bust_len  ( 64               ),
140         .wr_rst           ( wr_rst           ),
141         .rd_rst           ( rd_rst           ),
142         //写FIFO相关信号
143         .wfifo_wclk       ( wfifo_clk        ),
144         .wfifo_wren       ( wfifo_wren       ),
145         .wfifo_wdata      ( wfifo_wdata      ),
146         .wfifo_wcount     ( wfifo_wcount     ),
147         .wfifo_full       ( wfifo_full       ),
148         .wfifo_wrst_busy  ( wfifo_wrst_busy  ),
149         //读FIFO相关信号
150         .rfifo_rclk       ( rdfifo_clk       ),
151         .rfifo_rden       ( rfifo_rden       ),
152         .rfifo_rdata      ( rfifo_rdata      ),
153         .rfifo_rcount     ( rfifo_rcount     ),
154         .rfifo_empty      ( rfifo_empty      ),
155         .rfifo_rrst_busy  ( rfifo_rrst_busy  ),
156         //DDR3端口
157         .ddr3_addr        ( ddr3_addr        ),
158         .ddr3_ba          ( ddr3_ba          ),
159

```



```

160         .ddr3_ras_n      ( ddr3_ras_n      ),
161         .ddr3_cas_n      ( ddr3_cas_n      ),
162         .ddr3_we_n       ( ddr3_we_n       ),
163         .ddr3_reset_n    ( ddr3_reset_n    ),
164         .ddr3_ck_p       ( ddr3_ck_p       ),
165         .ddr3_ck_n       ( ddr3_ck_n       ),
166         .ddr3_cke        ( ddr3_cke        ),
167         .ddr3_cs_n       ( ddr3_cs_n       ),
168         .ddr3_dm         ( ddr3_dm         ),
169         .ddr3_odt        ( ddr3_odt        ),
170         .ddr3_init_done   ( ddr3_init_done   ),
171         .ddr3_dq         ( ddr3_dq         ),
172         .ddr3_dqs_n      ( ddr3_dqs_n      ),
173         .ddr3_dqs_p      ( ddr3_dqs_p      )
174     );
175
176     //例化DDR3仿真模型:
177     ddr3_model u_ddr3_model (
178         .rst_n    ( ddr3_reset_n ),
179         .ck       ( ddr3_ck_p    ),
180         .ck_n     ( ddr3_ck_n    ),
181         .cke      ( ddr3_cke     ),
182         .cs_n     ( ddr3_cs_n    ),
183         .ras_n    ( ddr3_ras_n   ),
184         .cas_n    ( ddr3_cas_n   ),
185         .we_n     ( ddr3_we_n    ),
186         .dm_tdqs  ( ddr3_dm      ),
187         .ba       ( ddr3_ba      ),
188         .addr     ( ddr3_addr     ),
189         .dq       ( ddr3_dq      ),
190         .dqs      ( ddr3_dqs_p   ),
191         .dqs_n    ( ddr3_dqs_n   ),
192         .tdqs_n   (              ),
193         .odt      ( ddr3_odt     )
194     );
195
196 endmodule

```

然后直接仿真即可，只不过DDR3因为需要初始化，且初始化流程比较复杂，所以需要等待较长时间。仿真结果如下所示。




图10 仿真结果

如下图所示，TestBench设置一次读、写突发的长度对于MIG IP的128位数据来说是64，当写FIFO中的数据大于等于64-2时，从写FIFO中读出数据存入DDR3中，如下图所示。




图11 读出写FIFO中的数据

由于内部设置，只有当DDR3的起止地址之间全部被写入一次数据之后，如果读FIFO中的数据少于一次突发读传输的数据（此处为64个128位数据），且读FIFO不处于复位状态，则从DDR3中读取数据存入读FIFO中，如下图所示。




图12 从DDR3读取数据存入FIFO

之后用户就可以通过拉高读FIFO的读使能信号，从读FIFO中读出数据了，如下图所示。




图13 用户读取数据

上图表示读出的数据是从100开始累加的，下图是用户写入DDR3中的数据，也是从100开始累加的，所以写入和读出的开始数据正确。




图14 用户写入的数据

第一帧写入的结束数据位1123，如下图所示。




图15 写入数据

第一帧读出的数据如下图所示，也是1123，读写数据一致，证明整个写入和读出的控制逻辑没有问题。




图16 读出数据

最后要注意一下xilinx的FIFO仿真，发现这个FIFO必须在复位之后才能进行读、写，不然无法写入数据。

以写FIFO举例，如下图所示，仿真开始后，写侧和读侧的复位指示信号一直位高电平，表示FIFO处于复位状态。此时将FIFO的复位信号拉高一段时间，之后将复位信号拉低，过一段时间后，写侧和读侧的复位指示信号才会拉低，此时才能向FIFO中写入数据，否则无法写入数据。




图17 FIFO复位信号

注意上图中复位信号拉低之后，满指示信号也会持续一段时间才会无效，但是持续的时间并没有复位指示信号长，所以依旧可以根据复位指示信号来判断复位是否结束。

这种现象只存在于仿真，实际上板时经过实测，即使不复位FIFO，也能写入数据，并且读出正确数据，可能这是Xilinx为了让我们养成复位的习惯在仿真时添加的限制吧，哈哈。

对于该模块的仿真就结束了，不在对状态机的跳转进行分析，因为逻辑比较简单。另外乒乓操作也没仿真，如果觉得有必要可以自己写TestBench进行仿真，乒乓操作就是地址的切换，其余逻辑均一致，所以不会出现问题，后续直接使用即可。

本工程不用于上板，只是进行仿真，后续使用该模块存储数据时，在上板观察使用结果。

如果需要本次工程，在公众号后台回复“**MIG IP封装成FIFO**”（不包括引号）即可。

如果对文章内容理解有疑惑或者对代码不理解，可以在评论区或者后台留言，看到后均会回复！

如果本文对您有帮助，还请多多点赞👍、评论💬和收藏⭐！您的支持是我更新的最大动力！将持续更新工程！