【实战干货】FPGA实现ARP协议,细节全解析! (包含源工程文件)

基于FPGA的以太网相关文章导航,点击查看。

1、系统概括

本文主要实现通过 FPGA 实现ARP协议的接收和发送,按键按下后,FPGA会向PC端发送ARP请求指令,PC会对FPGA发送ARP应答。同时当FPGA接收到PC端的ARP请求时,需要把FPGA的IP和MAC地址通过ARP应答发送给PC端。

由于画各个模块的信号流向图比较费时间,所以直接使用vivado的RTL图替代,如下图所示,工程包括5个模块。

key是按键消抖和检测模块,arp_ctrl是ARP控制模块,控制ARP模块向PC端发送ARP请求还是ARP应答,ARP模块实现 ARP协议 的接收和发送。锁相环模块是将输入100MHz 时钟信号转换为200MHz作为IDELAYCTRL的参考时钟信号,rgmii to gmii是RGMII接口信号与GMII接口信号转换模块,在前文已经做了详细讲解,本文不再赘述。




图1 顶层模块信号流向图

每个模块的左侧信号为该模块输入信号,右侧为该模块输出信号。本文主要讲解arp模块和arp_ctrl模块的设计,按键消抖模块,GMII与RGMII接口信号转换模块在前文均已讲解过, 此处直接使用即可。

顶层模块的核心参考代码如下所示:

```
1 assign des_mac = src_mac;
2 assign des_ip = src_ip;
3 
4 //例化锁相环,输出200MHZ时钟,作为IDELAYECTRL的参考时钟。
```

```
5
       clk wiz 0 u clk wiz 0 (
 6
          .clk out1 ( idelay clk),//output clk out1;
 7
                    ( rst n
                              ),//input resetn;
          .resetn
 8
                              ) //input clk in1;
          .clk in1
                    ( clk
 9
      );
10
11
       //例化按键消抖模块。
12
       key #(
13
          .TIME 20MS (TIME 20MS),//按键抖动持续的最长时间,默认最长持续时间为20ms。
14
          .TIME CLK ( TIME_CLK ) //系统时钟周期,默认8ns。
15
       )
16
       u key (
17
          .clk
                    (gmii rx clk ),//系统时钟, 125MHz。
18
          .rst n
                    ( rst n
                                  ),//系统复位,低电平有效。
19
          .key in
                    ( key in
                                  ),//待输入的按键输入信号,默认低电平有效;
20
                    ( key out
          .key out
                                  ) //按键消抖后输出信号, 当按键按下一次时, 输出一个时钟宽度的高电平;
21
       );
22
23
       //例化ARP控制模块;
24
       arp ctrl u arp ctrl (
25
          .clk
                        ( gmii rx clk
                                     ),//输入时钟;
26
          .rst n
                        ( rst n
                                      ),//复位信号,低电平有效;
27
          .key_in
                        ( key out
                                      ),//按键按下,高电平有效;
28
                       ( arp rx done
          .arp rx done
                                     ),//ARP接收完成信号;
29
          .arp_rx_type
                       ( arp_rx_type
                                     ),//ARP接收类型 0:请求 1:应答;
30
                        ( arp_tx_rdy
                                     ),//ARP发送模块忙闲指示信号。
          .arp tx rdy
31
                        ( arp tx en
                                      ),//ARP发送使能信号;
          .arp_tx_en
32
                       ( arp tx type
                                     ) //ARP发送类型 0:请求 1:应答;
          .arp tx type
33
       );
34
35
      //例化ARP模块;
36
       arp #(
37
          .BOARD MAC
                        ( BOARD MAC
                                      ),//开发板MAC地址 00-11-22-33-44-55;
38
          .BOARD IP
                        ( BOARD IP
                                      ),//开发板IP地址 192.168.1.10;
39
          .DES_MAC
                        ( DES_MAC
                                      ),//目的MAC地址 ff_ff_ff_ff_ff;
40
          .DES IP
                        ( DES IP
                                      ) //目的IP地址 192.168.1.102;
41
       )
42
       u arp (
43
          .rst n
                        ( rst n
                                      ),//复位信号,低电平有效。
44
                       (gmii rx clk ),//GMII接收数据时钟。
          .gmii rx clk
45
```

```
.gmii rx dv
                          ( gmii rx dv
46
                                         ),//GMII输入数据有效信号。
47
           .gmii rxd
                                         ),//GMII输入数据。
                          ( gmii rxd
                          ( gmii tx clk
48
           .gmii tx clk
                                        ),//GMII发送数据时钟。
49
           .arp tx en
                          ( arp tx en
                                         ),//ARP发送使能信号。
                                        ),//ARP发送类型 0:请求 1:应答。
50
           .arp tx type
                          ( arp tx type
           .des mac
                          ( des mac
51
                                         ),//发送的目标MAC地址。
                          ( des ip
52
           .des ip
                                         ),//发送的目标IP地址。
                          ( gmii tx en
53
           .gmii tx en
                                        ),//GMII输出数据有效信号。
                          ( gmii txd
54
           .gmii txd
                                         ),//GMII输出数据。
55
           .arp_rx_done
                          ( arp rx done
                                        ),//ARP接收完成信号。
                                        ),//ARP接收类型 0:请求 1:应答。
           .arp rx type
56
                          ( arp rx type
57
           .src mac
                          ( src mac
                                        ),//接收到目的MAC地址。
58
           .src ip
                          ( src ip
                                         ),//接收到目的IP地址。
59
           .arp tx rdy
                          ( arp tx rdy
                                        ) //ARP发送模块忙闲指示指示信号, 高电平表示该模块空闲。
       );
60
61
       //例化qmii转RGMII模块。
62
       rgmii to gmii u rgmii to gmii (
63
                                  ( idelay clk
           .idelay clk
                                                  ),//IDELAY时钟;
64
65
           .rst n
                                  (rst n
66
           .gmii tx en
                                  ( gmii tx en
                                                  ),//GMII发送数据使能信号;
                                  ( gmii txd
           .gmii txd
                                                  ),//GMII发送数据;
67
68
           .gmii rx clk
                                  ( gmii rx clk
                                                  ),//GMII接收时钟;
           .gmii rx dv
                                  ( gmii rx dv
69
                                                  ),//GMII接收数据有效信号;
                                  ( gmii rxd
70
           .gmii rxd
                                                  ),//GMII接收数据;
           .gmii tx clk
71
                                  ( gmii tx clk
                                                  ),//GMII发送时钟;
72
                                  ( rgmii rxc
73
           .rgmii rxc
                                                  ),//RGMII接收时钟;
                                  ( rgmii rx ctl
74
           .rgmii rx ctl
                                                  ),//RGMII接收数据控制信号;
           .rgmii rxd
                                  ( rgmii rxd
75
                                                  ),//RGMII接收数据;
76
           .rgmii txc
                                  ( rgmii txc
                                                  ),//RGMII发送时钟;
           .rgmii_tx_ctl
77
                                  ( rgmii tx ctl
                                                  ),//RGMII发送数据控制信号;
           .rgmii txd
                                  ( rgmii txd
78
                                                  ) //RGMII发送数据;
       );
```

2、ARP模块设计

下图是ARP模块的内部信号走向,主要包含三个模块,ARP接收模块arp_rx,ARP发送模块arp_tx,CRC校验模块。本工程对ARP接收和发送均做了CRC校验,来确保数据的正确性,接收其实可以不做CRC校验的。




图2 ARP模块内部信号走向

下文分别对这几个模块的设计进行讲解,该模块核心参考代码如下所示:

```
//例化arp接收模块;
 1
 2
       arp rx #(
 3
           .BOARD MAC ( BOARD MAC
                                   ),//开发板MAC地址 00-11-22-33-44-55;
           .BOARD IP
                     ( BOARD IP
 4
                                   ) //开发板IP地址 192.168.1.10;
 5
 6
       u arp rx (
 7
          .clk
                        (gmii rx clk ),//时钟信号;
 8
                        ( rst_n
                                      ),//复位信号,低电平有效;
          .rst n
 9
          .gmii_rx_dv
                        ( gmii_rx_dv
                                      ),//GMII输入数据有效信号;
10
          .gmii_rxd
                        ( gmii rxd
                                      ),//GMII输入数据;
11
          .crc_out
                        ( rx_crc_out
                                      ),//CRC校验模块输出的数据;
12
          .arp_rx_done
                        ( arp_rx_done
                                      ),//ARP接收完成信号;
13
          .arp_rx_type
                        ( arp_rx_type
                                      ),//ARP接收类型 0:请求 1:应答;
14
          .src_mac
                        ( src_mac
                                      ),//接收到的源MAC地址;
15
          .src_ip
                        ( src_ip
                                      ),//接收到的源IP地址;
```

```
16
           .crc data
                         ( rx crc data
                                      ),//需要CRC模块校验的数据;
17
                                       ),//CRC开始校验使能;
           .crc en
                         ( rx crc en
18
          .crc clr
                                       ) //CRC数据复位信号;
                         ( rx crc clr
19
       );
20
21
       //例化接收数据时需要的CRC校验模块:
22
       crc32 d8 u crc32 d8 rx (
23
           .clk
                     ( gmii rx clk
                                  ),//时钟信号;
24
                     ( rst n
           .rst n
                                   ),//复位信号,低电平有效;
25
                     ( rx crc data
           .data
                                   ),//需要CRC模块校验的数据;
26
          .crc_en
                     ( rx crc en
                                   ),//CRC开始校验使能;
27
          .crc clr
                     ( rx crc clr
                                   ),//CRC数据复位信号;
28
          .crc out
                     ( rx crc out
                                   ) //CRC校验模块输出的数据;
29
       );
30
31
       //例化CRC发送模块;
32
       arp tx #(
33
           .BOARD MAC
                         ( BOARD MAC
                                       ),//开发板MAC地址 00-11-22-33-44-55;
34
           .BOARD IP
                         ( BOARD IP
                                       ),//开发板IP地址 192.168.1.10;
35
                         ( DES_MAC
           .DES MAC
                                       ),//目的MAC地址 ff ff ff ff ff;
36
           .DES IP
                         ( DES IP
                                       ),//目的IP地址 192.168.1.102;
37
                                       ),//以太网帧类型,16'h0806表示ARP协议,16'h0800表示IP协议;
           .ETH TYPE
                         ( ETH TYPE
38
                         ( HD_TYPE
                                       ),//硬件类型 以太网;
           .HD TYPE
39
           .PROTOCOL TYPE ( PROTOCOL TYPE ),//上层协议为IP协议;
40
           .HD LEN
                         ( HD LEN
                                       ),//硬件地址长度。
41
                        ( PROTOCOL LEN ),//协议地址长度。
           .PROTOCOL LEN
42
           .OPCODE
                         ( OPCODE
                                       ) //操作码, 1表示请求, 2表示应答。
43
       )
44
       u arp tx (
45
           .clk
                         ( gmii tx clk
                                      ),//时钟信号;
46
           .rst n
                         ( rst n
                                       ),//复位信号,低电平有效;
47
                         ( arp_tx_en
           .arp tx en
                                       ),//ARP发送使能信号;
48
           .arp tx type
                         ( arp tx type
                                       ),//ARP发送类型 0:请求 1:应答;
49
                         ( des mac
           .des mac
                                       ),//发送的目标MAC地址;
50
          .des_ip
                         ( des ip
                                       ),//发送的目标IP地址;
51
           .crc out
                         ( tx crc out
                                       ),//CRC校验数据;
52
           .gmii tx en
                         ( gmii_tx_en
                                       ),//GMII输出数据有效信号;
53
                         ( gmii_txd
           .gmii txd
                                       ),//GMII输出数据;
54
          .crc en
                         ( tx crc en
                                       ),//CRC开始校验使能;
55
           .crc clr
                         ( tx crc clr
                                       ),//CRC数据复位信号;
56
```

```
57
                       ( tx crc data
          .crc data
                                    ),//输出给CRC校验模块进行计算的数据;
58
          .rdv
                       ( arp tx rdy
                                    ) //模块忙闲指示信号, 高电平表示该模块处于空闲状态;
59
      );
60
61
      //例化发送数据时需要的CRC校验模块;
62
      crc32 d8 u crc32 d8 tx (
63
                    ( gmii tx clk
          .clk
                                 ),//时钟信号;
64
          .rst n
                    ( rst n
                                 ),//复位信号,低电平有效;
65
                    ( tx crc data
          .data
                                 ),//需要CRC模块校验的数据;
66
          .crc en
                    ( tx_crc_en
                                 ),//CRC开始校验使能;
67
          .crc clr
                    ( tx crc clr
                                 ),//CRC数据复位信号;
                    ( tx crc out
68
          .crc out
                                 ) //CRC校验模块输出的数据;
      );
```

arp顶层模块对应的TestBench代码如下所示:

```
`timescale 1 ns/1 ns
   module test();
 2
 3
       localparam
                      CYCLE
                                     8
                                                               ;//系统时钟周期,单位ns,默认10ns;
 4
       localparam
                      RST TIME
                                     10
                                                               ;//系统复位持续时间,默认10个系统时钟周期;
                                 =
 5
       localparam
                      BOARD MAC
                                     48'h00_11_22_33_44_55
 6
       localparam
                      BOARD IP
                                 = {8'd192,8'd168,8'd1,8'd10};
 7
       localparam
                      DES MAC
                                     48'h23 45 67 89 0a bc
 8
       localparam
                      DES IP
                                     {8'd192,8'd168,8'd1,8'd23} ;
 9
       localparam
                      ETH TPYE
                                     16'h0806
                                                               ;//以太网帧类型 ARP
10
11
                                                               ;//系统时钟,默认100MHz;
       reg
                                     clk
12
                                     rst n
                                                               ;//系统复位,默认低电平有效;
       reg
13
       reg
                                     gmii rx dv
                                                               ;
14
                      [7:0]
                                     gmii rxd
       reg
15
                                     arp_tx_en
       reg
16
                                     arp tx type
       reg
17
                      [47 : 0]
                                     des mac
       reg
18
                                     des ip
       reg
                      [31:0]
19
20
                                     gmii tx en
       wire
                                                               ;
```

```
21
       wire
                                      gmii txd
                       [7:0]
22
       wire
                                      arp rx done
23
       wire
                                      arp_rx_type
24
       wire
                      [47 : 0]
                                      src mac
25
       wire
                      [31 : 0]
                                      src ip
26
       wire
                                      arp tx rdy
27
28
       always@(*)begin
29
           gmii rxd = gmii txd;
30
           gmii rx dv = gmii tx en;
31
       end
32
33
       //例化ARP模块;
34
       arp #(
35
           .BOARD MAC
                          ( BOARD MAC
                                          ),
36
           .BOARD IP
                          ( BOARD IP
                                          ),
37
                                         ),
           .DES MAC
                          ( DES MAC
38
           .DES IP
                          ( DES IP
                                          )
39
       )
40
       u arp (
41
           .rst n
                          ( rst n
                                          ),//系统复位,默认低电平有效;
42
           .gmii_rx_clk
                          ( clk
                                          ),//系统时钟,默认125MHz;
43
           .gmii_rx_dv
                          ( gmii_rx_dv
                                          ),
44
           .gmii rxd
                          ( gmii rxd
                                          ),
45
           .gmii_tx_clk
                          ( clk
                                          ),//系统时钟,默认125MHz;
46
                                         ),
           .arp tx en
                          ( arp tx en
47
                          ( arp_tx_type
                                         ),
           .arp_tx_type
48
           .des_mac
                          ( des_mac
                                         ),
49
           .des ip
                          ( des ip
                                          ),
50
           .gmii_tx_en
                          ( gmii_tx_en
                                         ),
51
           .gmii txd
                          ( gmii txd
                                          ),
52
           .arp_rx_done
                          ( arp_rx_done
                                         ),
53
           .arp_rx_type
                          ( arp_rx_type
                                         ),
54
           .src mac
                          ( src mac
                                         ),
55
                          ( src_ip
                                         ),
           .src_ip
56
           .arp tx rdy
                          ( arp tx rdy
                                          )
57
       );
58
59
60
       //生成周期为CYCLE数值的系统时钟;
61
```

```
62
       initial begin
63
           clk = 0;
64
           forever #(CYCLE/2) clk = ~clk;
65
       end
66
67
       //生成复位信号;
68
       initial begin
69
           #1; arp tx en = 0; arp tx type = 0; des mac = 0; des ip = 0;
70
           rst_n = 1;
71
           #2;
72
           rst n = 0;//开始时复位10个时钟;
73
           #(RST_TIME*CYCLE);
74
           rst n = 1;
75
           #(20*CYCLE);
76
           des mac = BOARD MAC;
77
           des_ip = BOARD_IP;
78
           arp tx en = 1'b1;
79
           arp_tx_type = 1'b0;
80
           #(CYCLE);
81
           arp_tx_en = 1'b0;
82
           @(posedge arp tx rdy);
83
           #(20*CYCLE);
84
           des_mac = src_mac;
85
           des_ip = src_ip;
86
           arp_tx_en = 1'b1;
87
           arp tx type = 1'b1;
88
           #(CYCLE);
89
           arp_tx_en = 1'b0;
90
           #(10*CYCLE);
91
           @(posedge arp_tx_rdy);
92
           #(20*CYCLE);
93
           $stop;//停止仿真;
94
       end
95
```

endmodule



2.1、CRC校验模块

CRC校验如果要从原理开始讲解,占用的篇幅会很大,所以本文先不讲解其原理,直接使用工具生成CRC校验的代码,对生成的代码进行修改,得到本文使用的模块即可,具体原理之后用一篇文章对其进行详细讲解。

能够生成CRC校验码的工具很多,我使用的网络链接Generator for CRC HDL code (bues.ch),设置方式如下图示。

| Online generat | tor for CRC HDL code |
|---------------------------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------|
| | eates HDL code (VHDL, Verilog or MyHDL) for any CRC algorithm. esizable and combinatorial. That means the calculation runs in one clock cycle on |
| Please select the CRC p Then press "generate" | parameters and the output language settings below. to generate the code. |
| Select CRC algorithm Standard algorithm Use custom CRC per | |
| Bits: | 32 |
| Polynomial: | x^32 + x^26 + x^23 + x^22 + x^16 + x^12 + x^11 + x^10 + x^8 + x^7 + x^5 + x^4 + x^2 + |
| rolynomia. | Little endian / CRC shift direction to the right |
| | |
| Properties: | |
| Input data word width | |
| Function/module nam | e: crc |
| Data parameter name: | |
| CRC input parameter r | |
| CRC output parameter | r name: crcOut |
| Select output language Verilog function Verilog module VHDL module MyHDL block Python (for testing) C (for testing) | |
| | s restricted to a maximum of 128 bit CRC length and a reasing income the strictions. |

图3 生成CRC代码

生成的代码如下所示:

```
1    `ifndef CRC_V_
2    `define CRC_V_
3
4    // CRC polynomial coefficients: x^32 + x^26 + x^23 + x^22 + x^16 + x^12 + x^11 + x^10 + x^8 + x^7 + x^5 + x^4 + x^2 + x + 1
5    // GRC width: 32 bits
```

```
// CRC shift direction:
                                                                                       right (little endian)
          // Input word width:
                                                                                       8 bits
  9
10
          module crc (
11
                   input [31:0] crcIn,
12
                   input [7:0] data,
13
                   output [31:0] crcOut
14
         );
15
                   assign crcOut[0] = crcIn[2] ^ crcIn[8] ^ data[2];
16
                   assign crcOut[1] = crcIn[0] ^ crcIn[3] ^ crcIn[9] ^ data[0] ^ data[3];
17
                   assign crcOut[2] = crcIn[0] ^ crcIn[1] ^ crcIn[4] ^ crcIn[10] ^ data[0] ^ data[1] ^ data[4];
18
                   assign crcOut[3] = crcIn[1] ^ crcIn[2] ^ crcIn[5] ^ crcIn[11] ^ data[1] ^ data[2] ^ data[5]:
19
                   assign crcOut[4] = crcIn[0] ^ crcIn[2] ^ crcIn[3] ^ crcIn[6] ^ crcIn[12] ^ data[0] ^ data[2] ^ data[3] ^ data[6];
20
                   assign crcOut[5] = crcIn[1] \land crcIn[3] \land crcIn[4] \land crcIn[7] \land crcIn[13] \land data[1] \land data[3] \land data[4] \land data[7];
21
                   assign crcOut[6] = crcIn[4] ^ crcIn[5] ^ crcIn[14] ^ data[4] ^ data[5];
22
                   assign crcOut[7] = crcIn[0] ^ crcIn[5] ^ crcIn[6] ^ crcIn[15] ^ data[0] ^ data[5] ^ data[6];
23
                   assign crcOut[8] = crcIn[1] ^ crcIn[6] ^ crcIn[7] ^ crcIn[16] ^ data[1] ^ data[6] ^ data[7];
24
                   assign crcOut[9] = crcIn[7] ^ crcIn[17] ^ data[7];
25
                   assign crcOut[10] = crcIn[2] ^ crcIn[18] ^ data[2];
26
                   assign crcOut[11] = crcIn[3] ^ crcIn[19] ^ data[3];
27
                   assign crcOut[12] = crcIn[0] ^ crcIn[4] ^ crcIn[20] ^ data[0] ^ data[4];
28
                   assign crcOut[13] = crcIn[0] ^ crcIn[1] ^ crcIn[5] ^ crcIn[21] ^ data[0] ^ data[1] ^ data[5];
29
                   assign crcOut[14] = crcIn[1] ^ crcIn[2] ^ crcIn[6] ^ crcIn[22] ^ data[1] ^ data[2] ^ data[6];
30
                   assign crcOut[15] = crcIn[2] ^ crcIn[3] ^ crcIn[7] ^ crcIn[23] ^ data[2] ^ data[3] ^ data[7];
31
                   assign crcOut[16] = crcIn[0] ^ crcIn[2] ^ crcIn[3] ^ crcIn[4] ^ crcIn[24] ^ data[0] ^ data[2] ^ data[3] ^ data[4];
32
                   assign crcOut[17] = crcIn[0] \land crcIn[1] \land crcIn[3] \land crcIn[4] \land crcIn[5] \land crcIn[25] \land data[0] \land data[1] \land data[3] \land data[4] \land data[5];
33
                   assign crcOut[18] = crcIn[0] \land crcIn[1] \land crcIn[2] \land crcIn[4] \land crcIn[5] \land crcIn[6] \land crcIn[26] \land data[0] \land data[1] \land data[2] \land data[4] \land crcIn[6] \land crcIn[7] \land crcIn[8] \land crc
34
                   assign crcOut[19] = crcIn[1] \land crcIn[2] \land crcIn[3] \land crcIn[5] \land crcIn[6] \land crcIn[7] \land crcIn[27] \land data[1] \land data[2] \land data[3] \land data[5] \land data[5] \land data[5] \land data[6]
35
                   assign crcOut[20] = crcIn[3] ^ crcIn[4] ^ crcIn[6] ^ crcIn[7] ^ crcIn[28] ^ data[3] ^ data[4] ^ data[6] ^ data[7];
36
                   assign crcOut[21] = crcIn[2] ^ crcIn[4] ^ crcIn[5] ^ crcIn[7] ^ crcIn[29] ^ data[2] ^ data[4] ^ data[5] ^ data[7];
37
                   assign crcOut[22] = crcIn[2] ^ crcIn[3] ^ crcIn[5] ^ crcIn[6] ^ crcIn[30] ^ data[2] ^ data[3] ^ data[5] ^ data[6];
38
                   assign crcOut[23] = crcIn[3] ^ crcIn[4] ^ crcIn[6] ^ crcIn[7] ^ crcIn[31] ^ data[3] ^ data[4] ^ data[6] ^ data[7];
39
                   assign crcOut[24] = crcIn[0] \land crcIn[2] \land crcIn[4] \land crcIn[5] \land crcIn[7] \land data[0] \land data[2] \land data[4] \land data[5] \land data[7];
40
                   assign crc0ut[25] = crcIn[0] ^ crcIn[1] ^ crcIn[2] ^ crcIn[3] ^ crcIn[5] ^ crcIn[6] ^ data[0] ^ data[1] ^ data[2] ^ data[3] ^ data[5] ^ data[5] ^ data[6] ^ 
41
                   assign crc0ut[26] = crcIn[0] ^ crcIn[1] ^ crcIn[2] ^ crcIn[3] ^ crcIn[4] ^ crcIn[6] ^ crcIn[7] ^ data[0] ^ data[1] ^ data[2] ^ data[3] ^ (
42
                   assign crcOut[27] = crcIn[1] \land crcIn[3] \land crcIn[4] \land crcIn[5] \land crcIn[7] \land data[1] \land data[3] \land data[4] \land data[5] \land data[7];
43
                   assign crcOut[28] = crcIn[0] ^ crcIn[4] ^ crcIn[5] ^ crcIn[6] ^ data[0] ^ data[4] ^ data[5] ^ data[6];
44
                   assign crcOut[29] = crcIn[0] \land crcIn[1] \land crcIn[5] \land crcIn[6] \land crcIn[7] \land data[0] \land data[1] \land data[5] \land data[6] \land data[7];
45
                   assign crcOut[30] = crcIn[0] ^ crcIn[1] ^ crcIn[6] ^ crcIn[7] ^ data[0] ^ data[1] ^ data[6] ^ data[7];
46
                   assign crcOut[31] = crcIn[1] ^ crcIn[7] ^ data[1] ^ data[7];
47
```

```
48 | endmodule
49 |
`endif // CRC_V_
```

上述代码不能直接使用,需要稍微修改,代码中的crcln[31:0]其实就是crcOut[0:31]打一拍的结果,最终crcOut[31:0]输出也不能直接使用,~crcOut[0:31]才是真正的CRC校验码,为了方便使用,下面是修改后的CRC校验模块,每次输入8个数据,32位CRC校验码在下个时钟周期输出,输出的CRC校验码可以直接使用,不需要做任何处理,那么这个模块的实用性就比较高了。

```
module crc32 d8(
 2
                                  clk
        input
                                               ,//时钟信号
 3
        input
                                  rst n
                                               ,//复位信号,低电平有效
 4
        input
                       [7:0]
                                  data
                                               ,//输入待校验8位数据
 5
        input
                                  crc en
                                               ,//crc使能,开始校验标志
 6
                                              ,//crc数据复位信号
        input
                                  crc clr
 7
        output
                     [31:0]
                                  crc out
                                               //CRC校验数据
 8
    );
 9
        req [31 : 0]
                                  crc data
        //CRC32的生成多项式为: G(x)= x^32 + x^26 + x^23 + x^22 + x^16 + x^12 + x^11 + x^10 + x^8 + x^7 + x^5 + x^4 + x^2 + x^1 + 1
10
11
        always@(posedge clk)begin
12
            if(!rst n)
13
                 crc data <= 32'hff_ff_ff,</pre>
14
            else if(crc clr)//CRC校验值复位
15
                 crc data <= 32'hff ff ff;</pre>
16
             else if(crc en)begin
17
                 crc data[0] <= crc data[24] ^ crc data[30] ^ data[7] ^ data[1];</pre>
18
                crc data[1] <= crc data[24] ^ crc data[25] ^ crc data[30] ^ crc data[31] ^ data[7] ^ data[6] ^ data[1] ^ data[0];</pre>
19
                 crc data[2] \leftarrow crc data[24] ^{\circ} crc data[25] ^{\circ} crc data[26] ^{\circ} crc data[30] ^{\circ} crc data[31] ^{\circ} data[7] ^{\circ} data[6] ^{\circ} data[5] ^{\circ} data[1] ^{\circ}
20
                crc data[3] <= crc data[25] ^ crc data[26] ^ crc data[27] ^ crc data[31] ^ data[6] ^ data[5] ^ data[4] ^ data[0];</pre>
                crc data[4] <= crc data[24] ^ crc data[26] ^ crc data[27] ^ crc data[28] ^ crc data[30] ^ data[7] ^ data[5] ^ data[4] ^ data[3] ^</pre>
21
22
                 crc data[5] <= crc data[24] ^ crc data[25] ^ crc data[27] ^ crc data[28] ^ crc data[29] ^ crc data[30] ^ crc data[31] ^ data[7] ^</pre>
23
                crc data[6] <= crc data[25] ^ crc data[26] ^ crc data[28] ^ crc data[29] ^ crc data[30] ^ crc data[31] ^ data[6] ^ data[5] ^ data|
                crc data[7] <= crc data[24] ^ crc data[26] ^ crc data[27] ^ crc data[29] ^ crc data[31] ^ data[7] ^ data[5] ^ data[4] ^ data[2] ^</pre>
24
25
                 crc data[8] <= crc data[0] ^ crc data[24] ^ crc data[25] ^ crc data[27] ^ crc data[28] ^ data[7] ^ data[6] ^ data[4] ^ data[3];</pre>
                crc data[9] <= crc data[1] ^ crc data[25] ^ crc data[26] ^ crc data[28] ^ crc data[29] ^ data[6] ^ data[5] ^ data[3] ^ data[2];</pre>
26
27
                crc data[10] <= crc data[2] ^ crc data[24] ^ crc data[26] ^ crc data[27] ^ crc data[29] ^ data[7] ^ data[5] ^ data[4] ^ data[2];</pre>
28
```

```
crc data[11] <= crc data[3] ^ crc data[24] ^ crc data[25] ^ crc data[27] ^ crc data[28] ^ data[7] ^ data[6] ^ data[4] ^ data[3];</pre>
29
                 crc data[12] \leftarrow crc data[4] ^ crc data[24] ^ crc data[25] ^ crc data[26] ^ crc data[28] ^ crc data[29] ^ crc data[30] ^ data[7] ^
30
                 crc data[13] <= crc data[5] ^ crc data[25] ^ crc data[26] ^ crc data[27] ^ crc data[29] ^ crc data[30] ^ crc data[31] ^ data[6] ^</pre>
31
                crc data[14] <= crc data[6] ^ crc data[26] ^ crc data[27] ^ crc data[28] ^ crc data[30] ^ crc data[31] ^ data[5] ^ data[3] ^ data[</pre>
32
                 crc data[15] <= crc data[7] ^ crc data[27] ^ crc data[28] ^ crc data[29] ^ crc data[31] ^ data[3] ^ data[4] ^ data[2] ^ data[0];</pre>
33
                 crc data[16] <= crc data[8] ^ crc data[24] ^ crc data[28] ^ crc data[29] ^ data[7] ^ data[3] ^ data[2];</pre>
34
                 crc data[17] <= crc data[9] ^ crc data[25] ^ crc data[29] ^ crc data[30] ^ data[6] ^ data[2] ^ data[1];</pre>
35
                 crc data[18] <= crc data[10] ^ crc data[26] ^ crc data[30] ^ crc data[31] ^ data[5] ^ data[1] ^ data[0];</pre>
36
                 crc data[19] <= crc data[11] ^ crc data[27] ^ crc data[31] ^ data[4] ^ data[0];</pre>
37
                 crc_data[20] <= crc_data[12] ^ crc_data[28] ^ data[3];</pre>
38
                 crc data[21] <= crc data[13] ^ crc data[29] ^ data[2];</pre>
39
                 crc data[22] <= crc data[14] ^ crc data[24] ^ data[7];</pre>
40
                 crc data[23] <= crc data[15] ^ crc data[24] ^ crc data[25] ^ crc data[30] ^ data[7] ^ data[6] ^ data[1];</pre>
41
                 crc data[24] <= crc data[16] ^ crc data[25] ^ crc data[26] ^ crc data[31] ^ data[6] ^ data[5] ^ data[0];</pre>
42
                crc data[25] <= crc data[17] ^ crc data[26] ^ crc data[27] ^ data[5] ^ data[4];</pre>
43
                 crc data[26] <= crc data[18] ^ crc data[24] ^ crc data[27] ^ crc data[28] ^ crc data[30] ^ data[7] ^ data[3] ^ data[4] ^ data[1];</pre>
44
                crc data[27] <= crc data[19] ^ crc data[25] ^ crc data[28] ^ crc data[29] ^ crc data[31] ^ data[6] ^ data[3] ^ data[2] ^ data[0];</pre>
45
                crc data[28] <= crc data[20] ^ crc data[26] ^ crc data[29] ^ crc data[30] ^ data[5] ^ data[2] ^ data[1];</pre>
46
                 crc data[29] <= crc data[21] ^ crc data[27] ^ crc data[30] ^ crc data[31] ^ data[4] ^ data[1] ^ data[0];</pre>
47
                crc_data[30] <= crc_data[22] ^ crc_data[28] ^ crc_data[31] ^ data[3] ^ data[0];</pre>
48
                 crc data[31] <= crc data[23] ^ crc data[29] ^ data[2];</pre>
49
            end
50
        end
51
52
        //将计算的数据各位取反倒序赋值后输出。
53
        assign crc out[31:0] = \sim{crc data[0],crc data[1],crc data[2],crc data[3],crc data[4],crc data[5],crc data[6],crc data[7],
54
                                  crc_data[8],crc_data[9],crc_data[10],crc_data[11],crc_data[12],crc_data[13],crc_data[14],crc_data[15],
55
                                  crc_data[16],crc_data[17],crc_data[18],crc_data[19],crc_data[20],crc_data[21],crc_data[22],crc_data[23],
56
                                 crc data[24],crc data[25],crc data[26],crc_data[27],crc_data[28],crc_data[29],crc_data[30],crc_data[31]);
57
    endmodule
```

此处不对CRC校验模块进行仿真,在后文ARP接收和发送模块中一起仿真,并且验证该模块功能是否正确。

2.2、ARP接收模块

前文对<mark>以太网帧格式</mark> 和ARP协议的帧格式做了详细讲解,如图4所示,首先包括7个字节的前导码8'h55,然后帧起始符8'hd5,之后就是14字节的以太网帧头,后跟28字节的ARP 数据,18字节的数据0,最后4字节的CRC校验码。





图4 以太网ARP协议数据报

本模块以状态机为主结构,内部通过一个计数器cnt的计数值完成状态之间的跳转,状态转换图如下所示。



本设计使用了一个7个字节的移位寄存器,把接收的gmii_rxd信号暂存,后续设计也可以使用移位寄存器中暂存的数据。状态机处于空闲状态时,会去检测移位寄存器中的数据是否全为8'h55且gmii rxd为8'hd5,且gmii rx dv均为高电平,则检测到前导码和帧起始符,那么状态机跳转到接收以太网帧头状态。

在以太网帧头状态,接收目的MAC地址,如果接收到的目的MAC地址不是开发板目的MAC地址或者广播地址,则此数据报不是发给开发板的,状态机直接跳转到RX_END状态,丢弃该数据报。如果接收到的目的MAC地址满足要求则继续接收,需要检测以太网帧头的类型字节是否为ARP对应的16'h0806,如果是则跳转到ARP_DATA状态接收ARP数据段,如果不是则跳转到RX_END,丢弃该数据报。

在接收ARP数据状态时,需要把OP码保存,将源MAC地址和源IP地址保存,如果目的IP地址不是开发板IP地址,则将数据报丢弃,否则继续接收数据,当接收完ARP数据和18字节的填充数据后,跳转到接收CRC校验码状态。

状态机处于接收以太网帧头和接收ARP数据状态时,将CRC模块的使能信号拉高,且把移位寄存器第一个字节输出给CRC校验模块,进行CRC校验。当状态机跳转到接收CRC校验 状态时,CRC校验模块的使能信号拉低。当状态机回到空闲状态时,CRC校验模块的清零信号拉高。

接收完PC端发出的CRC校验码之后,与CRC校验模块输出的CRC校验码对比,如果相同,则将接收到的源MAC地址,源IP地址输出,如果OP码等于1,则将ARP请求应答指示信号输出低电平,如果OP码为2,则ARP请求应答指示信号输出高电平。

状态机处于RX_END状态时,只有检测到gmii_rx_dv为低电平时,才会回到空闲状态,继续检测下一帧数据,这是为了防止该帧数据报中可能出现与帧头和前导码一样的数据,从而解析错误。

需要注意计数器cnt在状态机不处于空闲状态和RX_END状态时就会对gmii_rxc时钟计数,状态机回到空闲状态时需要清零。计数器在状态机每个状态的最大值不一样,状态机在接收以太网帧头需要接收14字节数据,那么计数器最大值为14-1,在接收ARP数据状态,因为需要接收46字节数据,故计数器最大值为46-1。

状态机与移位寄存器gmii_rxd_r[0]的数据对齐,所以后文对数据的截取大多截取的gmii_rxd_r[0]信号。

大概含义就这么多,其余细节查看代码即可,参考代码如下所示:

```
//The first section: synchronous timing always module, formatted to describe the transfer of the secondary register to the live register ?
 1
 2
        always@(posedge clk)begin
            if(!rst n)begin
 3
 4
                state c <= IDLE;</pre>
 5
            end
 6
            else begin
 7
                state c <= state n;</pre>
 8
            end
 9
        end
10
11
        //The second paragraph: The combinational logic always module describes the state transition condition judgment.
12
        always@(*)begin
13
            case(state c)
14
                IDLE:begin
15
                    if(start)begin//检测到前导码和SFD后跳转到接收以太网帧头数据的状态。
16
                        state n = ETH HEAD;
17
                    end
18
                    else begin
19
                        state n = state c;
20
                    end
21
                end
22
                ETH HEAD:begin
23
                    if(error flag)begin//在接收帧头数据时,检测到错误。
24
                        state n = RX END;
```

```
25
                  end
26
                  else if(end cnt)begin//接收完以太网帧头数据,且没有出现错误,则继续接收ARP协议数据。
27
                      state_n = ARP_DATA;
28
                  end
29
                  else begin
30
                      state n = state c;
31
                  end
32
               end
33
              ARP DATA:begin
34
                  if(error_flag)begin//在接收ARP协议过程中检测到错误。
35
                      state n = RX END;
36
                  end
37
                  else if(end_cnt)begin//接收完ARP协议数据且未检测到数据错误。
38
                      state n = CRC;
39
                  end
40
                  else begin
41
                      state n = state c;
42
                  end
43
               end
44
              CRC:begin
45
                  if(end_cnt)begin//接收完CRC校验数据。
46
                      state_n = RX_END;
47
                  end
48
                  else begin
49
                      state_n = state_c;
50
                  end
51
               end
52
               RX END:begin
53
                  if(~gmii rx dv)begin//检测到数据线上数据无效。
54
                      state n = IDLE;
55
                  end
56
                  else begin
57
                      state_n = state_c;
58
                  end
59
               end
60
              default:begin
61
                  state_n = IDLE;
62
               end
63
           endcase
64
       end
65
```

```
66
 67
        //将输入数据保存6个时钟周期,用于检测前导码和SFD。
 68
        //注意后文的state c与gmii rxd r[0]对齐。
 69
        always@(posedge clk)begin
 70
            gmii rxd r[6] <= gmii rxd r[5];</pre>
71
            gmii rxd r[5] <= gmii rxd r[4];</pre>
 72
            gmii rxd r[4] <= gmii rxd r[3];</pre>
73
            gmii rxd r[3] <= gmii rxd r[2];</pre>
 74
            gmii rxd r[2] <= gmii rxd r[1];</pre>
 75
            gmii rxd r[1] <= gmii rxd r[0];</pre>
76
            gmii rxd r[0] <= gmii rxd;</pre>
77
            gmii rx dv r <= {gmii rx dv r[5 : 0],gmii rx dv};</pre>
 78
        end
 79
 80
        //在状态机处于空闲状态下,检测到连续7个8'h55后又检测到一个8'hd5后表示检测到帧头,此时将介绍数据的开始信号拉高,其余时间保持为低电平。
 81
        always@(posedge clk)begin
82
            if(rst n==1'b0)begin//初始值为0;
 83
                start <= 1'b0;
 84
            end
 85
            else if(state_c == IDLE)begin
 86
                start <= ({gmii rx dv r,gmii rx dv} == 8'hFF) && ({gmii rxd,gmii rxd r[0],gmii rxd r[1],gmii rxd r[2],gmii rxd r[3],gmii rxd r[4],
87
            end
88
        end
 89
 90
        //计数器,状态机在不同状态需要接收的数据个数不一样,使用一个可变进制的计数器。
 91
        always@(posedge clk)begin
 92
            if(rst n==1'b0)begin//
 93
                cnt <= 0;
 94
            end
 95
            else if(add cnt)begin
 96
                if(end cnt)
 97
                    cnt \leq 0;
 98
                else
 99
                    cnt <= cnt + 1;</pre>
100
            end
101
            else begin
102
                cnt <= 0;
103
            end
104
105
        //当状态机不在空闲状态或接收数据结束阶段时计数,计数到该状态需要接收数据个数时清零。
106
```

```
107
        assign add cnt = (state c != IDLE) && (state c != RX END);
108
        assign end cnt = add cnt && cnt == cnt num - 1;
109
110
        //状态机在不同状态,需要接收不同的数据个数,在接收以太网帧头时,需要接收14byte数据。
111
        //在接收ARP数据时,需要接收46byte数据,在CRC阶段需要接收4字节CRC校验码。
112
        always@(posedge clk)begin
            if(rst n==1'b0)begin//初始值为46;
113
114
                cnt num <= 6'd46;
115
            end
116
            else begin
117
               case(state c)
118
                   ETH HEAD : cnt num <= 6'd14;
                           : cnt num <= 6'd4;
119
                   CRC
120
                   default: cnt num <= 6'd46;</pre>
121
               endcase
122
            end
123
        end
124
125
        //接收目的MAC地址,需要判断这个包是不是发给开发板的,目的MAC地址是不是开发板的MAC地址或广播地址。
126
        always@(posedge clk)begin
127
            if(rst n==1'b0)begin//初始值为0;
128
                des mac t \leq 48'd0;
129
            end
130
            else if((state c == ETH HEAD) && add cnt && cnt < 5'd6)begin
131
                des mac t \le \{\text{des mac } t[39:0], \text{gmii } rxd \ r[0]\};
132
            end
133
        end
134
135
        //判断接收的数据是否正确,以此来生成错误指示信号,判断状态机跳转。
136
        always@(posedge clk)begin
137
            if(rst n==1'b0)begin//初始值为0;
138
               error flag <= 1'b0;
139
            end
140
            else begin
141
               case(state c)
142
                   ETH HEAD : begin
143
                       if(add cnt)
144
                           if(cnt == 6)//判断接收的数据是不是发送给开发板或者广播数据。
145
                               error flag <= ((des mac t != BOARD MAC) && (des mac t != 48'HFF FF FF FF FF));
146
                           else if(cnt ==12)//判断接收的数据是不是ARP协议。
147
```

```
148
                               error flag <= ({gmii rxd r[0],gmii rxd} != ETH TPYE);</pre>
149
                    end
                    ARP DATA : begin
150
151
                        if(add cnt && cnt == 28)begin//判断接收的目的IP地址是否正确,操作码是否为ARP的请求或应答指令。
                           error flag <= ((opcode != 16'd1) && (opcode != 16'd2)) || (des ip t != BOARD IP);
152
153
                        end
154
                    end
                    default: error flag <= 1'b0;</pre>
155
156
                endcase
            end
157
158
        end
159
        //接收OP操作码,源MAC地址,源IP地址,目的IP地址。
160
        always@(posedge clk)begin
161
            if(rst n==1'b0)begin//初始值为0;
162
                opcode <= 16'd0;
163
                src mac t <= 48'd0;</pre>
164
                src ip t <= 32'd0;</pre>
165
166
                des ip t \le 32'd0;
            end
167
168
            else if(state c == ARP DATA && add cnt)begin
                case(cnt)
169
170
                    5'd6: opcode[15:8] <= gmii rxd r[0];//操作码;
                    5'd7: opcode[7:0] <= gmii rxd r[0];//操作码;
171
172
                    5'd8,5'd9,5'd10,5'd11,5'd12,5'd13 : src mac t <= {src mac t[39:0],gmii rxd r[0]};//源MAC地址;
                    5'd14,5'd15,5'd16,5'd17 : src ip t <= {src ip t[23:0],gmii rxd r[0]};//源IP地址;
173
                    5'd24,5'd25,5'd26,5'd27 : des ip t <= {des ip t[23:0],gmii rxd r[0]};//目标IP地址;
174
                    default: ;
175
                endcase
176
            end
177
178
        end
179
        //生产CRC校验相关的数据和控制信号。
180
        always@(posedge clk)begin
181
            crc_data <= gmii_rxd_r[0];//将移位寄存器最低位存储的数据作为CRC输入模块的数据。
182
            crc clr <= (state c == IDLE);//当状态机处于空闲状态时,清除CRC校验模块计算。
183
            crc en <= (state c == ETH HEAD) || (state c == ARP DATA);//CRC校验使能信号。
184
        end
185
186
        //接收PC端发送来的CRC数据。
187
188
```

```
always@(posedge clk)begin
189
             if(rst n==1'b0)begin//初始值为0;
190
                 des_crc <= 32'hff_ff_ff_ff;</pre>
191
             end
192
             else if(add cnt && state c == CRC)begin//先接收的是低位数据;
193
                 des crc \leftarrow {gmii rxd r[0], des crc[23:8]};
194
             end
195
         end
196
197
         //生成相应的输出数据。
198
         always@(posedge clk)begin
199
             if(rst n==1'b0)begin//初始值为0;
200
             arp_rx_type <= 1'b0;</pre>
201
             arp rx done <= 1'b0;</pre>
202
             src_mac <= 48'd0;</pre>
203
             src ip <= 32'd0;</pre>
204
             end//如果CRC校验成功,把ARP协议接收完成信号拉高,把接收到的源MAC和IP地址输出,并且将ARP协议类型输出。
205
             else if(state_c == CRC && end_cnt && (\{gmii_rxd_r[0], des_crc[23:0]\} == crc_out))begin
206
                 arp rx done <= 1'b1;</pre>
207
                 src_mac <= src_mac_t;</pre>
208
                 src ip <= src ip t;</pre>
209
                 if(opcode == 16'd1)
210
                     arp_rx_type <= 1'b0;//ARP请求;
211
                 else
212
                     arp_rx_type <= 1'b1;//ARP应答;
213
             end
214
             else begin
                 arp_rx_done <= 1'b0;</pre>
             end
         end
  对应的TestBench如下所示:
```

```
1 `timescale 1 ns/1 ns
2 module test();
3 parameter CYCLE = 8 ;//系统时钟周期,单位ns,默认10ns;
```

```
4
       parameter
                  RST TIME
                                                                ;//系统复位持续时间,默认10个系统时钟周期;
                                     10
 5
                                     1000
                  STOP TIME
                                                                ;//仿真运行时间,复位完成后运行1000个系统时钟后停止;
       parameter
                                  =
 6
                  BOARD MAC
                                     48'h00 11 22 33 44 55
       parameter
                                  =
 7
                  BOARD IP
                                     {8'd192,8'd168,8'd1,8'd10} ;
       parameter
 8
       localparam SOURCE MAC
                                     48'h23_45_67_89_0a_bc
 9
       localparam
                  SOURCE IP
                                     {8'd192,8'd168,8'd1,8'd23} ;
10
       localparam ETH TPYE
                                                                ;//以太网帧类型 ARP
                                     16'h0806
11
12
                          clk
       reg
                                                                ;//系统时钟,默认100MHz;
13
                          rst n
                                                                ;//系统复位,默认低电平有效;
       reg
14
               [7:0]
                          gmii rxd
       reg
                                                                ;
15
       reg
                          gmii rx dv
                                                                ;
16
17
                          crc clr r
       wire
18
       wire
                          crc_en
19
       wire
               [7:0]
                          crc data
20
               [31:0]
       wire
                          crc out r
21
       wire
               [31 : 0]
                          src_ip
22
               [47 : 0]
       wire
                          src mac
23
       wire
                          arp rx done
24
       wire
                          arp rx type
25
26
       arp rx #(
27
           .BOARD MAC ( BOARD MAC
                                     ),
28
           .BOARD IP
                      ( BOARD IP
                                     )
29
       )
30
       u_arp_rx (
31
           .clk
                      ( clk
                                     ),
32
           .rst n
                      ( rst n
                                     ),
33
           .gmii_rxd ( gmii_rxd
                                     ),
34
           .gmii_rx_dv ( gmii_rx_dv
                                     ),
35
                                     ),
           .crc_out
                     ( crc_out_r
36
           .crc en
                      ( crc_en
                                     ),
37
           .crc clr
                      ( crc clr r
                                     ),
38
           .crc_data ( crc_data
                                     ),
39
           .arp rx done( arp rx done
40
           .arp_rx_type( arp_rx_type
                                     ),
41
           .src_mac
                      ( src_mac
                                     ),
42
           .src ip
                      ( src ip
                                     )
43
       );
44
```

```
45
       //例化CRC校验模块
46
       crc32 d8 u crc32 d8 2 (
           .clk
                      ( clk
                                      ),
47
                                      ),
48
           .rst n
                      ( rst n
                      ( crc data
                                      ),
49
           .data
                      ( crc_en
50
           .crc en
                                      ),
51
           .crc clr
                     ( crc clr r
                                      ),
           .crc out
                     ( crc out r
52
53
       );
54
55
                          crc clr
       reg
                                          ;
56
                          gmii crc vld
       reg
             [7:0]
                          gmii_rxd_r
57
       reg
58
                          gmii rx dv r
       reg
                                          ;
                          crc_data_vld
59
       req
60
       wire [31 : 0]
                          crc out
61
       //生成周期为CYCLE数值的系统时钟;
62
63
       initial begin
           clk = 0;
64
           forever #(CYCLE/2) clk = ~clk;
65
66
       end
67
       //生成复位信号;
68
       initial begin
69
           #1;gmii rxd = 0; gmii rx dv = 0;gmii crc vld = 1'b0;
70
           gmii_rxd_r=0;gmii_rx_dv_r=0;crc_clr=0;
71
           rst_n = 1;
72
73
           #2;
74
           rst n = 0; // 开始时复位10个时钟;
75
           #(RST_TIME*CYCLE);
76
           rst_n = 1;
           #(20*CYCLE);
77
78
           repeat(4)begin//发送4帧ARP指令;
79
               gmii_tx_test();
               gmii crc vld = 1'b1;
80
               gmii_rxd_r = crc_out[7 : 0];
81
82
               #(CYCLE);
83
               gmii rxd r = crc out[15 : 8];
               #(CYCLE);
84
85
```

```
gmii rxd r = crc out[23 : 16];
86
87
                #(CYCLE);
                gmii_rxd_r = crc_out[31 : 24];
88
                #(CYCLE);
89
                gmii_crc_vld = 1'b0;
90
                crc clr = 1'b1;
91
                #(CYCLE);
92
                crc clr = 1'b0;
93
                #(20*CYCLE);
94
            end
95
96
            $stop;//停止仿真;
97
        end
98
 99
        reg [5:0] i;
100
        task gmii tx test;
101
            begin
102
                crc data vld = 1'b0;
103
                #(CYCLE);
104
                repeat(7)begin//发送前导码7个8'H55;
105
                    gmii rxd r = 8'h55;
106
                    gmii_rx_dv_r = 1'b1;
107
                    #(CYCLE);
108
                end
109
                gmii rxd r = 8'hd5;//发送SFD,一个字节的8'hd5;
110
                #(CYCLE);
111
                crc data vld = 1'b1;
112
                for(i=0; i<6; i=i+1)begin//发送6个字节的目的MAC地址;
113
                    gmii rxd r = BOARD MAC[47-8*i -: 8];
114
                    #(CYCLE);
115
                end
116
                for(i=0; i<6; i=i+1)begin//发送6个字节的源MAC地址;
117
                    gmii_rxd_r = SOURCE_MAC[47-8*i -: 8];
118
                    #(CYCLE);
119
                end
120
                for(i=0; i<2; i=i+1)begin//发送2个字节的以太网类型;
121
                    gmii_rxd_r = ETH_TPYE[15-8*i -: 8];
122
                    #(CYCLE);
123
                end
124
                gmii_rxd_r = 8'd0; // 发送2字节的硬件地址类型。
125
126
```

```
---
                #(CYCLE);
127
                gmii rxd r = 8'd1;
128
                #(CYCLE);
129
                gmii rxd r = 8'h08;//发送2字节的协议类型, 0X0800表示上层IP协议。
130
                #(CYCLE);
131
               gmii rxd r = 8'h00;
132
                #(CYCLE);
133
                gmii rxd r = 8'h06;//发送1字节的硬件地址长度。
134
                #(CYCLE);
135
                gmii rxd r = 8'h04;//发送1字节的IP地址长度。
136
                #(CYCLE);
137
                gmii rxd r = 8'h00;//发送2字节的0P编码,1表示ARP请求,2表示ARP应答。
138
                #(CYCLE);
139
                gmii rxd r = 8'h02;
140
                #(CYCLE);
141
                for(i=0; i<6; i=i+1)begin//发送6个字节的源MAC地址;
142
                   gmii rxd r = SOURCE MAC[47-8*i -: 8];
143
                   #(CYCLE);
144
                end
145
                for(i=0; i<4; i=i+1)begin//发送4个字节的源IP地址;
146
                   gmii rxd r = SOURCE IP[31-8*i -: 8];
147
                   #(CYCLE);
148
                end
149
                for(i=0; i<6; i=i+1)begin//发送6个字节目的MAC地址;
150
                   gmii rxd r = BOARD MAC[47-8*i -: 8];
151
                   #(CYCLE);
152
                end
153
                for(i=0; i<4; i=i+1)begin//发送4个字节的目的IP地址;
154
                   gmii rxd r = BOARD IP[31-8*i -: 8];
155
                   #(CYCLE);
156
                end
157
                for(i=0; i<18; i=i+1)begin//补发18个字节的0;
158
                   gmii_rxd_r = 8'd0;
159
                   #(CYCLE);
160
                end
161
                crc data vld = 1'b0;
162
               gmii_rx_dv_r = 1'b0;
163
            end
164
        endtask
165
166
```

167

```
TU/
        crc32 d8 u crc32 d8 1 (
168
            .clk
                        ( clk
                                       ),
169
            .rst_n
                        ( rst_n
                                       ),
170
            .data
                        ( gmii rxd r
                                       ),
171
            .crc_en
                      ( crc_data_vld ),
172
                      ( crc clr
            .crc clr
                                       ),
173
            .crc out
                        ( crc out
                                       )
174
        );
175
176
        always@(posedge clk)begin
177
            if(rst n==1'b0)begin//初始值为0;
178
                qmii rxd <= 8'd0;
179
                gmii rx dv <= 1'b0;
180
             end
181
            else if(gmii_rx_dv_r || gmii_crc_vld)begin
182
                gmii rxd <= gmii rxd r;</pre>
183
                gmii rx dv <= 1'b1;
184
            end
185
            else begin
186
                gmii rx dv <= 1'b0;
187
             end
        end
```

endmodule



仿真截图如下所示,检测到前导码和帧起始符,start信号为高电平,状态机从空闲转台跳转到接收以太网帧头状态,且状态机与gmii_rxd_r[0]的数据对齐。




图6 检测到前导码和帧起始符

然后就是接收以太网帧头和ARP数据报了,如下所示,都比较简单,不做赘述,需要细节的可以打开工程自行仿真查看。




图7接收以太网帧头和ARP数据

下图为接收CRC校验,天蓝色信号des_crc是接收到的CRC校验码的低24位,红色信号crc_out是该模块通过接收数据计算出的CRC校验码,在计数器等于3时,{gmii_rxd_r[0],crc_out}==crc_out则说明接收的数据正确,将接收完成信号arp_rx_done拉高一个时钟周期。




图8接收CRC校验

注意32位CRC校验码先发低字节数据,后发高字节数据。

如何验证CRC计算正确呢?可以通过CRC计算器,计算出发送这些数据的CRC校验码是多少,与仿真结果对比,进而确定模块输出的CRC校验码是否正常。

如下图所示,将以太网帧头和ARP数据(包括18字节的填充数据)写入1处,选择CRC-32,点击3处进行计算,4就是计算结果,32'h30D25366,与图8中红色信号计算结果一致,证明CRC校验模块设计也没有问题。




图9 CRC校验计算器

以上就是ARP接收模块的设计,对该模块进行了仿真,仿真也处于正常状态,后续上板可以通过ILA抓包查看上板时序。

2.3、ARP发送模块

ARP发送模块相比接收模块会更加简单,最简单的设计方法其实是通过一个计数器记录发送数据个数,然后根据计数器译码输出数据即可,但是这种方式不方便查看。所以本文还 是通过一个状态机嵌套计数器的方式实现。

状态机处于空闲状态时,如果gmii_tx_start开始信号位高电平时,此时如果检测模块接收的目的MAC和目的IP地址是否为0,不为0就更新目的MAC地址和目的IP地址。开始产生数据,状态机跳转到发送前导码和帧起始符状态。




图10 ARP发送模块状态转换图

前导码和帧起始符发送完成后,状态机跳转到发送以太网帧头状态,然后发送ARP数据,最后发送CRC校验码,由于CRC校验码的计算会滞后输入信号一个时钟周期,所以将前面 的数据打一拍在输出,就能刚好接上CRC校验码,数据发送完成后状态机回到初始状态。因此该模块其实比较简单。

对应的参考代码如下所示:

```
localparam
 1
                                          5'b0 0001
                                                                      ;//初始状态,等待开始发送信号;
                       IDLE
 2
        localparam
                       PREAMBLE
                                          5'b0 0010
                                                                      ;//发送前导码+帧起始界定符;
                       ETH HEAD
 3
                                          5'b0 0100
        localparam
                                                                      ;//发送以太网帧头;
 4
        localparam
                       ARP DATA
                                          5'b0 1000
                                                                      ;//发送ARP协议数据;
 5
        localparam
                       CRC
                                         5'b1 0000
                                                                      ;//发送CRC校验值;
 6
        localparam
                       MIN DATA NUM
                                       = 16' d46
                                                                      ;//以太网数据最小为46个字节,不足部分填充数据0。
 7
 8
                                           gmii tx en r
                                                                      ;//
        reg
 9
                                                                      ;//
                       [47 : 0]
                                           des mac r
        req
10
                       [31 : 0]
                                          des ip r
        reg
11
                       [1 : 0]
                                          arp tx type r
        reg
                       [4:0]
12
        reg
                                           state n
13
        reg
                       [4:0]
                                           state c
                       [5 : 0]
14
                                           cnt
                                                                      ;//
        reg
15
        reg
                       [5 : 0]
                                           cnt num
                                                                      ;//
16
17
        wire
                                           add cnt
                                                                      ;
18
        wire
                                           end cnt
19
20
        //在状态机空闲状态下,上游发送使能信号时,将目的MAC地址和目的IP以及ARP的操作类型进行暂存。
       always@(posedge clk)begin
21
22
           if(rst n==1'b0)begin//初始值为0;
               des_ip_r <= DES_IP;</pre>
23
24
               des mac r <= DES MAC;</pre>
25
               arp tx type r <= OPCODE;</pre>
26
            end
27
            else if(arp tx en && state c == IDLE)begin
28
               arp tx type r <= arp tx type ? 2'd2 : 2'd1;</pre>
29
               if((des_mac != 48'd0) && (des_ip != 48'd0))begin//当接收到目的MAC地址和目的IP地址时更新。
30
                   des ip r <= des ip;</pre>
31
                   des mac r <= des mac;</pre>
32
               end
33
            end
34
        end
35
36
       //The first section: synchronous timing always module, formatted to describe the transfer of the secondary register to the live register ?
37
       always@(posedge clk)begin
38
            if(!rst n)begin
39
               state c <= IDLE;</pre>
40
            end
11
```

```
41
           else begin
42
               state c <= state n;</pre>
43
           end
44
       end
45
46
       //The second paragraph: The combinational logic always module describes the state transition condition judgment.
47
       always@(*)begin
48
           case(state c)
49
               IDLE:begin
50
                   if(arp_tx_en)begin//在空闲状态接收到上游发出的使能信号;
51
                       state n = PREAMBLE;
52
                   end
53
                   else begin
54
                       state n = state c;
55
                   end
56
               end
57
               PREAMBLE:begin
58
                   if(end_cnt)begin//发送完前导码和SFD;
59
                       state n = ETH HEAD;
60
                   end
61
                   else begin
62
                       state n = state c;
63
                   end
64
               end
65
               ETH HEAD:begin
66
                   if(end cnt)begin//发送完以太网帧头数据;
67
                       state_n = ARP_DATA;
68
                   end
69
                   else begin
70
                       state_n = state_c;
71
                   end
72
               end
73
               ARP_DATA:begin
74
                   if(end cnt)begin//发送完ARP协议数据;
75
                       state_n = CRC;
76
                   end
77
                   else begin
78
                       state_n = state_c;
79
                   end
80
               end
81
```

00

```
ŏ۷
                CRC:begin
83
                    if(end cnt)begin//发送完CRC校验码;
84
                        state n = IDLE;
85
                    end
86
                    else begin
87
                        state n = state c;
88
                    end
89
                end
90
                default:begin
91
                    state n = IDLE;
92
                end
93
            endcase
94
        end
95
96
        //计数器cnt,记录状态机每个状态持续的时钟个数。
97
        always@(posedge clk)begin
98
            if(rst n==1'b0)begin//
99
                cnt \leq 0;
100
            end
101
            else if(add_cnt)begin
102
                if(end cnt)
103
                    cnt <= 0;
104
                else
105
                    cnt <= cnt + 1;</pre>
106
            end
107
        end
108
109
        assign add_cnt = (state_c != IDLE);//状态机不处于空闲状态时对时钟进行计数。
110
        assign end_cnt = add_cnt && cnt == cnt_num - 1;
111
112
        always@(posedge clk)begin
113
            if(rst_n==1'b0)begin//初始值为0;
114
                cnt num <= 6'd46;
115
            end
116
            else begin
117
                case (state c)
118
                    PREAMBLE : cnt_num <= 6'd8;</pre>
119
                    ETH_HEAD : cnt_num <= 6'd14;</pre>
120
                    CRC: cnt_num <= 6'd5;//CRC在时钟1时才开始发送数据,这是因为CRC计算模块输出的数据会延后一个时钟周期。
121
                    default: cnt num <= 6'd46;</pre>
122
```

```
123
                endcase
124
            end
125
        end
126
127
        //根据状态机和计数器的值产生输出数据,只不过这不是真正的输出,还需要延迟一个时钟周期。
128
        always@(posedge clk)begin
129
            if(rst n==1'b0)begin//初始值为0;
130
                crc data <= 8'd0;
131
            end
132
            else if(add cnt)begin
133
                case (state c)
134
                    PREAMBLE : if(end cnt)
135
                                   crc data <= 8'hd5;//发送1字节SFD编码;
136
                               else
137
                                  crc data <= 8'h55;//发送7字节前导码;
138
                    ETH HEAD : if(cnt < 6)
139
                                   crc data <= des mac r[47 - 8*cnt -: 8];//发送目的MAC地址,先发高字节;
140
                               else if(cnt < 12)
141
                                   crc data <= BOARD MAC[47 - 8*(cnt-6) -: 8];//发送源MAC地址,先发高字节;
142
                               else
143
                                   crc data <= ETH TYPE[15 - 8*(cnt-12) -: 8];//发送源以太网协议类型,先发高字节;
144
                   ARP DATA : begin
145
                               case (cnt)
146
                                  6'd0 , 6'd1 : crc data <= HD TYPE[15 - 8*cnt -: 8];//发送硬件类型,先发高字节;
147
                                  6'd2 , 6'd3 : crc data <= PROTOCOL TYPE[15 - 8*(cnt-2) -: 8];//发送协议类型,先发高字节;
148
                                             : crc data <= HD LEN;//发送硬件地址长度;
                                  6'd4
149
                                             : crc_data <= PROTOCOL_LEN;//发送协议地址长度;
                                  6'd5
150
                                  6'd6
                                             : crc data <= 8'd0;//发送ARP操作类型;
151
                                  6'd7
                                             : crc data <= {6'd0,arp tx type r};//发送ARP操作类型;
152
                                  6'd8 , 6'd9 , 6'd10 , 6'd11 , 6'd12 , 6'd13 : crc data <= BOARD MAC[47 - 8*(cnt-8) -: 8];//发送源MAC地址;
153
                                  6'd14 , 6'd15 , 6'd16 , 6'd17 : crc data <= BOARD IP[31 - 8*(cnt-14) -: 8];//发送源IP地址;
154
                                  6'd18 , 6'd19 , 6'd20 , 6'd21 , 6'd22 , 6'd23 : crc data <= des mac r[47 - 8*(cnt-18) -: 8];//发送目的MAC地址;
155
                                  6'd24 , 6'd25 , 6'd26 , 6'd27 : crc data <= des ip r[31 - 8*(cnt-24) -: 8];//发送目的IP地址;
156
                                  default : crc data <= 8'd0;//其余时间补0;
157
                               endcase
158
                   end
159
                endcase
160
            end
161
        end
162
163
```

```
164
        //生成一个crc data指示信号,用于生成gmii txd信号。
165
        always@(posedge clk)begin
166
            if(rst n==1'b0)begin//初始值为0;
167
                gmii tx en r \le 1'b0;
168
            end
169
            else if(state c == CRC)begin
170
               qmii tx en r \le 1'b0;
171
            end
172
            else if(state c == PREAMBLE)begin
173
               gmii tx en r \le 1'b1;
174
            end
175
        end
176
177
        //生产CRC校验模块使能信号,初始值为0,当开始输出以太网帧头时拉高,当ARP和以太网帧头数据全部输出后拉低。
178
        always@(posedge clk)begin
179
            if(rst n==1'b0)begin//初始值为0;
180
               crc en <= 1'b0;
181
            end
182
            else if(state c == CRC)begin//当ARP和以太网帧头数据全部输出后拉低.
183
               crc en <= 1'b0;
184
            end//当开始输出以太网帧头时拉高。
185
            else if(state c == ETH HEAD && add cnt)begin
186
               crc en <= 1'b1;
187
            end
188
        end
189
190
        //生产CRC校验模块清零信号,状态机处于空闲时清零。
191
        always@(posedge clk)begin
192
            crc clr <= (state c == IDLE);</pre>
193
        end
194
195
        //生成gmii txd信号,默认输出0。
196
        always@(posedge clk)begin
197
            if(rst n==1'b0)begin//初始值为0;
198
               gmii txd <= 8'd0;
199
            end//在输出CRC状态时,输出CRC校验码,先发送低位数据。
200
            else if(state_c == CRC && add_cnt && cnt>0)begin
201
               gmii txd <= crc out[8*cnt-1 -: 8];</pre>
202
            end//其余时间如果crc data有效,则输出对应数据。
203
            else if(gmii tx en r)begin
204
```

```
gmii txd <= crc data;</pre>
205
206
           end
207
        end
208
        //生成gmii txd有效指示信号。
209
        always@(posedge clk)begin
210
           gmii tx en <= gmii tx en r || (state c == CRC);</pre>
211
212
        end
213
214
        //模块忙闲指示信号, 当接收到上游模块的使能信号或者状态机不处于空闲状态时拉低, 其余时间拉高。
215
        //该信号必须使用组合逻辑产生,上游模块必须使用时序逻辑检测该信号。
216
        always@(*)begin
           if(arp_tx_en || state_c != IDLE)
217
               rdy = 1'b0;
           else
               rdy = 1'b1;
        end
```

ARP发送模块仿真如下图所示,当arp_tx_en有效时,状态机跳转到发送前导码和帧起始符状态,开始产生数据。



图11 ARP发送模块仿真

下图为发送CRC校验字段的仿真,红色信号是最终输出的数据,而橙色crc_out是CRC校验模块计算得到的数据。




图12 ARP发送模块仿真

ARP发送和接收模块的设计就到此结束了,后续上板时通过ILA抓取,查看代码运行。

3、ARP_CTRL模块设计

如果按键按下,FPGA向PC发送ARP请求,如果FPGA接收到PC发出的ARP请求,则FPGA向PC端发送ARP应答。

ARP控制模块检测到按键按下且ARP发送模块处于空闲时,将ARP发送模块的开始发送信号拉高,向PC端发出ARP请求。如果检测到PC端发给FPGA的ARP请求,则将ARP发送 模块的开始信号拉高。

参考代码如下所示:

```
always@(posedge clk)begin
 1
 2
           if(rst n==1'b0)begin//初始值为0;
 3
              start <= 1'b0;
 4
           end
 5
           else if(key_in || (arp_rx_done && ~arp_rx_type))begin
 6
               start <= 1'b1;
 7
           end
 8
           else if(arp_tx_rdy)begin//当下游模块处于空闲时拉低。
 9
              start <= 1'b0;
10
           end
11
       end
12
13
       //当需要发送ARP指令且发送模块空闲时有效,其余时间均为低电平。
14
```

```
always@(posedge clk)begin
15
16
            arp tx en <= start && arp tx rdy;</pre>
17
        end
18
        always@(posedge clk)begin
19
            if(rst n==1'b0)begin//初始值为0;
20
21
                arp tx type <= 1'b0;</pre>
22
            end
23
            else if(arp rx done && ~arp rx type)begin//接收到PC的ARP请求时,应该回发应答信号。
24
                arp tx type <= 1'b1;</pre>
25
            end
26
            else if(key in || (arp rx done && arp rx type))begin//其余时间发送请求指令。
27
                arp tx type <= 1'b0;</pre>
28
            end
        end
```

~

由于模块过于简单,就不进行仿真了。

4、上板测试

将顶层模块综合,加入ILA,然后上板测试,综合工程后下载程序到板子,然后做一些准备,顶层将目的IP地址设置为192.168.1.102,所以我们需要先把电脑的IP地址设置为192.168.1.102。

```
top.srcs > sources_1 > imports > src > 🗱 top.v
  module top #(
                        TIME_20MS
                                       = 20_000_000
      parameter
                        TIME_CLK
                                      = 8
                                                                   ,//系统时钟周期, 默认8ns。
      parameter
                        BOARD_MAC
                                       = 48'h00_11_22_33_44_55
                                                                   ,//开发板MAC地址 00-11-22-33-44-55;
      parameter
                        BOARD_IP
                                       = {8'd192,8'd168,8'd1,8'd10} ,//开发板IP地址 192.168.1.10;
      parameter
                        DES_MAC
                                       = 48'hff_ff_ff_ff_ff
      parameter
                                       = {8'd192,8'd168,8'd1,8'd102} //目的IP地址 192.168.1 CSDN @电路_fpga
                        DES IP
      parameter
```

图13 顶层模块

如下图所示,在电脑的搜索框中输入网络连接,然后点击查看网络连接,开发板网口与电脑通过网线连接后,图中3处就会出现以太网。




图14 查看网络连接

然后选中以太网鼠标右键,点击属性。



图15 查看属性

然后进行下图所示操作,首先双击协议版本,然后手动设置IP,将IP地址设置成图13中目的IP地址一致,其余设置与图16保持一致,之后点击确定。




图16 PC的IP设置

然后再电脑的搜索栏中输入dos,鼠标右键命令提示符,然后以管理员身份运,如下图所示。



图17 运行命令提示符

输入arp-a指令,查看arp列表,如下图所示,可以看到PC中存在192.168.1.102的IP地址,但是并没有FPGA的MAC地址和IP地址,这是因为开发板和PC还没有进行通信。

```
■ 管理员:命令提示符
Microsoft Windows [版本 10.0.22631.3007]
(c) Microsoft Corporation。保留所有权利。
 :\Windows\System32 arp -a
接口:192.168.170.189 --- 0xc
Internet 地址 物理地址
 192. 168. 170. 54
192. 168. 170. 255
                            ae-bf-61-f7-9b-13
                            ff-ff-ff-ff-ff
                            01-00-5e-00-00-16
01-00-5e-00-00-fb
 224. 0. 0. 22
 224. 0. 0. 251
 224. 0. 0. 252
239. 255. 255. 250
255. 255. 255. 255
                            01-00-5e-00-00-fc
                            01-00-5e-7f-ff-fa
                            ff-ff-ff-ff-ff
接口: 192. 168. 1. 102 --- 0xf
                            物理地址
 Internet 地址
 192. 168. 1. 255
                            ff-ff-ff-ff-ff
 224. 0. 0. 22
                            01-00-5e-00-00-16
 224. 0. 0. 251
                            01-00-5e-00-00-fb
 239, 255, 255, 250
                            01-00-5e-7f-ff-fa
 \Windows\System32>_
                                                                                                         CSDN @电路 fpga
```

图18 查看arp列表

然后通过下载器给FPGA下载代码,然后按下开发板的按键,FPGA向PC发出ARP请求。通过ILA抓取gmii_tx_en或者gmii_rx_dv的结果如下所示,检测到按键信号有效后,发出arp请求数据帧,目的MAC地址为广播地址。




图19 FPGA发出ARP请求

当PC端接收到FPGA发送的ARP请求数据报后,PC端回复FPGA的ARP应答数据报(下图天蓝色信号)。




图20 PC端发出ARP应答数据报

将应答数据报放大后,如下图所示,此时目的MAC地址就是开发板的目的MAC地址,因为PC已经知道FPGA的MAC地址了。arp_rx_done信号拉高表示该数据报接收完成且CRC校验通过。




图21 PC端发出的ARP应答数据报

此时在命令提示符中输入arp -a, 就可以查到开发板的MAC地址和IP地址了, 如下图所示。




图22 命令提示符查询arp连接

此时我们还可以打开wireshark软件抓取以太网数据报,打开wireshark软件,如下图所示,点击以太网。



图23 打开wireshark软件

然后按下开发板的按键,wireshark软件就能够抓到FPGA发送给PC的ARP请求数据报和PC回复FPGA的ARP应答包,如下图所示。

| 4 以大 | 大网 | | | | |
|----------------|----------------------|-------------------|-------------------|----------|-----------------------------------------------|
| 文件(E) | 编辑(E) 视图(V) | 跳转(G) 捕获(C) 分析(A) | 统计(S) 电话(Y) 无线(W) | 工具(工) 帮助 | 助田 |
| (III) | <u> </u> | 🖺 🤇 👄 👄 😤 🕧 🗓 | 🕎 📃 વિવધ્ | | |
| Apply | , a display filter … | (Ctrl-/> | | | |
| lo. | Time | Source | Destination | Protocol | Length Info |
| г | 1 0.000000 | 192.168.1.102 | 192.168.1.255 | UDP | 50 63157 → 1534 Len=8 |
| L | 2 0.000023 | 192.168.1.102 | 192.168.1.255 | UDP | 50 63157 → 1534 Len=8 |
| | 3 1.826748 | Cimsys_33:44:55 | d8:43:ae:16:19:d8 | ARP | 60 Who has 192.168.1.102? Tell 192.168.1.10 1 |
| | 4 1.826780 | d8:43:ae:16:19:d8 | Cimsys 33:44:55 | ARP | 42 192.168.1.102 is at d8:43:ae:16:19:d8 |
| | 5 1.826797 | d8:43:ae:16:19:d8 | Cimsys_33:44:55 | ARP | 42 192.168.1.102 is at d8:43:ae:16:19:d8 2 |
| | 6 1.853391 | 192.168.1.102 | 192.168.1.255 | UDP | 50 1534 → 1534 Len=8 |
| | 7 1.853399 | 192.168.1.102 | 192.168.1.255 | UDP | 50 1534 → 1534 Len=8 |
| | 8 2.712721 | 192.168.1.102 | 192.168.1.255 | UDP | 153 63158 → 1534 Len=111 CCCDN (CCDN) (CCDN) |
| | 9 2.712746 | 192.168.1.102 | 192.168.1.255 | UDP | 153 63158 → 1534 Len=111 CSDN @电路_fpga |

图24 wireshark软件抓取ARP数据报

1是FPGA发送的ARP请求数据报,双击该数据报,得到如下图所示,可以看到下图wireshark抓到的数据与图20中ILA抓取的数据是一致的。

```
■ Wireshark · 分担 1 · 以太网

 Frame 1: 60 bytes on wire (480 bits), 60 bytes captured (480 bits) on interface 0
 Ethernet II, Src: Cimsys 33:44:55 (00:11:22:33:44:55), Dst: Broadcast (ff:ff:ff:ff:ff:ff)
  > Destination: Broadcast (ff:ff:ff:ff:ff:ff)目的MAC地址
  > Source: Cimsys_33:44:55 (00:11:22:33:44:55) IMAC地址
    Type: ARP (0x0806) ARP数据包
    Y Address Resolution Protocol (request)
    Hardware type: Ethernet (1) 硬件地址类型
    Protocol type: IPv4 (0x0800) 的议类型
    Hardware size: 6 MAC地址长度
    Protocol size: 4 IP地址长度
    Opcode: request (1) ARP数据报类型
    Sender MAC address: Cimsys 33:44:55 (00:11:22:33:44:55) 源MAC地址
    Sender IP address: 192.168.1.10 源IP地址
    Target MAC address: Broadcast (ff:ff:ff:ff:ff:ff) EMMACIBIN
    Target IP address: 192.168.1.102 目的IP地址
 0000 ff ff ff ff ff ff 00 11 22 33 44 55 08 06 00 01 ........ "3DU....
 0010 08 00 06 04 00 01 00 11 22 33 44 55 c0 a8 01 0a ...... "3DU....
 0020 ff ff ff ff ff c0 a8 01 66 00 00 00 00 00 00 .....f....
                                                ...... CSDN @ 电路 foga
```

图25 wireshark抓取的ARP请求包

2是PC回复FPGA的ARP应答数据报,双击打开该数据报,如下图所示,报文类型为2,证明是ARP应答包,该数据报发送的数据与图21中ILA抓取的数据一致。




图26 wireshark抓取的ARP应答包

上述对FPGA发送ARP请求,PC回复ARP应答进行了验证,后面需要对PC端发出ARP请求,FPGA是否能够回复PC端进行验证。首先通过arp -d指令,删除PC端arp连接,然后再使用arp -a查询arp列表,得知开发板的MAC地址和IP地址已经被PC清除。



图27 清除PC端arp列表

然后开发板重新下载程序,ILA准备抓取数据,wireshark清除抓取的数据后重新抓取数据,然后再命令提示符窗口输入ping 192.168.1.10,因为开发板没有实现ICMP协议,所以并不能响应,但是该指令PC端也会向开发板发送ARP请求指令,所以本文可以用该指令进行测试。

当该指令运行结束后,输入arp-a指令,就可以查看到FPGA的MAC地址和IP地址已经存在PC端的ARP列表里了,验证成功。

```
■ 管理员:命令提示符
                                                                                                                                                    - D X
 门: 192.168.1.102
Internet 地址
                               0xf
物理地址
01-00-5e-00-00-16
                                                              熱型
224.0.0.22
:\Windows\System32 ping 192.168.1.10
在 Ping 192.168.1.10 具有 32 字节的数据:
 92.168.1.10 的 Ping 统计信息;
数据包: 已发送 = 4。已接收 = 0,丢失 = 4(100% 丢失),
 \Windows\System32\parp -a
徒日: 192. 168. 170. 189
Internet 地地
192. 168. 170. 54
192. 168. 170. 255
224. 0. 0. 22
224. 0. 0. 251
239. 255. 255. 250
                             --- 0xc
物理地址
ae-bf-61-f7-9b-13
ff-ff-ff-ff-ff
01-00-5e-00-00-16
01-00-5e-00-00-fb
                               01-00-5e-7f-ff-fa
 口: 192.168.1.102 ---
Internet 地址
                               · Oxf
物理地址
                              192, 168, 1, 10
  192, 168, 1, 255
224, 0, 0, 22
224, 0, 0, 251
239, 255, 255, 250
                                                                                                                                CSDN @电路_fpga
  Windows\System32>
```

图28 PC端发起ARP请求

接下来查看ILA抓取的数据报吧,ILA深度设置的比较大,并且可以触发32次,所以基本上不会漏掉数据报。



图29 ILA抓取的数据报

如下图所示,ILA抓取PC端发送给FPGA的ARP请求数据报后,FPGA马上向PC端回复了ARP应答数据报。




图30 ILA抓取的ARP数据报

下图为ILA抓取的ARP请求数据报,PC端发出的ARP请求数据报的以太网帧头的目的MAC地址为广播地址,但是再ARP数据段中,**发送的目的MAC地址全为0,并不是广播地址**,这也许是因为接收端不会解析这部分数据,所以就没有做处理吧。




图31 ILA抓取PC端发出的ARP请求包

同时wireshark抓取的数据报问如下所示,不知道为什么,我的wireshark每次都会显示发送了2次的ARP请求,但是ILA和FPGA都只能收到一个数据报。




图32 wireshark抓取数据报

打开ARP请求数据报,如下图所示,两个目的MAC地址的数值也不一致,应该跟猜想一样吧。




图33 wireshark抓取ARP请求数据报

然后查看FPGA发送的ARP应答数据报,ILA抓取的结果如下图所示,紫红色信号就是以太网发送信号。目的MAC地址就是图33中PC端的MAC地址,目的IP也是电脑的IP地址。




图34 ILA抓取FPGA发送的ARP应答数据报

对应的wireshark抓取该包的数据如下图所示,与上图保持一致。




图35 wireshark抓取ARP应答数据报

从图34可知发送的CRC校验码为32'hcdc83243,使用CRC计算器对图35的数据进行计算,如下图所示,与模块计算一致,没有错误。




图36 验证CRC计算

至此,本文的验证就结束了,主要通过FPGA解析ARP数据报,然后向PC端发送ARP数据报,也简单介绍了wireshark软件的使用,利用该软件,结合ILA再调试时可以事半功倍。 后续的ICMP和UDP其实都离不开ARP协议,学会设计ARP协议后,ICMP和UDP的实现也就比较简单了。

在接收数据时充分使用移位寄存器还可以将代码简化,有些地方接收数据根本不需要进行移位操作,在计数器某个状态时,直接对移位寄存器中某段数据保存即可,也可以简化判 断电路。

本工程可以在公众号后台回复"基于FPGA的ARP实现"(不包含引号)获取。

您的支持是我更新的最大动力! 将持续更新工程, 如果本文对您有帮助, 还请多多点赞备、评论 和收藏☆!