# 基于FPGA的AXI\_FULL主机模块测试(含源码)

前文对axi\_full总线的各个信号进行了简要讲解,本文使用 Verilog HDL编写主机模块,对其时序进行讲解,最终进行仿真。

首先可以在vivado中获取官方提供的axi\_full主机模块,参考其设计思路,但是官方设计过于繁琐,本文不对其模块代码进行讲解,而是自己实现这个模块的功能,从而熟悉该接口的设计。

该模块的功能主要是向从机的地址中写入固定突发长度的数据,然后读出这些地址的数据进行比较,如果读出数据与写入数据不一致,则停止读写。

## 1、设计思路

Axi\_full协议是支持同时读写的,但是同时读写从机同一地址数据会导致读出错误数据。因为本文只是验证读、写各个通道时序,保证读写数据正确性,对于读写速度没有太高要求。因此可以通过一个状态来控制读写,写对一段地址写入数据,然后再读出该段地址数据,进行对比,如果没有错误,则再下一段地址中继续写入数据,由此反复执行。

状态机的状态转换图如下所示,包含空闲、写数据、读数据、错误四个状态,当跳转到错误状态时被锁死。




图1 状态转换图

状态机初始位于空闲状态,下个时钟跳转到写突发状态,当写应答通道握手成功时,表示写突发完成,跳转到读突发状态,当读出数据与写入数据错误时,跳转到错误状态。当读 写数据一致且读突发传输最后一个数据,表示读突发完成,跳转到空闲状态开始下一次读写操作。

当读、写首地址发送之后, 突发地址需要增加突发长度乘以突发字节数, 作为下一次突发传输的首地址。

其余信号的设计思路可以对照代码进行讲解,都比较简单。

### 2、代码讲解

首先该模块的端口与官方提供的模块保持一致,如下所示,包含axi\_full接口协议的端口信号,前文已经讲解过这些信号且每个信号后面都有注释,本文就不再赘述每个信号的功能 了。

```
module axi full master #(
 2
                     C M TARGET SLAVE BASE ADDR
       parameter
                                                     32 h40000000
                                                                   ,//读写从机的基地址。
 3
                                                                   ,//突发长度1、2、4、8、16、32、64、128、256。
                                                     16
       parameter
                     C M AXI BURST LEN
 4
       parameter
                     C M AXI ID WIDTH
                                                    1
                                                                   .//ID信号位宽。
 5
                                                     32
                                                                   ,//读、写地址位宽。
       parameter
                     C M AXI ADDR WIDTH
 6
       parameter
                     C M AXI DATA WIDTH
                                                     32
                                                                   ,//读、写数据位宽。
 7
                                                     0
                                                                   ,//用户写地址总线的宽度
       parameter
                     C M AXI AWUSER WIDTH
 8
       parameter
                     C M AXI ARUSER WIDTH
                                                                   ,//用户读地址总线的宽度。
 9
                     C M AXI WUSER WIDTH
       parameter
                                                                   ,//用户写数据总线宽度。
10
                                                                   ,//用户读数据总线宽度。
       parameter
                     C M AXI RUSER WIDTH
11
                     C M AXI BUSER WIDTH
                                                                    //用户写响应总线的宽度。
       parameter
12 )(
13
       input
                                                     M AXI ACLK
                                                                   ,//AXI时钟信号。
14
       input
                                                     M AXI ARESETN
                                                                   ,//AXI复位信号,默认低电平有效。
15
       //AXI写地址通道
16
       output
                     [C M AXI ID WIDTH-1 : 0]
                                                     M AXI AWID
                                                                   ,//AXI写地址通道ID信号。
                     [C M AXI ADDR WIDTH-1 : 0]
                                                     M AXI AWADDR
17
       output req
                                                                   ,//AXI写地址通道地址信号。
18
       output
                     [7:0]
                                                     M AXI AWLEN
                                                                   ,//AXI写地址通道突发长度信号。
19
                     [2:0]
                                                                   ,//AXI写地址通道突发大小信号,该信号指示突发中每次传输的数据大小。
       output
                                                     M AXI AWSIZE
20
                     [1:0]
       output
                                                     M AXI AWBURST
                                                                   ,//AXI写地址通道突发类型信号。
21
       output
                                                     M AXI AWLOCK
                                                                   ,//AXI写地址通道锁信号,只是为了兼容AXI3总线。
22
                     [3:0]
       output
                                                     M AXI AWCACHE
                                                                   ,//AXI写地址通道内存类型信号。
                     [2:0]
23
       output
                                                     M AXI AWPROT
                                                                   ,//AXI写地址通道保护类型信号。
24
                     [3:0]
       output
                                                     M AXI AWQOS
                                                                   ,//AXI写地址通道服务质量信号。
25
                     [C M AXI AWUSER WIDTH-1 : 0]
       output
                                                     M AXI AWUSER
                                                                   ,//AXI写地址通道用户自定义信号。
26
       output req
                                                     M AXI AWVALID
                                                                   ,//AXI写地址通道有效指示信号。
27
       input
                                                     M AXI AWREADY
                                                                   ,//AXI写地址通道地址应答信号。
28
       //AXI写数据通道。
29
       output req
                     [C M AXI DATA WIDTH-1 : 0]
                                                     M AXI WDATA
                                                                   ,//AXI写数据通道写数据信号。
                                                     M_AXI_WSTRB
30
       output
                     [C M AXI DATA WIDTH/8-1 : 0]
                                                                   ,//AXI写数据通道写数据掩码信号。
31
       output reg
                                                     M AXI WLAST
                                                                   ,//AXI写数据通道突发传输最后一个信号。
                                                     M_AXI_WUSER
32
       output
                     [C M AXI WUSER WIDTH-1 : 0]
                                                                   ,//AXI写数据通道用户自定义信号。
33
       output req
                                                                   ,//AXI写数据通道有效指示信号。
                                                     M AXI WVALID
34
       input
                                                     M AXI WREADY
                                                                   ,//AXI写数据通道数据应答信号。
       //AXI写应答通道。
35
36
       input
                     [C M AXI ID WIDTH-1: 0]
                                                                   ,//AXI写响应通道响应ID信号。
                                                     M AXI BID
37
                     [1:0]
       input
                                                     M AXI BRESP
                                                                   ,//AXI写响应通道写回复信号。
```

```
٥č
       input
                    [C M AXI BUSER WIDTH-1: 0]
                                                   M AXI BUSER
                                                                 ,//AXI写响应通道用户自定义信号。
39
       input
                                                   M AXI BVALID
                                                                 ,//AXI写响应通道有效指示信号。
40
       output req
                                                   M AXI BREADY
                                                                 ,//AXI写响应通道主机应答信号。
41
       //AXI读地址通道。
42
                    [C M AXI ID WIDTH-1 : 0]
                                                   M AXI ARID
       output
                                                                 ,//AXI读地址通道ID信号。
43
                    [C M AXI ADDR WIDTH-1 : 0]
                                                   M AXI ARADDR
       output req
                                                                 ,//AXI读地址通道读地址信号。
44
                                                   M AXI ARLEN
       output
                    [7:0]
                                                                 ,//AXI读地址通道数据突发长度信号。
45
                                                   M AXI ARSIZE
       output
                    [2:0]
                                                                 ,//AXI读地址通道突发大小信号,该信号指示突发中每次传输的数据大小。
46
                                                   M AXI ARBURST
       output
                    [1:0]
                                                                 ,//AXI读地址通道突发类型信号。
47
       output
                                                   M AXI ARLOCK
                                                                 ,//AXI读地址通道锁信号,只是为了兼容AXI3总线。
48
                    [3:0]
                                                   M AXI ARCACHE
       output
                                                                 ,//AXI读地址通道内存类型信号。
49
                    [2:0]
       output
                                                   M AXI ARPROT
                                                                 ,//AXI读地址通道保护类型信号。
50
       output
                    [3:0]
                                                   M AXI ARQOS
                                                                 ,//AXI读地址通道服务质量信号。
51
       output
                    [C M AXI ARUSER WIDTH-1 : 0]
                                                   M AXI ARUSER
                                                                 ,//AXI读地址通道用户自定义信号
52
       output req
                                                   M AXI ARVALID
                                                                 ,//AXI读地址通道有效指示信号。。
53
       input
                                                   M AXI ARREADY
                                                                 ,//AXI读地址通道地址应答信号。。
54
      //AXI读数据通道。
55
       input
                    [C M AXI ID WIDTH-1 : 0]
                                                   M AXI RID
                                                                 ,//AXI读数据通道ID信号。
56
                    [C M AXI DATA WIDTH-1 : 0]
       input
                                                   M AXI RDATA
                                                                 ,//AXI读数据通道读数据信号。
57
       input
                    [1:0]
                                                   M AXI RRESP
                                                                 ,//AXI读数据通道读回复信号。
58
       input
                                                   M AXI RLAST
                                                                 ,//AXI读数据通道突发传输最后一个信号。
59
      input
                    [C M AXI RUSER WIDTH-1: 0]
                                                   M AXI RUSER
                                                                 ,//AXI读数据通道用户自定义信号。
60
       input
                                                                 ,//AXI读数据通道有效指示信号。
                                                   M AXI RVALID
61
                                                   M AXI RREADY
       output req
                                                                  //AXI读数据通道主机应答信号。
62
```

~

下面是状态机的编码以及通过函数去计算读写数据的大小和突发计数器的位宽。

```
1
      //Four-stage state machine;
2
      localparam
                    IDLE
                                                    4'b0001
                                                                  ;//状态机的空闲状态编码;
3
      localparam
                    WRITE
                                                    4'b0010
                                                                  ;//状态机的写数据状态编码;
4
      localparam
                    READ
                                                    4'b0100
                                                                  ;//状态机的读数据状态编码;
5
      localparam
                    ERR0R
                                                    4'b1000
                                                                  ;//状态机的错误状态编码;
6
      localparam
                                                    clogb2(C M AXI DATA WIDTH/8-1 );//计算突发数据位宽的字节数。
                    SIZE
                                             =
7
      localparam
                    CNT W
                                                    clogb2(C M AXI BURST LEN - 1
                                                                               );//通过突发长度计算计数器位宽.
8
```

```
9
       //自动计算位宽函数。
10
       function integer clogb2(input integer depth);begin
11
           if(depth == 0)
12
               clogb2 = 1;
13
           else if(depth != 0)
14
               for(clogb2=0 ; depth>0 ; clogb2=clogb2+1)
15
                   depth=depth >> 1;
16
           end
17
       endfunction
```

#### 下面是状态机现态与次态的跳转。

```
1
       //状态机次态到现态的跳转;
 2
       always@(posedge M AXI ACLK)begin
 3
           if(!M AXI ARESETN)begin
 4
               state c <= IDLE;</pre>
 5
           end
 6
           else begin
 7
               state c <= state n;</pre>
 8
           end
 9
       end
10
11
       //状态机次态的跳转;
12
       always@(*)begin
13
           case(state c)
14
               IDLE: begin//跳转到写数据状态;
15
                   state n = WRITE;
16
               end
17
               WRITE : begin
18
                   if(M_AXI_BVALID & M_AXI_BREADY)begin//写数据完成,跳转到读数据状态;
19
                       state n = READ;
20
                   end
21
                   else begin
22
                       state n = state c;
23
                   end
24
               end
```

```
25
               READ : begin
26
                   if(error flag)begin//检测到接收的数据错误。
27
                       state n = ERROR;
28
                   end
29
                   else if(M AXI RLAST & M AXI ARVALID)begin//读突发完成,跳转到空闲状态。
30
                       state n = IDLE;
31
                   end
32
                   else begin
33
                       state n = state c;
34
                   end
35
               end
36
               ERROR: begin//一直停留在错误状态;
37
                   state n = state c;
38
               end
39
               default:begin
40
                   state n = IDLE;
41
               end
42
           endcase
43
       end
```

**\** 

下面是写地址通道的一些固定数值的信号,写地址ID为0,由于突发长度是输入数据加1,因此输入时要将长度减1。

```
1
      assign M AXI AWID = 0;//读写ID数值保持一致即可。
2
     assign M AXI AWLEN = C M AXI BURST LEN - 1;//突发长度;
3
     assign M AXI AWSIZE = SIZE;//突发数据的位宽字节数;
4
      assign M AXI AWBURST = 2'b01;//突发类型为递增类型,即地址逐渐累加。
5
     assign M AXI AWLOCK = 1'b0;//AXI4不支持锁事务,只为了兼容AXI3而存在的信号;
6
     assign M AXI AWCACHE = 4'b0010;//不使用缓存。
7
     assign M AXI AWPROT = 3'd0;//写地址端口为0;
8
     assign M AXI AWQOS = 4'd0;//信号指令为0,不使用。
9
     assign M AXI AWUSER = 0;//用户自定义数据为0;
```

写地址初始为基地址,每完成一次写入突发,需要将地址增加突发长度乘以突发数据字节数,作为下一次突发写入的首地址。

```
1
      //生成写突发的基地址信号,初始值为基地址;
2
      always@(posedge M AXI ACLK)begin
3
          if(M AXI ARESETN==1'b0)begin//初始值为基地址;
4
             M AXI AWADDR <= C M TARGET SLAVE BASE ADDR;
5
          end
6
          else if(M AXI BREADY & M AXI BVALID)begin//每次写完后,跳过已经被写数据段的地址.
7
             M AXI AWADDR <= M AXI AWADDR + (C_M_AXI_BURST_LEN * C_M_AXI_DATA_WIDTH/8);
8
          end
9
      end
```

然后是写地址有效指示信号,当状态机从空闲状态跳转到写突发状态时拉高,当接收到从机应答信号时拉低,其余时间保持不变。

```
1
       //生成写地址有效指示信号,与应答信号握手。
 2
       always@(posedge M AXI ACLK)begin
 3
           if(M AXI ARESETN==1'b0)begin//初始值为0;
 4
              M AXI AWVALID <= 1'b0;
 5
           end
 6
           else if(M AXI AWREADY)begin//当应答信号有效时拉低。
 7
              M AXI AWVALID <= 1'b0;
 8
           end
 9
           else if(state c == IDLE && state n == WRITE)begin//当状态机从空闲状态跳转到写数据状态时拉高;
              M AXI AWVALID <= 1'b1;
10
11
           end
12
       end
```

需要对写入数据个数讲行计数,因此需要一个写计数器,当写数据和写数据应答信号同时有效时加1,当状态机不处于写状态时清零。

写数据掩码信号所有位置为高电平, 因为每次写数据都需要全部写入从机。

```
1
       //生成写数据计数器,用于计数写入数据个数.
 2
       always@(posedge M_AXI_ACLK)begin
 3
           if(M AXI ARESETN==1'b0)begin//初始值为0;
              wr_cnt <= {{CNT_W}{1'b0}};
 4
 5
           end
 6
           else if(state c != WRITE)begin//状态机不处于写数据状态时清零.
 7
              wr_cnt <= {{CNT_W}{1'b0}};
 8
           end
 9
           else if(M_AXI_WVALID & M_AXI_WREADY)begin//当写入一个数据时加1.
10
              wr cnt <= wr cnt + 1;
```

```
end
end
end
assign M_AXI_WUSER = 0;//用户自定义信号输出0;
assign M_AXI_WSTRB = {{C_M_AXI_DATA_WIDTH/8}{1'b1}};//将掩码信号所有位拉高,不使用掩码功能.
```

本文向地址中写入递增的数据,因此当数据写入时,写数据加1。经过axi\_lite文章分析,写数据和写地址可以同时有效,因此在状态机跳转时就可以写入数据,将写数据指示信号 拉高,直到写入最后一个数据为止。

```
always@(posedge M AXI ACLK)begin
 1
 2
           if(M AXI ARESETN==1'b0)begin//初始值为0;
 3
               M AXI WDATA <= 0;
 4
           end
 5
           else if (M AXI WVALID & M AXI WREADY) begin//当写入一个数据时加1.
 6
               M AXI WDATA <= M AXI WDATA + 1;
 7
           end
 8
       end
 9
10
       //生成写地址有效指示信号.
11
       always@(posedge M AXI ACLK)begin
12
           if(M AXI ARESETN==1'b0)begin//初始值为0;
13
               M AXI WVALID <= 1'b0;
14
           end
15
           else if((wr cnt == C M AXI BURST LEN-1) && (M AXI WVALID & M AXI WREADY))begin//写完最后一个数据时拉低;
16
               M AXI WVALID <= 1'b0;
17
           end
18
           else if(state_c == IDLE && state_n == WRITE)begin//当状态机从空闲状态跳转到写数据状态时拉高;
19
               M AXI WVALID <= 1'b1;
20
           end
21
       end
```

```
1
       //生成写突发结束信号,初始值为低电平.
 2
       always@(posedge M AXI ACLK)begin
 3
           if(M AXI ARESETN==1'b0)begin//初始值为0;
 4
               M AXI WLAST <= 1'b0;
 5
           end
 6
           else if((M AXI WVALID & M AXI WREADY))begin
 7
               if(wr cnt == C M AXI BURST LEN-1)//当写入最后一次数据后拉低;
 8
                   M AXI WLAST <= 1'b0;
 9
               else if(wr cnt == C M AXI BURST LEN-2)//当要写入最后一次数据时拉高.
                  M AXI WLAST <= 1'b1;
10
11
           end
12
           else begin
13
               M AXI WLAST <= 1'b0;
14
           end
15
       end
```

之后是写应答通道的应答信号, 在数据全部写入后拉高, 当从机输出应答信号有效时拉低, 其余时间保持不变。

```
1
       //生成AXI写响应通道主机应答信号。
 2
       always@(posedge M AXI ACLK)begin
 3
           if(M AXI ARESETN==1'b0)begin//初始值为0;
              M AXI BREADY <= 1'b0;
 4
 5
           end
 6
           else if(M AXI BVALID)begin//当从机输出有效的应答信号后拉低.
 7
              M AXI BREADY <= 1'b0;
 8
           end
 9
           else if(M AXI WLAST & M AXI WVALID & M AXI WREADY)begin//当突发写传输完成时拉高;
10
               M AXI BREADY <= 1'b1;
11
           end
12
       end
```

读地址相关信号的取值和设计与写地址相关信号设计一致,如下所示。

```
1 assign M_AXI_ARID = 0;//读写ID数值保持一致即可。
2 assign M_AXI_ARLEN = C_M_AXI_BURST_LEN - 1;//突发长度;
3 assign M_AXI_ARSIZE = SIZE;//突发数据的位宽字节数;
4 assign M_AXI_ARBURST = 2'b01;//突发类型为递增类型,即地址逐渐累加。
```

```
כ
       assign M AXI ARLOCK = 1'b0;//AXI4不支持锁事务,只为了兼容AXI3而存在的信号;
 6
       assign M AXI ARCACHE = 4'b0010;//不使用缓存。
 7
       assign M AXI ARPROT = 3'd0;//写地址端口为0;
 8
       assign M AXI ARQOS = 4'd0;//信号指令为0,不使用。
 9
       assign M AXI ARUSER = 0;//用户自定义数据为0;
10
11
       //生成读突发的基地址信号,初始值为基地址;
12
       always@(posedge M AXI ACLK)begin
13
           if(M AXI ARESETN==1'b0)begin//初始值为基地址;
14
              M AXI ARADDR <= C M TARGET SLAVE BASE ADDR;
15
           end
16
           else if(M AXI RLAST)begin//每次读完后,跳过已经被读数据段的地址.
17
              M AXI ARADDR <= M AXI ARADDR + (C M AXI BURST LEN * C M AXI DATA WIDTH/8);
18
           end
19
       end
20
21
       //生成读地址有效指示信号,与应答信号握手。
22
       always@(posedge M AXI ACLK)begin
23
           if(M AXI ARESETN==1'b0)begin//初始值为0;
24
              M AXI ARVALID <= 1'b0;
25
           end
26
           else if(M AXI ARREADY)begin//当应答信号有效时拉低。
27
              M AXI ARVALID <= 1'b0;
28
           end
29
           else if(state c == WRITE && state n == READ)begin//当状态机从写数据跳转到读数据状态时拉高;
30
              M AXI ARVALID <= 1'b1;
31
           end
32
       end
33
34
       //生成读数据响应信号,初始为低电平.
35
       always@(posedge M AXI ACLK)begin
36
           if(M AXI ARESETN==1'b0)begin//初始值为0;
37
              M AXI RREADY <= 1'b0;
38
           end
39
           else if(M AXI RLAST)begin//接收完一次突发数据时拉低.
40
              M AXI RREADY <= 1'b0;
41
           end
42
           else if(M_AXI_ARREADY & M_AXI_ARVALID)begin//写入读地址后拉高,准备接收数据.
43
              M AXI RREADY <= 1'b1;
44
           end
45
```

```
46
       end
47
48
       //读数据计数器,初始值为0,当读取一个数据时加1.
49
       always@(posedge M AXI ACLK)begin
50
           if(M AXI ARESETN==1'b0)begin//初始值为0;
51
               rd cnt <= {{CNT W}{1'b0}};
52
           end
53
           else if(state c != READ)begin//状态机不处于读数据状态时清零.
54
               rd cnt <= {{CNT W}{1'b0}};
55
           end
56
           else if(M AXI RVALID & M AXI RREADY)begin//当读出一个数据时加1.
57
               rd cnt <= rd cnt + 1;
58
           end
       end
```

对读出数据进行计数,比较读出数据与写入数据是否相同,如果不同则把错误标志信号拉高,之后状态机锁死。

```
1
      //生成错误指示信号,当读出的数据与写入数据不相等时拉高,其余时间为低电平.
2
      always@(posedge M AXI ACLK)begin
3
         if(M AXI ARESETN==1'b0)begin//初始值为0;
4
             error flag <= 0;
5
          end
6
         else if(M AXI WVALID && M AXI WREADY && (state c == READ))begin
             error_flag <= ((M_AXI_ARADDR - C_M_TARGET_SLAVE_BASE_ADDR + rd_cnt) != M_AXI_RDATA);//当读出数据不等于读计数器时拉高,其余时间拉低.
7
8
          end
9
      end
```

该模块的设计到此结束,其实页比较简单,相比axi\_lite只是增加了突发功能和几个信号而已。

#### 3、模块仿真

之后对该模块进行仿真,仿真还需要一个从机模块,可以通过vivado生成一个官方提供的从机模块用于仿真。

然后编写TestBench,由于信号过多,代码过长,不贴代码,可以获取工程进行查看。

将突发长度设置为16,读写数据位宽设置为32,仿真结果如下所示:




图2 写突发仿真

首先写地址通道先进行握手,之后写数据通道从机也开始握手,对写入数据个数(写数据握手次数)进行计数,写入最后一个数据时,需要把WLAST信号拉高。 之后写应答通道握手,返回的状态值WRESP为0,且BID与AWID一致,表示此次写入成功,之后状态机跳转到读状态。 读状态的仿真时序如下图所示。




图3 读突发仿真

首先读地址通道应答信号,读地址与前文写地址一样,然后从机开始输出数据。当主机与从机握手时,从机输出数据才是有效的。从机输出数据与前文写入数据一致,证明读写时 序没有问题,当主机接收完最后一个数据后,状态机跳转到空闲状态。

上面完成了一次读写操作,后续读、写数据都是没有问题的,下图是随意截取的一次读写时序(部分不关注信号删除,屏幕放不下),读、写数据无误。




图4 读、写突发仿真

由此证明该模块的设计没有问题,该协议在FPGA中的使用其实也比较简单,下文将通过该接口驱动一个比较常用的IP,来实现具体功能。需要本工程在公众号后台回复"**AXI\_FULL主机测试**"(不包括引号)即可。

如果对文章内容理解有疑惑或者对代码不理解,可以在评论区或者后台留言,看到后均会回复!

如果本文对您有帮助,还请多多点赞合、评论♀□和收藏☆!您的支持是我更新的最大动力!将持续更新工程!