

题型说明

一、填空10分，选择题 20分（每空2分）

二、大题7道 70分

第01章

- 掌握二进制、八进制、十进制、十六进制间的互相转换。

例题1.2.1-1.2.6

- 了解8421BCD码与各种进制之间的转换。

习题1.12 (1)

例 1.2.1 分别将 $(101.01)_2$ 、 $(74.5)_8$ 、 $(3C.A)_{16}$ 转换成十进制数。

解: $(101.01)_2 = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = (5.25)_{10}$

$$(74.58)_8 = 7 \times 8^1 + 4 \times 8^0 + 5 \times 8^{-1} + 8 \times 8^{-2} = (60.625)_{10}$$

$$(3C.A)_{16} = 3 \times 16^1 + 12 \times 16^0 + 10 \times 16^{-1} = (60.625)_{10}$$

例 1.2.2 将 $(60.625)_{10}$ 转换成二进制数。

解:

(1) 对整数 60 进行转换, 有

$$\begin{array}{r|l} 2 & 60 \\ \hline 2 & 30 \\ \hline 2 & 15 \\ \hline 2 & 7 \\ \hline 2 & 3 \\ \hline 2 & 1 \\ \hline & 0 \end{array} \quad \begin{array}{l} \text{.....余0..... 最低位} \\ 0 \\ 1 \\ 1 \\ 1 \\ 1 \\ \text{.....余1..... 最高位} \end{array}$$

所以 $(60)_{10}=(111100)_2$ 。

(2) 对小数 0.625 进行转换, 有

$$\begin{array}{r} 0.625 \\ \times \quad 2 \\ \hline \text{最高位} \quad (1).250 \\ \times \quad 2 \\ \hline (0).500 \\ \times \quad 2 \\ \hline \text{最低位} \quad (1).000 \end{array}$$

所以 $(0.625)_{10}=(0.101)_2$ 。

(3) 将整数和小数部分的转换结果连接在一起, 有

$$(60.625)_{10}=(111100.101)_2$$

例 1.2.3 将十进制数 0.39 转换成二进制数, 要求精度达到 1%。

解: 设转换后的二进制数小数点后面有 n 位小数, 则其精度为 2^{-n} 。由题意可知

$$2^{-n} \leq 1\%$$

解得 $n \geq 7$, 取 $n=7$ 。

	0.39
	$\times \quad 2$
最高位	(0).78
	$\times \quad 2$
	(1).56
	$\times \quad 2$
	(1).12
	$\times \quad 2$
	(0).24
	$\times \quad 2$
	(0).48
	$\times \quad 2$
	(0).96
	$\times \quad 2$
最低位	
	(1).92

所以 $(0.39)_{10} = (0.0110001)_2$ 。

或十六进制数

例 1.2.4 将二进制数 101101.01001 转换成十六进制数。

解: $(101101.01001)_2 = (\underline{0010} \ \underline{1101} \ \underline{0100} \ \underline{1000})_2 = (2D.48)_{16}$

将十六进制数转换成二进制数时, 其过程正好相反, 即用 4 位二进制数替换 1 位十六进制数。

例 1.2.5 将十六进制数 $(23A.D)_{16}$ 转换成二进制数。

解: $(23A.D)_{16} = (\underline{0010} \ \underline{0011} \ \underline{1010} \ \underline{1101})_2 = (1000111010.1101)_2$

八进制数

例 1.2.6 将二进制数 10101.00111 转换成八进制数。

解: $(10101.00111)_2 = (\underline{010} \ \underline{101} \ \underline{001} \ \underline{110})_2 = (25.16)_8$

将八进制数转换成二进制数时, 用 3 位二进制数依次替换 1 位八进制数即可。

例 1.2.7 将十六进制数 $(27.3)_8$ 转换成二进制数。

解: $(27.3)_8 = (\underline{010} \ \underline{111} \ \underline{011})_2 = (10111.011)_2$

第02章

- 熟悉逻辑代数的公式和最小项的主要性质。
- 掌握逻辑代数的反演规则和对偶规则。

习题2.4

- 重点掌握非完全描述的逻辑函数的卡诺图化简法。

例题2.7.3-2.7.5、习题2.11~2.12

2.4试直接写出下列各式的反演式和对偶式。

$$(1) F(A, B, C, D, E) = [(A\bar{B} + C) \cdot D + E] \cdot B$$

$$(2) F(A, B, C, D, E) = AB + \bar{C}\bar{D} + \overline{BC + \bar{D} + \bar{C}E + \bar{B} + \bar{E}}$$

$$(3) F(A, B, C) = \overline{\bar{A}\bar{B} + C} \quad \overline{\overline{\bar{A}\bar{B}}\bar{C}}$$

解:(1) $\bar{F}(A, B, C, D, E) = [(\bar{A} + B) \cdot \bar{C} + \bar{D}] \cdot \bar{E} + \bar{B}$

$$F'(A, B, C, D, E) = [(A + \bar{B}) \cdot C + D] \cdot E + B$$

$$(2) \bar{F}(A, B, C, D, E) = (\bar{A} + \bar{B})(C + D)(\bar{B} + \bar{C})\bar{D}(C + \bar{E})\bar{\bar{B}}\bar{\bar{E}}$$

$$F'(A, B, C, D, E) = (A + B)(\bar{C} + \bar{D})\overline{(B + C)\bar{D}(\bar{C} + E)\bar{B}\bar{E}}$$

$$(3) \bar{F}(A, B, C) = \overline{(A + B)\bar{C}} + \overline{\bar{A} + \bar{B} + C} \quad F'(A, B, C) = \overline{(\bar{A} + \bar{B})C} + \overline{\bar{A} + \bar{B} + \bar{C}}$$

例 2.7.3 用卡诺图化简法将下面的逻辑函数化简为最简与或式。

$$F(A, B, C, D) = \sum m(0, 2, 3, 4, 6, 8) + \sum d(10, 11, 12, 13, 14, 15)$$

解：作 F 的卡诺图并将其化简，如图 2.7.2 所示。

化简结果为

$$F(A, B, C, D) = \bar{D} + \bar{B}C$$

例 2.7.4 用卡诺图化简法将下面的逻辑函数化简为最简与或式。

$$F(A, B, C, D) = \sum m(4, 5, 6, 13, 14, 15) \quad \text{s.t.} \quad A\bar{B} = 0$$

解：作 F 的卡诺图并将其化简，如图 2.7.3 所示。这里的约束条件对应的一个与或式可以利用观察法填写“×”格，即满足 $A=1$ 且 $B=0$ 的格子均填写“×”。




图 2.7.2 例 2.7.3 的卡诺图




图 2.7.3 例 2.7.4 的卡诺图

化简结果为

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C} + \bar{B}\bar{C}\bar{D} + AD$$

例 2.7.5 已知两个函数分别为 $F_1(A, B, C) = \sum m(1, 5) + \sum d(6, 7)$ 、 $F_2(A, B, C) = \sum m(1, 3, 5, 6) + \sum d(4, 7)$ ，试利用卡诺图法求解 $F = F_1 + F_2$ 的最简与或式。

解：先利用卡诺图运算求 $F_1 + F_2$ ，再利用含无关项函数的卡诺图化简法进行化简，如图 2.7.4 所示。





图 2.7.4 例 2.7.5 的卡诺图

化简结果为

$$F(A, B, C) = A + C$$

2.11 用卡诺图法把下列函数 化简为最简与或式。

$$F(A, B, C) = \sum m(0, 1, 2, 4, 5, 7)$$



$$F(A, B, C) = \overline{B} + AC + \overline{A}\overline{C}$$

2.12 已知 $F_1(A,B,C) = \sum m(1,2,3,5,7) + \sum \phi(0,6)$ 、 $F_2(A,B,C) = \sum m(0,3,4,6) + \sum d(2,5)$ ，求 $F = F_1 \oplus F_2$ 的最简与或式。

2.15 已知 $F_1(A,B,C) = \sum m(1,2,3,5,7) + \sum \phi(0,6)$,

$F_2(A,B,C) = \sum m(0,3,4,6) + \sum \phi(2,5)$, 求 $F = F_1 \oplus F_2$ 的最简与或式。

解：用卡诺图法求解， F_1 、 F_2 、 F 的卡诺图分别如下：

		BC			
		00	01	11	10
A	0	$\emptyset$	1	1	1
	1	0	1	1	$\emptyset$

		BC			
		00	01	11	10
A	0	1	0	1	$\emptyset$
	1	1	$\emptyset$	0	1

		BC			
		00	01	11	10
A	0	$\emptyset$	1	0	$\emptyset$
	1	1	$\emptyset$	1	$\emptyset$

$$F(A,B,C) = A + \bar{B}$$

第03章

- 掌握小规模集成电路的分析与设计。

例题3.1.2-3.1.5、习题3.1, 3.2, 3.4

- 掌握用数据选择器74151或74153设计任意逻辑函数。

例题3.2.3-3.2.4、习题3.13, 3.14

- 掌握基于中规模组合逻辑电路, 如全加器74283和比较器7485的简单设计。

例题3.2.5, 3.2.7、习题3.17, 3.18

例 3.1.1 分析图 3.1.1 (a) 所示组合逻辑电路的逻辑功能。




图 3.1.1 例 3.1.1 的逻辑图及逻辑符号

解：根据图 3.1.1 (a)，从输入到输出逐级地推导逻辑表达式，并进行化简。

$$S = \overline{\overline{A \cdot B} \cdot \overline{B \cdot A}} = \overline{A \cdot \overline{A} B + B \cdot \overline{B} A} = \overline{A \overline{B} + \overline{A} B} = A \oplus B$$

$$C = \overline{\overline{A \cdot B}} = A \cdot B$$

根据上述表达式列出真值表，如表 3.1.1 所示。

表 3.1.1 例 3.1.1 的真值表

输 入		输 出	
A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


由真值表可以看出，图 3.1.1 (a) 电路完成两个一位二进制数的加法，其中 S (Sum) 为本位和，C (Carrier) 为本位向高位的进位。这种加法电路没有来自低位的进位，称为半加器。图 3.1.1 (b) 为半加器的逻辑符号。

对于两个多位二进制数求和，如 $A_2A_1A_0$ 与 $B_2B_1B_0$ 的求和方法为

$$\begin{array}{r}
 A_2 \ A_1 \ A_0 \\
 + \ B_2 \ B_1 \ B_0 \\
 \hline
 C_2 \ C_1 \ C_0 \\
 \hline
 C_2 \ S_2 \ S_1 \ S_0
 \end{array}$$

其中，最低位为半加器求和，得到本位和 S_0 及本位向高位的进位 C_0 ；次低位的求和要考虑低位向本位的进位 C_0 ，以得到本位和 S_1 及本位向高位的进位 C_1 。这种既要考虑低位向本位的进位，

例 3.1.2



解：首先求 F 的逻辑表达式，得

$$F = \overline{\overline{ACD} \cdot \overline{ABC} \cdot \overline{BCD} \cdot \overline{BCD}} = \overline{ACD} + \overline{ABC} + \overline{BCD} + \overline{BCD}$$

根据表达式列出真值表, 如表 3.1.2 所示。从真值表可以看出, 当输入 4 位二进制数为 2、3、5、7、11、13 时, F 输出“1”, 此时可以判断出该电路用来得到 4 位的素数。

表 3.1.2 例 3.1.2 的真值表

[illegible]

例 3.1.3 分析图 3.1.3 所示组合逻辑电路的功能。

解：逻辑表达式为

$$F = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{AC}} = AB + BC + AC$$




图 3.1.3 例 3.1.3 的逻辑图

根据表达式列出真值表，如表 3.1.3 所示。分析该真值表，可知输入 A 、 B 、 C 中只要有 2 个或 3 个输入为 1，则输出为 1，因此该电路为 3 人表决电路。也就是说，只要有 2 人或 2 人以上通过，则决议通过。

表 3.1.3 例 3.1.3 的真值表

输 入			输 出
A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

例 3.1.4 试设计一个 1 位二进制数的全加器电路。

解：全加的概念在前面介绍过，它是指既要考虑本位对高位的进位，又要考虑低位向本位的进位的二进制加法运算，因此我们可以确定 1 位全加器有 3 个输入信号，2 个输出端。设 A_i 、 B_i 为被加数和加数， C_{i-1} 表示低位对本位的进位，这 3 个为输入变量；输出则为本位和 S_i 及本位向高位的进位 C_i 。据此，我们可以列出真值表，如表 3.1.4 所示。

表 3.1.4 例 3.1.4 的真值表

输 入			输 出	
A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(a) S_i 的卡诺图

图 3.1.4 例 3.1.4 的卡诺图

$$S_i = \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1}$$


$$C_i = A_i B_i + B_i C_{i-1} + A_i C_{i-1}$$

如果用与非门（也可用与门和或门）实现该电路需要 9 个门，电路较烦琐。本设计要确定器件类型，故我们可以较灵活地选择器件来实现电路。观察 S_i 的卡诺图，输出“1”的方格位于对角线的位置，表明两乘积项之间有 2 个变量均互为反变量，因此表达式用异或门或者异或非门会使电路更简单。变换 S_i 和 C_i 可得

$$S_i = \bar{B}_i(A_i \oplus C_{i-1}) + B_i(A_i \odot C_{i-1}) = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = C_{i-1}(A_i \oplus B_i) + A_i B_i$$

用异或门、与门和或门来实现全加器，只需要 5 个门，此时电路得到简化，如图 3.1.5 所示。图 3.1.5 (b) 为全加器的逻辑符号。



(a) 全加器的逻辑图

(b) 全加器的逻辑符号

图 3.1.5 全加器的逻辑图及逻辑符号

例 3.1.5 试设计一个 1 位二进制数比较器。

解：设 A 、 B 是所需比较的 2 个 1 位二进制数，比较结果有 $A < B$ 、 $A = B$ 和 $A > B$ ，令 $F_{A < B}$ 和 $F_{A > B}$ 分别表示上述 3 个比较结果，列出的真值表如表 3.1.5 所示。

表 3.1.5 例 3.1.5 的真值表

输 入		输 出		
A	B	$F_{A < B}$	$F_{A = B}$	$F_{A > B}$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

由于此设计的输入与输出关系简单，因此我们可直接写出逻辑函数表达式为

$$F_{A < B} = \bar{A}B \quad F_{A > B} = A\bar{B} \quad F_{A = B} = \bar{A}\bar{B} + AB = \overline{F_{A < B} + F_{A > B}}$$

图 3.1.6 为实现的逻辑图。

使用门电路设计组合逻辑电路时，我们需要平衡成本和设计速度。如果考虑实现成本，则实现函数必须使电路最简单，也就是门电路的个数和连线都最少。如果从产品的设计速度来说，就要以设计过程、方法简单为主要目标。




图 3.1.6 例 3.1.5 的逻辑图

3.2 分析图P3.2电路的逻辑功能。




图 P 3.2

解：(1)从输入端开始，逐级推导出函数表达式 (3)确定逻辑功能

$$F_1 = A \oplus B \oplus C$$

$$F_2 = \bar{A}(B \oplus C) + BC$$

$$= \bar{A} \bar{B} \bar{C} + \bar{A} \bar{B} C + \bar{A} B \bar{C} + \bar{A} B C + A \bar{B} \bar{C} + A \bar{B} C + A B \bar{C} + A B C$$

(2)列真值表

A	B	C	F_2	F_1
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$\begin{array}{r} A \longleftarrow \text{被减数} \\ - B \longleftarrow \text{减数} \\ F_2 \quad C \longleftarrow \text{借位} \\ \hline F_1 \longleftarrow \text{差} \end{array}$$

假设变量 A 、 B 、 C 和函数 F_1 、 F_2 均表示一位二进制数，那么，该电路实现了全减器的功能。

例 3.2.3 用数据选择器实现三变量函数 $F(A, B, C) = AB + \bar{A}\bar{C}$ 。

解: $F(A, B, C) = AB + \bar{A}\bar{C} = m_4 + m_6 + m_7$ 。

八选一数据选择器 74151 的输出为 $Y = \sum_{i=0}^{2^n-1} m_i D_i$ ，令 $Y=F$ ，取 $D_4=D_6=D_7=1$ ， $D_0=D_1=D_2=D_3=0$ ，其卡诺图和电路图如图 3.2.27 (b) 和图 3.2.28 (a) 所示。

$A_1 A_0$		A_2			
		00	01	11	10
0	D_0	D_0	D_1	D_3	D_2
		D_4	D_5	D_7	D_6

(a) 八选一数据选择器的卡诺图


BC		A			
		00	01	11	10
0	0	0	0	0	0
		1	0	1	1

(b) 例 3.2.3 函数的卡诺图


图 3.2.27 八选一数据选择器的卡诺图与例 3.2.3 函数的卡诺图



数据选择器实现
组合逻辑函数的
原理



(a) A 对应最高位权



(b) C 对应最高位权

图 3.2.28 用八选一数据选择器 74151 实现例 3.2.3 函数

用数据选择器实现逻辑函数时，需要注意的是输入变量的高低位与选择器芯片地址端的对应关

系, 例 3.2.3 函数的最小项表达式 $F(A, B, C) = AB + \overline{A}\overline{C} = m_4 + m_6 + m_7$ 是对应 A 为高位权得到的, 因此函数输入变量与地址端的对应关系是 $A-A_2$ 、 $B-A_1$ 、 $C-A_0$ 。如图 3.2.28 (a) 所示。如果将 C 作为高位权, 则最小项表达式变成 $F(C, B, A) = AB + \overline{A}\overline{C} = m_1 + m_3 + m_7$, 其电路图如图 3.2.28 (b) 所示。

数据选择器是一个单输出组合逻辑电路, 因此要实现多输出方程必须用多个数据选择器实现。当要实现函数的输入变量个数超过数据选择器的地址端数时, 一般把该函数降维, 即把数据选择器的数据输入端 D_i 接成该函数降维卡诺图中变量的逻辑表达式形式。例如, 用一片数据选择器 74153 实现 1 位全加器, 74153 是一片双四选一数据选择器, 有 2 个地址端; 1 位全加器是一个三输入、两输出方程, 因此在设计电路时该函数必须进行降维。1 位全加器的两个输出方程分别为

$$S_i = \overline{B}(A_i \oplus C_{i-1}) + B(A_i \square C_{i-1}) = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = C_{i-1}(A_i \oplus B_i) + A_i B_i \quad (\text{参见例 3.1.4})$$

如图 3.2.29 所示, 分别对这两个函数的卡诺图进行降维, 将图 3.2.29 (a) 中 $C_{i-1}=0$ 和 $C_{i-1}=1$ 的两列分别进行合并, 得到图 3.2.29 (b)。




图 3.2.29 全加器的卡诺图降维过程

这种用小于 n 维变量的卡诺图表示 n 维函数的过程称为函数的卡诺图降维。降维卡诺图小格中填入的变量称为记图变量。

此时的 C_i 和 S_i 相当于一个二变量 A_i 、 B_i 的函数, 将 A_i 、 B_i 分别接在四选一数据选择器的地址端 A_1A_0 , 数据选择器的 D_i 端对应记图变量 C_{i-1} 的逻辑表达式。实现 S_i 的数据选择器的数据输入端 $D_0=D_3=C_{i-1}$, $D_1=D_2=\overline{C_{i-1}}$; 实现 C_i 的数据选择器的数据输入端 $D_0=0$, $D_1=D_2=C_{i-1}$, $D_3=1$, 如图 3.2.30 所示。有时也可将四变量函数两次降维后用四选一数据选择器实现。

例 3.2.4 分别用一片数据选择器 74151 和数据选择器 74153 的一个数据选择器实现函数 $F(A, B, C, D) = \overline{A}\overline{B}\overline{C} + \overline{A}BC + AB\overline{D} + A\overline{B}D + AC\overline{D}$ 。




图 3.2.30 用一片数据选择器 74153 实现一位全加器

例 3.2.4 分别用一片数据选择器 74151 和数据选择器 74153 的一个数据选择器实现函数 $F(A,B,C,D) = \overline{A}BC + \overline{A}BC + AB\overline{D} + A\overline{B}D + AC\overline{D}$ 。

解：这是一个四变量函数，对它一次降维可用八选一数据选择器实现，两次降维后可用四选一数据选择器实现。先填卡诺图，如图 3.2.31 (a) 所示，再分别进行一次和两次降维，如图 3.2.31 (b) 和图 3.2.31 (c) 所示，然后与八选一数据选择器（见图 3.2.26 (a)）和四选一数据选择器（见图 3.2.26 (b)）的卡诺图比较，得到八选一数据选择器的数据输入端为

$$D_0=D_3=D_5=1, D_1=D_2=0, D_4=D, D_6=D_7=\overline{D}$$

四选一数据选择器的数据输入端为

$$D_0=\overline{C}, D_1=C, D_2=C+D, D_3=\overline{D}$$




图 3.2.31 例 3.2.4 的卡诺图

逻辑图如图 3.2.32 所示。

用数据选择器实现函数时无须对函数进行化简，连线简单，电路实现方便。




图 3.2.32 例 3.2.4 的逻辑图

3.13试用74151实现下列函数。

$$(1) F(A, B, C, D) = \sum m(1, 2, 4, 7)$$

$$(2) F(A, B, C) = A \bar{B} + \bar{A}B + C$$

$$(3) F(A, B, C, D) = A \bar{B}C + B \bar{C}D + AC \bar{D}$$

$$(4) F(A, B, C, D) = \sum m(0, 3, 12, 13, 14) + \sum \phi(7, 8)$$

$$(5) F(A, B, C, D, E) = AB \bar{C}D + \bar{A}BCE + \bar{B} \bar{C} \bar{D}E$$

解：(1) 函数有4个输入变量，而74151的地址端只有3个，即 A_2 、 A_1 、 A_0 ，故须对函数的卡诺图进行降维，即降为3维。

相应的电路图如下所示


		CD			
		00	01	11	10
AB	00		1		1
	01	1		1	
	11				
	10				

		BC			
		00	01	11	10
A	0	D	$\overline{D}$	D	$\overline{D}$
	1	0	0	0	0

		A_1A_0			
		00	01	11	10
A_2	0	D_0	D_1	D_3	D_2
	1	D_4	D_5	D_7	D_6


令 $A=A_2$ 、 $B=A_1$ 、 $C=A_0$

则 $D_0 = D_3 = D$, $D_1 = D_2 = \overline{D}$, $D_4 = D_5 = D_6 = D_7 = 0$



(2) $F(A,B,C) = A \bar{B} + \bar{A}B + C$

BC					
A		01	11	10	
0		1	1	1	
1	1	1	1		




$$(3)F(A,B,C,D) = A \bar{B}C + B \bar{C}D + AC \bar{D}$$

降维

→

AB \ CD	00	01	11	10
00				
01		1		
11		1		1
10			1	1

AB \ C	0	1
00		
01	D	
11	D	$\bar{D}$
10		1



(4) 函数有4个输入变量，而74151的地址端只有3个，即 A_2 、 A_1 、 A_0 ，故须对函数的卡诺图进行降维，即降为3维。

		CD			
		00	01	11	10
AB	00	1		1	
	01			$\emptyset$	
	11	1	1		1
	10	$\emptyset$			

		BC			
		00	01	11	10
A	0	$\bar{D}$	D	0	0
	1	0	0	$\bar{D}$	1

		A_1A_0			
		00	01	11	10
A_2	0	D_0	D_1	D_3	D_2
	1	D_4	D_5	D_7	D_6

令 $A=A_2$ 、 $B=A_1$ 、 $C=A_0$ 则：


$$D_0 = D_7 = \bar{D},$$

$$D_1 = D, \quad D_6 = 1,$$

$$D_2 = D_3 = D_4 = D_5 = 0。$$


相应的电路图

如右图所示：



$$(5)F(A,B,C,D,E) = AB \bar{C}D + \bar{A}BCE + \bar{B} \bar{C} \bar{D}E$$

降维



AB \ CD	00	01	11	10
00	E			
01			E	E
11		1		
10	E			

AB \ C	0	1
00	$\bar{D}E$	0
01	0	E
11	D	0
10	$\bar{D}E$	0

电路图略。

例 3.2.5 试用一片 7485 和若干门电路实现两个 5 位二进制数 $A_4A_3A_2A_1A_0$ 和 $B_4B_3B_2B_1B_0$ 的比较。

解：7485 的数据输入端为 4 位，若要实现 5 位数的比较，原有的数据输入端实现高 4 位的比较，最低位的比较则需要利用级联输入端。设计的关键是如何用外围组合逻辑电路实现最低位的正确比较。该组合逻辑电路的输入为两数的最低位 A_0 和 B_0 ，输出连接至 7485 的级联输入端 $(A>B)_i$ 、 $(A=B)_i$ 、 $(A<B)_i$ ，根据功能列出真值表，如表 3.2.11 所示。接下来，画出逻辑图。

表 3.2.11 实现最低位比较的真值表

输 入		输 出		
A_0	B_0	$(A>B)_i$	$(A=B)_i$	$(A<B)_i$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

本例的设计还可以使表达式更简单。观察 7485 的功能表（见表 3.2.10），最后 5 行是禁止输入的情况，一般不使用。但是为了使本例的设计进一步简化，我们可以充分利用这些禁止项。此时表 3.2.11 的真值表可以变成表 3.2.12 的形式。

表 3.2.12 表 3.2.11 真值表的改进

输 入		输 出		
A_0	B_0	$(A>B)_i$	$(A=B)_i$	$(A<B)_i$
0	0	$\emptyset$	1	$\emptyset$
0	1	0	0	1
1	0	1	0	0
1	1	$\emptyset$	1	$\emptyset$

将表 3.2.12 用卡诺图化简，得到输出表达式： $(A>B)_i=A_0$ ， $(A<B)_i=B_0$ ， $(A=B)_i=A_0 \odot B_0$ 。其电路如图 3.2.39 所示。




图 3.2.39 一片 7485 比较两个 5 位二进制数

例 3.2.7 设 $A_3A_2A_1A_0.a_3a_2a_1a_0$ 是 8421 码表示的十进制数, 其中 $a_3a_2a_1a_0$ 是小数部分, $A_3A_2A_1A_0$ 是整数部分。试用 MSI 和适当门电路设计一个将小数部分四舍五入的电路。

解: 若 $a_3a_2a_1a_0 > 4$, 则 $A_3A_2A_1A_0$ 将加 1。加 1 后, 若出现 8421 的非法码, 需“加 6 修正”。根据功能要求, 我们可以选择 MSI 芯片 7485 和 74283。7485 实现小数部分与 4 的比较, 74283 实现整数部分加 1 和“加 6 修正”的功能。为了节省器件, 加 1 功能可以用 74283 的 CI 端口实现, 加

6 功能用 74283 的数据输入端实现, 用一片 74283 完成所有加法操作。

电路的关键部分是设计一个组合逻辑电路实现修正函数 F , $F=1$ 表示 8421 码为非法码, 需要修正。根据题意, 只有当小数部分大于 4 且整数部分为 9 时, 9 加 1 才会出现 8421 非法码, 因此函数 $F=1$ 必须同时满足两个条件: ① $a_3a_2a_1a_0 > 0100$; ② $A_3A_2A_1A_0 = 1001$ 。如果用函数 $F_1=1$ 表示满足条件①, 函数 $F_2=1$ 表示满足条件②, 则 $F=F_1F_2$ 。 F_1 可以用比较器 7485 实现。 F_2 的真值表如表 3.2.13 所示, 用卡诺图化简法可得其表达式为 $F_2=A_3A_0$ 。修正电路后, 整个电路的设计迎刃而解, 其电路图如图 3.2.43 所示。

表 3.2.13 F_2 的真值表

输 入				输 出
A_3	A_2	A_1	A_0	F_2
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	∅
1	0	1	1	∅
1	1	0	0	∅
1	1	0	1	∅
1	1	1	0	∅
1	1	1	1	∅





图 3.2.43 例 3.2.7 的电路图

3.18 用74283将8421BCD码转换为5421BCD码。

解法1： 当一个十进制数码大于等于5时，其5421BCD码比相应的8421BCD码大3，其余情况下，两种BCD码一样，故用一片7485和一片74283可以实现，电路图如下所示， $D_3D_2D_1D_0$ 为8421BCD码， $F_3F_2F_1F_0$ 为5421BCD码。



解法2： 用门电路和74283实现，列真值表如下， $D_3D_2D_1D_0$ 为8421BCD码接74283的A端， $B_3B_2B_1B_0$ 为74283的B端， $F_3F_2F_1F_0$ 为5421BCD码。

$D_3D_2D_1D_0$	$B_3B_2B_1B_0$	$F_3F_2F_1F_0$
0 0 0 0	0 0 0 0	0 0 0 0
0 0 0 1	0 0 0 0	0 0 0 1
0 0 1 0	0 0 0 0	0 0 1 0
0 0 1 1	0 0 0 0	0 0 1 1
0 1 0 0	0 0 0 0	0 1 0 0
0 1 0 1	0 0 1 1	1 0 0 0
0 1 1 0	0 0 1 1	1 0 0 1
0 1 1 1	0 0 1 1	1 0 1 0


$D_3D_2D_1D_0$	$B_3B_2B_1B_0$	$F_3F_2F_1F_0$
1 0 0 0	0 0 1 1	1 0 1 1
1 0 0 1	0 0 1 1	1 1 0 0
1 0 1 0	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$
1 0 1 1	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$
1 1 0 0	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$
1 1 0 1	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$
1 1 1 0	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$
1 1 1 1	$\emptyset \emptyset \emptyset \emptyset$	$\emptyset \emptyset \emptyset \emptyset$

D_1D_0					
D_3D_2	00	01	11	10	
00	0	0	0	0	
01	0	1	1	1	
11	$\emptyset$	$\emptyset$	$\emptyset$	$\emptyset$	
10	1	1	$\emptyset$	$\emptyset$	

$B_1 (B_0)$


$$B_1 = B_0 = D_3 + D_2D_0 + D_2D_1$$

$$B_3 = B_2 = 0$$



补充. 用74283将8421BCD码转换为余3BCD码。

解：由于同一个十进制数码的余3BCD码比相应的8421BCD码大 3，故用一片74283既可以实现，电路图如下所示：





第04章

- 掌握单个边沿触发器电路的波形分析与绘制


习题4.7, 4.8, 4.9

4.8 画出图P4.8中Q端的波形。设初态为“0”。




解：特征方程为： $Q^{n+1} = D = \bar{Q}^n \oplus A$


Q 端波形如上所示。



题 4.6 图




(a)




(b)

题 4.7 图




(a)




(b)

题 4.8 图



(a)



(b)

第05章

- SSI同步时序电路的分析方法，会写激励方程、状态方程、会画状态转移表和状态转移图、会分析自启动性。

例题5.3.1， 5.3.2、习题5.3， 5.4

- 基于MSI计数器74161的分析和采用复0法和预置0法实现 $M < 16$ 计数器的设计；

例题5.3.4、 习题5.14， 5.15

- 序列信号发生器的分析和设计：

例题5.4.1， 5.4.2、习题5.26， 5.29， 5.30

例 5.3.1 图 5.3.2 所示为二进制同步计数器，试分析该电路。




图 5.3.2 用 JKFF 构成的二进制同步计数器

解：该电路没有外部输入信号，属于 Moore 型电路，它由 3 个下降沿触发的 JKFF 构成。

(1) 写出各级触发器的激励方程、次态方程和输出方程

本书约定状态编码中下标大的为高位权，因此写激励方程时最好从高位写起。

$$J_3=K_3=Q_1^n \quad Q_2^n \quad J_2=K_2=Q_1^n \quad J_1=K_1=1$$

将 J 、 K 代入 JKFF 的次态方程，得到

$$Q_3^{n+1}=[Q_1^n Q_2^n \bar{Q}_3^n + \overline{Q_1^n Q_2^n Q_3^n}] \cdot CP \downarrow$$

$$Q_2^{n+1}=[Q_1^n \bar{Q}_2^n + \bar{Q}_1^n Q_2^n] \cdot CP \downarrow$$

$$Q_1^{n+1}=[\bar{Q}_1^n] \cdot CP \downarrow$$

输出方程为

$$Z=Q_3 Q_2 Q_1$$

(2) 状态转移表、状态转移图和波形图

设电路初态 $Q_3^n Q_2^n Q_1^n = 000$ ，代入次态方程和输出方程，计数器的次态 $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} = 001$ ，计数器的输出 $Z=0$ 。计数器次态是在时钟沿到来后执行相应动作的，计数器的输出 Z 是组合逻辑电路输

出, 只要 $Q_2Q_1=000$, 则 Z 马上输出 0。当第二个 $CP\downarrow$ 到来之前, 触发器的 001 状态成为新一轮的现态, 即 $Q_2^*Q_1^*Q_0^*=001$, 将其代入次态方程和输出方程, 就可以得出一组新的次态和输出。如此循环下去, 直到次态回到某一重复状态, 就得到了状态转移表 (见表 5.3.1)。计数器的状态转移表中“现态”和“次态”两列的循环状态相同, 只是错开一个时钟周期, 因此我们可将这两列简化成一列, 如表 5.3.2 所示。根据状态转移表可以画出状态转移图, 如图 5.3.3 所示。

表 5.3.1 例 5.3.1 的状态转移表

序号 (CP↓的个数)	现态 $S(t)$			次态 $N(t)$			输出 Z
	Q_2^*	Q_1^*	Q_0^*	Q_2^{*+1}	Q_1^{*+1}	Q_0^{*+1}	
0	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
2	0	1	0	0	1	1	0
3	0	1	1	1	0	0	0
4	1	0	0	1	0	1	0
5	1	0	1	1	1	0	0
6	1	1	0	1	1	1	0
7	1	1	1	0	0	0	1

表 5.3.2 例 5.3.1 的状态编码表

序号 (CP↓的个数)	现态 $S(t)$			输出 Z
	Q_2^*	Q_1^*	Q_0^*	
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	0
7	1	1	1	1

由于此电路没有外部输入信号 X , 因此状态转移图中转移条件为空。另外, 完整的状态转移图需要标上 $Q_2Q_1Q_0$ (以表明状态编码的高低位权) 和 XZ (见图 5.3.3)。根据状态转移表和状态转移图可画出该电路的波形图, 如图 5.3.4 所示。





图 5.3.3 例 5.3.1 的状态转移图

图 5.3.4 例 5.3.1 的波形图

例 5.3.2



(1) 3组逻辑方程

(1) 3组逻辑方程

$$J_3 = Q_2^n Q_1^n \quad K_3 = 1; \quad J_2 = K_2 = Q_1^n; \quad J_1 = \bar{Q}_3^n \quad K_1 = 1$$

次态方程为

$$\begin{aligned} Q_3^{n+1} &= [\bar{Q}_3^n Q_2^n Q_1^n] \cdot CP \downarrow \\ Q_2^{n+1} &= [Q_2^n \bar{Q}_1^n + \bar{Q}_2^n Q_1^n] \cdot CP \downarrow = [Q_2^n \oplus Q_1^n] \cdot CP \downarrow \\ Q_1^{n+1} &= [\bar{Q}_3^n \bar{Q}_1^n] \cdot CP \downarrow \end{aligned}$$

输出方程为

$$Z=Q_3$$

(2) 状态转移表、状态转移图和波形图

在例 5.3.1 中, 状态转移表是根据次态方程推导得到的, 本例采用卡诺图法来分析。上述次态方程和输出方程的卡诺图如图 5.3.9 所示。根据卡诺图, 当初始状态 $Q_3^n Q_2^n Q_1^n = 000$ 时, $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} = 001$, 输出 $Z=0$; 当 $Q_3^n Q_2^n Q_1^n = 001$ 时, $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} = 010$, 输出 $Z=0$ ……当计数 5 个 CP 后, 计数器回到 000 状态, 得到状态转移表 (见表 5.3.3)、状态转移图 (见图 5.3.10) 和波形图 (见图 5.3.11)。

(3) 功能分析

该电路是 $M=5$ 的同步加法计数器。000~100 这 5 个状态为有效状态,有效状态构成的循环为有效循环。101、110 和 111 状态为无效的偏离状态。根据状态转移图,3 个偏离次态均能进入有效

循环。我们说偏离状态在 CP 作用下能够最终（可能不止一个 CP 周期）进入有效循环，则该电路具有自启动性；反之，则不具有自启动性。不能自启动的电路是没有实际意义的，容易受到干扰而停止工作。因此，只要设计的为非二进制计数器，都会有偏离状态，我们需要检查其计数器的自启动性。




图 5.3.9 次态方程和输出方程的卡诺图

表 5.3.3 例 5.3.2 的状态转移表

序 号	Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
2	0	1	0	0	1	1	0
3	0	1	1	1	0	0	0
4	1	0	0	0	0	0	1
偏离 状态	1	0	1	0	1	0	1
	1	1	0	0	1	0	1
	1	1	1	0	0	0	1




图 5.3.10 例 5.3.2 的状态转移图






图 5.3.11 例 5.3.2 的波形图

5.3试分析图P5.1构成的同步计数器电路，画出状态转移图并说明有无自启动性。



状态转移图

$Q_3Q_2Q_1$



该电路具有自启动性。

解：激励方程：

$$J_1=K_1=1; \quad J_2=Q_1^n \bar{Q}_3^n, \quad K_2=Q_1^n$$

$$J_3=Q_1^n Q_2^n, \quad K_3=Q_1^n$$

状态方程：

$$Q_1^{n+1}=[\bar{Q}_1^n] \cdot CP \downarrow$$

$$Q_2^{n+1}=[Q_1^n \bar{Q}_3^n \bar{Q}_2^n + \bar{Q}_1^n Q_2^n] \cdot CP \downarrow$$

$$Q_3^{n+1}=[Q_1^n Q_2^n \bar{Q}_3^n + \bar{Q}_1^n Q_3^n] \cdot CP \downarrow$$

例 5.3.4 试用反馈置数法将 74161 设计成 $M=6$ 的计数器。

解：置零法、置最小数法和置最大数法。下面用这 3 种方法对 $M=6$ 的计数器设计进行说明。

方法一：反馈置零法。74161 芯片在 CP 作用下才能置数（即同步置数），故将 $M-1=(5)_{10}=(0101)_2$ 作为反馈信号，由 Q_2 、 Q_0 端引出经与非门送至置数控制端 $\overline{LD}$ 。数据输入端 $D_3D_2D_1D_0$ 全部接 0，计数状态从 0000 到 0101 共 6 个，其逻辑图如图 5.3.21 (a) 所示。




图 5.3.21 例 5.3.4 的逻辑图

方法二：置最小数法。置最小数法是采用进位输出端 CO 的非作为预置控制信号接到 $\overline{LD}$ 端，预置端所置数为状态转移表中的最小数。图 5.3.4 (b) 是用置最小数法实现 $M=6$ 的计数器功能。当计数器计到 $Q_3Q_2Q_1Q_0=1111$ 时，由进位输出端 CO 给出高电平，经非门送至 $\overline{LD}$ 端，计数器处于并行输入状态。下一个脉冲沿到，置入 1010，使计数器的状态从 1010 状态计到 1111，实现六进制计数器。例 5.3.4 置最小数法的状态转移表如表 5.3.9 所示。

方法三：置最大数法。预置数为 1111，它是状态转移表中的最大数，故称为置最大数法。由于 1111 的下一个计数状态为 0000，因此与反馈置零法相比，状态转移中多了一个 1111 状态，故置最大数法的反馈状态应该比反馈置零法的反馈状态要少一个状态。若模长为 M ，置最大数法的反馈状态应该为 $M-2$ 。图 5.3.21 (c) 是用置最大数法实现 $M=6$ 的计数器。需要注意的是，反馈状态二进制中对应为 0 的端口通过一个非门后送到反馈引导门，这样是为了防止电路进入 1111 等较大编码时，计数器会进入死循环，故不具有自启动性。例 5.3.4 置最小数法的状态转移表如表 5.3.10 所示。


Q_3	Q_2	Q_1	Q_0	状态转移路线
0	0	0	0	跳 过 状 态
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	起跳状态
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

表 5.3.10 例 5.3.4 置最大数法的状态转移表

Q_3	Q_2	Q_1	Q_0	状态转移路线
0	0	0	0	起跳状态
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	跳 过 状 态
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

上述异步清零法和反馈置数法构成的 M 进制计数器，进位信号不能再从 CO 引出，此时比较便捷的方法是将反馈引导门输出信号作为进位信号。因为每 M 个 CP 就会出现一次低电平，所以该信号的上升沿就可作为进位输出信号。考虑到异步清零法的进位负脉冲非常短暂，为了使进位信号可靠，这时同样也需要增加基本 SRFF，如图 5.3.20 (a) 中，进位信号应该从基本 SRFF 的 Q 端引出。

5.14试写出图P5.7中各电路的状态转移表。




(a)

序号	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1

起跳状态
反馈状态

5.14 试写出图P5.7中各电路的状态转移表。




(b)

序号	Q_3	Q_2	Q_1	Q_0
0	0	0	1	1
1	0	1	0	0
2	0	1	0	1
3	0	1	1	0
4	0	1	1	1
5	1	0	0	0
6	1	0	0	1
7	1	0	1	0

起跳状态 反馈状态

5.15 写出图P5.8电路的状态转移表并求出模长 M 。



CP↓个数	Q_3	Q_2	Q_1	Q_0	$\overline{LD}$
0	0	0	0	0	0 ←
1	0	0	1	1	1
2	0	1	0	0	0
3	0	1	1	1	1
4	1	0	0	0	0
5	1	0	1	1	1
6	1	1	0	0	0
7	1	1	1	1	1 —
8	0	0	0	0	0

$M=8$



移存型序列信号发生器设计举例

例 5.4.1 设计产生序列码 101000,101000,... 的移存型序列信号发生器。

解：序列信号的 $M=6$ ，至少需要 3 个触发器。

第一步：列状态转移表。

状态转移表可由所给定的序列信号写出，用 3 个触发器列出的状态转移表 5.4.1 所示。由表 5.4.1 可知，该状态转移表中工作循环只有 4 个状态。因此需要增加一个触发器再列出状态转移表如表 5.4.2 所示。

表 5.4.1 例 5.4.1 使用 3 个触发器时的状态转移表

Q_3	Q_2	Q_1	状态转移路线	模 值
1	0	1		$M=4 \quad \times$
0	1	0		
1	0	0		
0	0	0		
0	0	1		
0	1	0		

表 5.4.2 例 5.4.1 使用 4 个触发器时的状态转移表

Q_4	Q_3	Q_2	Q_1	状态转移路线	模 值
1	0	1	0		$M=6 \quad \checkmark$
0	1	0	0		
1	0	0	0		
0	0	0	1		
0	0	1	0		
0	1	0	1		

第二步：在考虑自启动性的情况下作第一级触发器的激励方程 D_1 的真值表，并用卡诺图进行化简（见图 5.4.3），可求得

$$D_1 = \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 + \bar{Q}_4 Q_2$$

Q_2Q_1		Q_3Q_0			
Q_3Q_0		00	01	11	10
		00	01	11	10
00		$\emptyset$	0	$\emptyset$	1
01		0	0	$\emptyset$	$\emptyset$
11		$\emptyset$	$\emptyset$	$\emptyset$	$\emptyset$
10		1	$\emptyset$	$\emptyset$	0

图 5.4.3 例 5.4.1 激励方程 D_1 的卡诺图化简

第三步：作逻辑图，如图 5.4.4 所示。




图 5.4.4 例 5.4.1 逻辑图

例 5.4.2 设计产生序列信号 $F=11110101, 11110101, \dots$ 的计数型序列信号发生器。

解：首先设计 $M=8$ 的计数器，分立的触发器可以采用异步计数器的形式；MSI 器件可用 74161 的低 3 位作八进制计数器。

然后设计组合逻辑电路产生序列信号，其真值表如表 5.4.3 所示，真值表化简可得到 $F = \bar{Q}_2 + Q_0$ 。若用 MSI 器件，则可采用 74151 实现。图 5.4.5 (a)、图 5.4.5 (b) 分别展出了用 SSI 和 MSI 器件实现的电路图。

表 5.4.3 例 5.4.2 的组合逻辑电路真值表

Q_2	Q_1	Q_0	F
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1




图 5.4.5 例 5.4.2 的逻辑图

图 5.4.5 (b) 电路避免冒险的方法是将 CP 作为取样脉冲直接加至 74151 的 $\overline{EN}$ 端。在 CP 的上升沿到来后，计数器状态发生改变，此时组合逻辑电路可能发生冒险现象，而 74151 的使能端无效，因此 74151 不工作。当 CP 从 1 变成 0 后，计数器状态信号稳定，74151 使能有效，组合逻辑电路输出稳定信号。

5.26 试用DFF设计一个序列信号发生器。使该电路产生序列信号1110100....。

1)求触发器的级数

$$M=7, \text{ 由 } \log_2 M \leq n < \log_2 M + 1 \text{ 得 } n = 3$$

2)状态转移表为


Q_3	Q_2	Q_1	D_1
1	1	1	0
1	1	0	1
1	0	1	0
0	1	0	0
1	0	0	1
0	0	1	1
0	1	1	1

3)求激励函数 D_1


Q_2Q_1		00	01	11	10
Q_3	0	Φ	1	1	0
	1	1	0	0	1

$$D_1 = \bar{Q}_3Q_1 + Q_3 \quad \bar{Q}_1 = Q_1 \oplus Q_3$$

4)画电路图



5.29 写出图P5.17的74194输出端的编码表及数据选择器输出端F处的序列信号。




序号	D_{SR}	Q_0	Q_1	Q_2	Q_3	F	M
0	1	0	0	0	0	0	0
1	1	1	0	0	0	1	0
2	1	1	1	0	0	1	0
3	0	1	1	1	0	0	0
4	1	0	1	1	1	0	0
5	1	1	0	1	1	1	0
6	0	1	1	0	1	0	0
7	0	0	1	1	0	0	0
8	1	0	0	1	1	1	0
9	1	1	0	0	1	1	1


$$M_1 = \overline{Q_1}^n \overline{Q_2}^n Q_3^n \qquad D_{SR} = \overline{Q_2^n \oplus Q_3^n} = Q_2^n Q_3^n + \overline{Q_2}^n \overline{Q_3}^n$$

状态编码表为：


Q_0	Q_1	Q_2	Q_3	M_1	D_{SR}	74151选择的数据端	F
0	0	0	0	0	1	D ₀	0
1	0	0	0	0	1	D ₄	1
1	1	0	0	0	1	D ₆	1
1	1	1	0	0	0	D ₇	0
0	1	1	1	0	1	D ₃	0
1	0	1	1	0	1	D ₅	1
1	1	0	1	0	0	D ₆	0
0	1	1	0	0	0	D ₃	0
0	0	1	1	0	1	D ₁	1
1	0	0	1	1	0	D ₄	1



F 处的序列为：0110010011。



题 5.29 图



题 5.30 图

第06章

- 利用PROM设计组合逻辑函数或设计特定功能的电路。

书上例题、习题6.3， 6.4


- 存储器存储容量的扩展。

6.3 选用最小容量的 PROM 完成“NUPT”（使用 ASIIC）4 个字母的存储，并画出内部与、或门阵列结构的示意图。

6.4 请选用最小容量的 PROM 设计一个 3-8 线译码器，并画出内部与、或门阵列结构示意图。

$$\bar{Y}_i(A_2, A_1, A_0) = \bar{m}_i \quad (i = 0, 1, \dots, 7)$$

采用有 3 位地址、8 位数据输出的 8 字节 × 8 位 PROM。



第08章

- 熟悉A/D变换和D/A变换的基本原理，不涉及大题。