数字逻辑电路实验

- 实验六 可编程数字逻辑设计-内容1

李红艳

yanhongli523@seu.edu.cn

实验目的

- 了解可编程数字系统设计的流程
- 掌握Quartus 软件的使用方法

FPGA基础内部结构





可编程数字逻辑设计流程



实验内容：模60同步计数器

- 用74161设计一个模10同步计数器，并封装成元件
- 用74161设计一个模6同步计数器，并封装成元件
- 调用模6和模10计数器模块实现一个模60同步计数器
- 对模60进行功能和时序仿真验证
- 最后下载到实验箱进行实物验证

模60计数器


逢十进一
模10计数器置0
计到59置0
&
&
QD QC QB QA
LD
ENP
ENT
74HC161
CLR
"1"
RCO
CLK
D C B A
"0"
CLK
模6
QD QC QB QA
LD
ENP "1"
ENT "1"
74HC161
CLR "1"
RCO
CLK
D C B A
"0"
CLK
模10

QuartusII软件的使用— Step1 项目创建

- File ->New Project Wizard



QuartusII软件的使用— Step1 项目创建









FPGA为EP4CE6F17C8N，但Quartus9.1sp2Web板不支持该器件的功能和时序仿真。

故项目创建Device先选择

CycloneIII EP3C5E144C8。

时序仿真通过后再将器件切换回来。

QuartusII软件的使用— Step1 项目创建





QuartusII软件的使用— Step1 项目创建

数电实验



QuartusII软件的使用— Step2 原理图输入

◆1、创建原理图文件



QuartusII软件的使用— Step2 原理图输入

创建Block原理图文件，图中须定义I/O项、逻辑器件，并根据功能连接好电路。

◆1、创建原理图文件



QuartusII软件的使用— Step2 原理图输入

◆2、元件输入及连接



可以在模块库里找元件，也可以直接在Name栏里输入想要的软件名字

QuartusII软件的使用— Step2 原理图输入

◆2、元件输入及连接





QuartusII软件的使用— Step2 原理图输入

◆2、 元件输入及连接





QuartusII软件的使用— Step2 原理图输入

◆2、元件输入及连接

注意下命名格式：

总线： Q[3..0],

bit位：Q[3]，Q[2]，Q[1]，Q[0]



命名相同的总线和多位单线，电气连接相通。Bus总线可整体作运算，也可分bit位作运算

QuartusII软件的使用— Step2 原理图输入

◆3、文件保存



QuartusII软件的使用—Step3 项目处理

- **分析(Analysis)**
  - 检查工程的逻辑完整性和一致性，并检查边界连接和语法错误
- **综合(Synthesis)**
  - 在设计实体或工程文件的逻辑上进行综合和技术映射，
  - 综合器可以从HDL中推断触发器、锁存器和状态机
  - 为状态机建立状态分配，并作出能减少所用资源的选择
  - 使用多种算法来减少门的数量，删除冗余逻辑实现时序要求
  - 优化设计以尽可能有效地利用器件体系结构

将当前.bdf文件设为顶层文件，点击主工具栏上的  **按钮，开始“Analysis and Synthesis”编译过程**

QuartusII软件的使用— Step3项目处理

◆1、顶层文件设置

将需要仿真的文件设置为顶层文件



数电实验

QuartusII软件的使用— Step3项目处理

◆2、分析和综合





QuartusII软件的使用— Step4功能仿真

- 软件仿真，检验逻辑功能和内部定时是否符合设计要求
- 包括功能仿真和时序仿真
  - Processing->Simulator Tool
- 时序仿真需要计算大量的时延信息，仿真速度慢

QuartusII软件的使用— Step4功能仿真

- 1、创建仿真文件（.vwf)
  - File-> New -> New Waveform File





QuartusII软件的使用— Step4功能仿真

◆2、添加输入输出节点



QuartusII软件的使用— Step4功能仿真

◆2、添加输入输出节点



QuartusII软件的使用— Step4功能仿真

◆2、添加输入输出节点



QuartusII软件的使用— Step4功能仿真

- 3、为输入信号建立激励波形
  - Edit -> End Time，设置仿真终止时间



QuartusII软件的使用— Step4功能仿真

◆3、输入信号赋值



QuartusII软件的使用— Step4功能仿真

4、 保存文件



QuartusII软件的使用— Step4功能仿真

◆5、功能仿真



QuartusII软件的使用— Step4功能仿真

◆5、功能仿真



- 选择功能仿真
- 指定波形激励文件
- 生成功能仿真网表文件

选择将仿真报告覆盖到.vwf文件中，可保存仿真结果

QuartusII软件的使用— Step4功能仿真

数电实验

◆5、功能仿真

- 功能仿真反映电路功能结果
- 选择时序仿真做电路时延分析（时序仿真前必须要全编译通过）



QuartusII软件的使用— Step4功能仿真

◆5、功能仿真

- 仿真结果涉及多位输入/输出时，可将它们从高位到低位的顺序排列好，选择Grouping来成组观测
- 仿真时钟注意设置高位周期是低位的整数倍



QuartusII软件的使用— Step4功能仿真

◆5、功能仿真



Ctrl + 鼠标滚动
可以放大/缩小显示区域

QuartusII软件的使用— Step5层次化项目设计

数电实验

- 1、封装功能元件为*.bsf图形模块，用于后续引用
  - File -> Create/Update -> Create Symbol File for Current File





QuartusII软件的使用— Step5层次化项目设计

◆2、调用封装元件，创建新的原理图



QuartusII软件的使用— Step5层次化项目设计

数电实验

◆2、调用封装元件，创建新的原理图

– 完整模60的设计，并进行功能仿真



封装元件有改动时，调用封装元件的上层应用应重新该调用

QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆1、全编译





QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆2、用Tools -> Netlist Viewers -> RTL Viewer查看电路综合结果



QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆3、用Tools -> Netlist Viewers -> Technology Map Viewer 查看电路Map结果



- 软件会自动打平设计层次，自动优化逻辑函数
- 设计者要设置好约束条件，无需深度参与

QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆4、Tools -> Chip Planner 查看器件适配结果



QuartusII软件的使用
— Step6适配、编程和配置、时序分析

- 5、时序仿真
  - 时序仿真是在功能仿真的基础上利用在布局布线中获得的精确延时参数进行的精确仿真，一般时序仿真的结果和实际结果非常的接近，但由于要计算大量的时延信息，仿真速度比较慢。
  - 时序仿真前需进行全编译

QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆5、时序仿真 Processing -> Simulator Tool



- 选择时序仿真
- 指定波形激励文件
- 时序仿真能反映出硬件延迟的影响

- 选择将仿真报告覆盖到.vwf文件中，可保存仿真结果

QuartusII软件的使用
— Step6适配、编程和配置、时序分析

数电实验





竞争和冒险



QuartusII软件的使用
— Step6适配、编程和配置、时序分析

◆5、时序仿真



分配管脚

- Analysis and Synthesis全部通过后，为了把的设计下载到实际电路中进行验证，还必须把设计项目的输入输出端口和器件相应的引脚绑定在一起
- 分配管脚
  - 给引脚分配信号
  - 给信号分配管脚
- Assignments -> Pins，为所有的I/O配置管脚

QuartusII软件的使用— Step7分配管脚

◆FPGA实验板

- 查表确认FPGA接口引脚编号
- 区分通用IO口及功能IO口
- 安装usb-blaster驱动，确认设备连接电脑



QuartusII软件的使用— Step7分配管脚

◆FPGA实验板

拨动开关引脚配置			LED 引脚配置		
信号名	FPGA引脚号	说明	信号名	FPGA引脚号	说明
SW_In[0]	PIN_R16	SW0	LED_Out[0]	PIN_A5	LED0
SW_In[1]	PIN_P15	SW1	LED_Out[1]	PIN_B5	LED1
SW_In[2]	PIN_P16	SW2	LED_Out[2]	PIN_A4	LED2
SW_In[3]	PIN_N15	SW3	LED_Out[3]	PIN_B4	LED3
SW_In[4]	PIN_N16	SW4	LED_Out[4]	PIN_A3	LED4
SW_In[5]	PIN_M12	SW5	LED_Out[5]	PIN_B3	LED5
SW_In[6]	PIN_N14	SW6	LED_Out[6]	PIN_A2	LED6
SW_In[7]	PIN_N13	SW7	LED_Out[7]	PIN_C3	LED7

QuartusII软件的使用— Step7分配管脚

FPGA实验板

- 40 引脚的IO 扩展接口模块J7 和两个26 引脚的IO 接口模块J6、J8
- 每个连接器引脚旁都标注有对应的FPGA引脚号



QuartusII软件的使用— Step7分配管脚

◆Assignments -> Device 切换装置，选择Cyclone IV E -EP4CE6F17C8



QuartusII软件的使用— Step7分配管脚



	Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
1	CLK	Input	PIN_C16	6	B6_N0	3.3-V LVTTL (default)	
2	Mo60	Output	PIN_A5	8	B8_N0	3.3-V LVTTL (default)	
3	QH[3]	Output	PIN_C6	8	B8_N0	3.3-V LVTTL (default)	
4	QH[2]	Output	PIN_B6	8	B8_N0	3.3-V LVTTL (default)	
5	QH[1]	Output	PIN_A6	8	B8_N0	3.3-V LVTTL (default)	
6	QH[0]	Output	PIN_B7	8	B8_N0	3.3-V LVTTL (default)	
7	QL[3]	Output	PIN_B8	8	B8_N0	3.3-V LVTTL (default)	
8	QL[2]	Output	PIN_A8	8	B8_N0	3.3-V LVTTL (default)	
9	QL[1]	Output	PIN_A9	7	B7_N0	3.3-V LVTTL (default)	
10	QL[0]	Output	PIN_B9	7	B7_N0	3.3-V LVTTL (default)	
11	<<new node>>						

QuartusII软件的使用— Step7分配管脚

- Assignments -> Pins， 为所有的I/O配置管脚



QuartusII软件的使用— Step7分配管脚

◆显示方法1：使用TB板数码管显示





QuartusII软件的使用— Step7分配管脚

◆显示方法2：使用FPGA数码管显示

– 添加seg_decoder模块，并给该模块分配管脚（详见数电C-FPGA简要说明）





QuartusII软件的使用— Step8 下载验证

- 连接下载电缆，选择Tools → Programmer菜单



QuartusII软件的使用— Step8 下载验证

数电实验

◆连接下载电缆，选择Tools → Programmer菜单



QuartusII软件的使用— Step8 下载验证

◆硬件驱动的安装（见教学计划）



QuartusII软件的使用— Step8 下载验证

下载到FPGA，进行验证



实验验收

- 模60下载验证

下节课注意事项

- 学习慕课第五、第六章相关内容
- 课前完成“交通灯实验控制电路”的电路设计，将设计方案写在实验报告的原理部分，并用 Quartus 原理图输入法完成必做内容的原理图绘制
  - 实验电路要求在进实验室前完成设计，实验室内以下载验证为主
- 上课前交实验六内容2 “交通灯实验控制电路”的预习报告

Thank you!